JP7281061B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7281061B2
JP7281061B2 JP2022553376A JP2022553376A JP7281061B2 JP 7281061 B2 JP7281061 B2 JP 7281061B2 JP 2022553376 A JP2022553376 A JP 2022553376A JP 2022553376 A JP2022553376 A JP 2022553376A JP 7281061 B2 JP7281061 B2 JP 7281061B2
Authority
JP
Japan
Prior art keywords
main surface
side wall
substrate
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022553376A
Other languages
English (en)
Other versions
JPWO2022070384A1 (ja
Inventor
康 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022070384A1 publication Critical patent/JPWO2022070384A1/ja
Application granted granted Critical
Publication of JP7281061B2 publication Critical patent/JP7281061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、高周波において電力増幅に用いられる半導体装置に関するものである。
第５世代移動体通信システムのサービス開始に向け、基地局で用いられる高周波増幅器には小型化・高出力化が要求されている。高周波増幅器の形態として、高出力トランジスタ、整合回路及び機能回路等を１つの増幅器モジュールに統合することで、基地局のＲＦフロントエンド回路全体を小型化する傾向にある。また、増幅器モジュールを高出力化することでアンテナ数を削減し、基地局を小型化することも検討されている。
高出力トランジスタをモジュール化する際、モジュールにはトランジスタで発生する熱を放熱する機構が必要である。放熱機構は、トランジスタが形成された半導体チップの裏面からパッケージ裏面へ放熱する構造が一般的である。パッケージ裏面には、放熱性をよくするため熱抵抗の低い金属のプレートが採用される。熱抵抗を下げるため、半導体チップは基板に実装されるのではなく、金属のプレートに直接ダイボンドされる。
一方、ＲＦフロントエンド回路全体の小型化の観点から、増幅器動作に必要な整合回路及びバイアス回路に加え、バイアス制御回路等の機能回路も増幅器モジュールに統合される傾向にある。この際、回路規模が大きくなり複雑な配線レイアウトが必要となるが、増幅器モジュールの基板を多層化することで小型化が図られている。
例えば特許文献１には、配線が多層に形成されたセラミックス多層基板と、このセラミックス多層基板が表面の一部に配置されたメタルベースと、セラミックス多層基板上に配置された少なくとも１つの半導体素子と、メタルベース上に配置された少なくとも１つの半導体素子と、セラミックス多層基板上の半導体素子およびメタルベース上の半導体素子を封止する蓋とを具備した半導体パッケージ装置が開示されている。
ここで、更なる高出力化の実現には、メタルベース上に配置された電力増幅器用の半導体チップ表面にあるトランジスタから効率よく放熱させるため、半導体チップの薄板化による熱抵抗の低減が有効である。また、更なる小型化の実現には、多層基板の更なる多層化が有効である。
特開平７－５０３８６号公報
ところで、高出力化に向けて半導体チップを薄板化していくと、ダイボンド材が半導体チップの上面まで這い上がる可能性がある。半導体チップのダイボンド材として一般的な銀ペーストは導電性である。また、銀ペーストより低い熱抵抗を示すはんだは金属であり導電性である。ここで、ダイボンド材が半導体チップの上面に形成された端子に到達すると、ダイボンド材を経由して端子とメタルベースがショートする致命的な不具合が生じる。
また、多層基板の層数の増加は一般的に基板の厚板化を招き、半導体チップの薄板化と合わせ、半導体チップと多層基板の高低差の増大を招く。すると、半導体チップと多層基板を電気的に接続するワイヤが長くなる。ワイヤ長の増加はインダクタンス成分が増加するため、高周波特性の劣化を招くという課題がある。
本開示は、上述のような問題を解決するためになされたものであり、半導体チップを薄板化した場合においても、ダイボンド材の半導体チップの上面への這い上がりによる端子のショート不良が回避でき、トランジスタの熱抵抗を低減することが出来る半導体装置の提供を目的とする。
また、基板の厚みが増加、あるいは半導体チップの薄板化によりワイヤが長くなった場合でもインダクタンス成分の増加が抑えられ、高周波特性の劣化が抑制された半導体装置の提供を目的とする。
本開示に係る半導体装置は、互いに対向する第１の主面と第１の裏面を有する半導体基板と、第１の主面に形成されたトランジスタと、トランジスタと導通され第１の主面に突出して形成された突起状端子と、突起状端子の半導体基板の周囲に臨む側面を覆い、第１の主面の周縁部に設けられ、絶縁性を有する短絡防止用側壁とを有する半導体チップと、互いに対向する第２の主面と第２の裏面を有し、第２の主面に導体パターンが形成された回路基板と、上面を有し導電性を有する接合材によって第１の裏面が上面に接合され、第２の裏面が上面に接合された金属板と、突起状端子の突出方向の端部と導体パターンとを接続するボンディングワイヤとを備える。ここで突起状端子はボンディングワイヤより大きい断面積を有している。
本開示によれば、ボンディングワイヤより大きな断面積を有する突起状端子を半導体基板の主面に突出させて形成し、その側面のうち半導体基板の周囲に臨む側面を、絶縁性を有する短絡防止用側壁で覆った。さらに突起状端子の突出方向の端部と回路基板に形成された導体パターンをボンディングワイヤで接続した。
このため、半導体基板を薄板化した場合においても、ダイボンド材の半導体基板の主面への這い上がりによる端子のショート不良が回避できる。よって、トランジスタの熱抵抗を低減することが出来る。
また回路基板の厚みが増加、あるいは半導体チップの薄板化によりワイヤが長くなった場合でもインダクタンス成分の増加が抑えられるので、高周波特性の劣化が抑制された半導体装置の提供が可能となる。
実施の形態１に係る半導体チップ１１０の平面図及び断面図である。 実施の形態１に係る半導体装置１００の平面図である。 実施の形態１に係る半導体装置１００の下面図である。 実施の形態１に係る半導体装置１００の断面図である。 実施の形態２に係るキャップ用基板５０ａの平面図、下面図及び断面図である。 実施の形態２に係る半導体装置２００の平面図及び断面図である。 実施の形態３に係る半導体チップ１３０の平面図及び断面図である。 実施の形態３に係るキャップ用基板５０ｂの平面図、下面図及び断面図である。 実施の形態３に係る半導体装置３００の平面図及び断面図である。 実施の形態４に係るキャップ用基板５０ｃの平面図、下面図及び断面図である。 実施の形態４に係る半導体装置４００の断面図である。
本開示の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある
実施の形態１．
本開示の実施の形態１に係る半導体チップ１１０について説明する。
図１は本開示の実施の形態１に係る半導体チップ１１０の平面図及び断面図である。図１（ａ）は半導体チップ１１０を上から見た平面図、図１（ｂ）は図１（ａ）のＡ－Ａ位置から見た半導体チップ１１０の断面図である。
半導体チップ１１０は、半導体基板１０、トランジスタ１３、突起状端子１４、及び短絡防止用側壁１５を有する。
半導体基板１０は、第１の主面１１と、第１の主面１１に対向する第１の裏面１２を有する。半導体基板１０は、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）基板上にＧａＮ（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ）を含む窒化物半導体が積層されている。半導体基板１０の厚みは５０ｕｍであり、一般的な半導体基板の厚みは１００ｕｍ程度と比べて薄板化されている。
半導体基板１０の第１の主面１１には、高周波の電力を増幅するトランジスタ１３、及び整合回路２０及び２０ｂが形成されている。整合回路２０及び２０ｂはマイクロストリップ線路で構成されている。
トランジスタ１３は図１（ａ）において模式的に示されている。トランジスタ１３と、整合回路２０及び２０ｂは、図１（ｂ）及び今後に説明する他の断面図において図示していない
トランジスタ１３はマルチフィンガー型のＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。トランジスタ１３はゲート、ドレイン、ソースを有する。
トランジスタ１３のソースは、半導体基板１０を貫通して形成されたバイアホール２１の、第１の主面１１側の開口を塞ぐ金属膜に接続されている。金属膜はバイアホール２１の側面に形成された複数の金属からなる多層膜に接続されている。多層膜は第１の裏面１２のほぼ全面に形成された金属薄膜（図示せず）と接続されている。すなわちトランジスタ１３のソースは金属薄膜と接続され、金属薄膜は半導体チップ１１０のグランド（ＧＮＤ）電極として機能する。
トランジスタ１３のゲートは整合回路２０に接続され、整合回路２０は突起状端子１４に接続されている。すなわちトランジスタ１３のゲートは突起状端子１４と導通している。
トランジスタ１３のドレインは整合回路２０ｂに接続されて、整合回路２０ｂは突起状端子１４ｂに接続されている。すなわちトランジスタ１３のドレインは突起状端子１４ｂと導通している。
突起状端子１４及び１４ｂは、半導体基板１０の第１の主面１１に上方へ突出して形成された、底面が正方形である角柱である。突起状端子１４及び１４ｂの高さＨは２５０ｕｍである。突起状端子１４及び１４ｂの材料は金である。
突起状端子１４及び１４ｂの第１の主面１１と接する底面は、一辺の長さが１００ｕｍの正方形である。これらの反対側の底面、すなわち突起状端子１４の突出方向の端部２３に位置する底面、及び突起状端子１４ｂの突出方向の端部２３ｂに位置する底面は、一辺の長さが１００ｕｍの正方形である。突起状端子１４の突出方向の端部２３に位置する底面、及び突起状端子１４ｂの突出方向の端部２３ｂに位置する底面は、ワイヤボンディングが可能な程度に平坦に形成されている。一辺の長さが１００ｕｍの正方形とは、直径２５ｕｍの金ワイヤに適用されるボンディングパッドの寸法と同等である。
突起状端子１４は、４つの側面２２ａ、２２ｂ、２２ｃ、２２ｄを有する。側面２２ａ、２２ｂ、２２ｃは半導体チップ１１０の周囲に臨み、側面２２ｄは半導体チップ１１０の内側に臨んでいる。
なお、本開示における突起状端子１４及び１４ｂは四角柱であるが、多角形の柱でも、円柱でも良い。またスタッドバンプ等で形成してもよく、多層構造としても良い。
短絡防止用側壁１５は、半導体基板１０の第１の主面１１の周縁部に途切れなく周回して設けられている。短絡防止用側壁１５の高さＨは２５０ｕｍである。短絡防止用側壁１５の材料はポリイミドである。またＳｉＮ、ＳｉＯＮ、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）等であっても良い。すなわち短絡防止用側壁１５は絶縁性を有する。短絡防止用側壁１５は多層構造でも良い。
短絡防止用側壁１５は、突起状端子１４の半導体基板１０の周囲に臨む３つの側面２２ａ、２２ｂ、２２ｃを覆っている。
短絡防止用側壁１５は、突起状端子１４の半導体基板１０の内側に臨む２２ｄを覆っていない。トランジスタ１３は誘電体に覆われると寄生容量の増加により高周波利得が低下する。このためトランジスタ１３の上面は短絡防止用側壁１５に覆われていない。突起状端子１４の突出方向の端部２３に位置する底面は、短絡防止用側壁１５に覆われておらず、露出している。短絡防止用側壁１５は整合回路２０及び２０ｂの上面を覆っていない。
ここでトランジスタ１３のゲートに接続される突起状端子１４について説明した。トランジスタ１３のドレインに接続される突起状端子１４ｂも、突起状端子１４と同様である。すなわち、突起状端子１４ｂの半導体基板１０の周囲に臨む３つの側面は短絡防止用側壁１５に覆われ、突起状端子１４ｂの半導体基板１０の内側に臨む側面は覆われていない。突起状端子１４ｂの突出方向の端部２３ｂに位置する底面は、短絡防止用側壁１５に覆われておらず、露出している。
これ以降の説明において、例えば回路基板３０等についても、ドレイン側の構造とゲート側の構造は、回路定数の差等を除き同様である。よって、これ以降でゲート側と重複するドレイン側の構造の説明は適宜省略する。
突起状端子１４及び１４ｂの形成プロセスについて説明する。
まず半導体基板１０にトランジスタ１３、整合回路２０、バイアホール２１等を形成する。次に半導体基板１０の第１の主面１１をレジストで覆う。次に突起状端子１４及び１４ｂを設ける部分のレジストを除去し、レジストを開口する。次に下地金属を蒸着し、更に厚膜のレジストを塗布する。厚膜のレジストの突起状端子１４及び１４ｂを設ける部分を開口し、下地金属を露出させる。次に電解メッキにより開口部に金を成長させる。最後に不要部分の金、レジスト、下地金属を除去することで、突起状端子１４及び１４ｂが形成できる。
短絡防止用側壁１５の形成プロセスについて説明する。
半導体基板１０の第１の主面１１側に、ポリイミドのシートをラミネートする。次に、ポリイミドが半導体基板１０に接触するように加圧して、半導体基板１０の第１の主面１１に形成された構造の凹凸にポリイミドを充填する。次に、必要部分をマスクし不要部分を感光させたのちに、不要部分を現像して除去する。次に、残った必要部分を加熱処理（キュア）する事で短絡防止用側壁１５が形成できる。
図２は実施の形態１に係る半導体装置１００の平面図、図３は実施の形態１に係る半導体装置１００の下面図である。図４は実施の形態１に係る半導体装置１００の断面図である。図４は図２のＡ－Ａ位置からみた断面を示している。
半導体装置１００は、半導体チップ１１０、回路基板３０、金属板２、及びボンディングワイヤ４を備える。
回路基板３０は多層プリント配線板である。回路基板３０の厚みは３００ｕｍである。回路基板３０の上面、すなわち絶縁層３５ａ側の面は第２の主面３１である。回路基板３０の下面、すなわち絶縁層３５ｃ側の面は第２の裏面３２である。第２の主面３１と第２の裏面３２は互いに対向している。
回路基板３０の第２の主面３１には、表面導体層である導体パターン３４ａ、３４ｂ、３４ｃが設けられている。回路基板３０は絶縁層３５ａ、３５ｂ、３５ｃを有する。絶縁層３５ａ～３５ｃの材料はガラスエポキシ樹脂、熱硬化性樹脂、フッ素樹脂等である。
回路基板３０は内部導体パターン層である内層３６ａ、３６ｂを有する。
導体パターン３４ａ～３４ｃ、内層３６ａ、３６ｂ、金属板２、入力端子７ａ及び出力端子７ｂは、半導体装置１００の設計に応じてバイアホールによって相互に接続されている。
例えば、図４では導体パターン３４ａと内層３６ａは、絶縁層３５ａを貫通するバイアホール３７ａにより導通されている。内層３６ａと内層３６ｂは、絶縁層３５ｂを貫通するバイアホール３７ｂにより導通されている。内層３６ｂと入力端子７ａは、絶縁層３５ｃを貫通するバイアホール３７ｃにより導通されている。
導体パターン３４ｂ、３４ｃには電子部品８１が実装されて接続されている。電子部品８１はＩＣチップ、表面実装部品等である。電子部品８１は複数であって良い。
金属板２、入力端子７ａ及び出力端子７ｂは、材料が銅であり厚みが０．２ｍｍである金属の薄板である。金属板２の上面３、入力端子７ａ及び出力端子７ｂは、回路基板３０の第２の裏面３２に接合されている。金属板２と入力端子７ａ及び出力端子７ｂは離間している。離間部分は所望の領域をエッチングするか、あるいはドリル加工することで容易に形成できる。後述するように、金属板２は半導体装置１００が高周波増幅器に実装された際のグランド（ＧＮＤ）端子である。金属板２、入力端子７ａ及び出力端子７ｂの下面は半導体装置１００が高周波増幅器に実装可能な程度の平坦度を有する。
平面視において回路基板３０の中程には、回路基板３０を貫通する貫通穴３８が形成されている。貫通穴３８の第２の裏面３２側は金属板２に覆われている。回路基板３０の貫通穴３８の部分は上方から見て窪んだキャビティ部３９を形成している。
半導体チップ１１０は、回路基板３０のキャビティ部３９に実装されている。具体的には、半導体チップ１１０を構成する半導体基板１０の第１の裏面１２は、キャビティ部３９における金属板２の上面３に、導電性を有する接合材６を用いて接合されている。
接合材６の具体例は、一般に銀ペーストと呼ばれる導電性を有するエポキシ系の樹脂、一般的な銀ペーストより高い熱伝導率を持つ焼結タイプの銀ペースト、あるいははんだ等である。
半導体装置１００の放熱の観点からは、接合材６の熱伝導率は高い方が好ましく、また接合材６の厚みは薄い方が好ましい。
突起状端子１４の突出方向の端部２３に位置する底面と導体パターン３４ａは、ボンディングワイヤ４により接続されている。つまり突起状端子１４の突出方向の端部と導体パターン３４ａは、ボンディングワイヤ４により接続されている。導体パターン３４ａと入力端子７ａは接続されているので、トランジスタ１３のゲートと入力端子７ａは接続されている。同様にトランジスタ１３のドレインと出力端子７ｂは接続されている。ボンディングワイヤ４の水平方向の長さＬは５００ｕｍである、
半導体装置１００は、第５世代移動体通信システムの基地局における高周波増幅器にて使用される。使用の際には、金属板２の下面が高周波増幅器のグランド（ＧＮＤ）に接続される。金属板２の下面は半導体装置１００のグランド端子である。先に述べたように、トランジスタ１３のソースはバイアホール２１を介して第１の裏面１２のほぼ全面に形成された金属薄膜（図示せず）と接続されている。よって、トランジスタ１３のソースは金属板２と導通する。トランジスタ１３のソースをバイアホール２１を介して金属板２と接続することで、トランジスタ１３のソースインダクタンスを低減させ、トランジスタ１３の高周波特性を向上させている。
入力端子７ａ及び出力端子７ｂもそれぞれ高周波増幅器に接続される。入力端子７ａに入力される高周波信号の周波数帯は、例えば帯域番号ｎ７７（ｎ７８）（＝３．６ＧＨｚ～４．２ＧＨｚ）、あるいはｎ７９（＝４．４ＧＨｚ～４．９ＧＨｚ）等である。入力された高周波信号はトランジスタ１３で増幅され、出力端子７ｂより出力される。出力される高周波信号の電力の最大値は１０Ｗ程度である。半導体装置１００は高周波増幅器に表面実装されてもよい。
なお半導体装置１００は、入力端子７ａ、出力端子７ｂの他に、バイアス用端子、制御信号の入出力用端子といった各種の端子を有していても良いことは言うまでもない。
半導体基板１０の第１の主面１１に設けられたトランジスタ１３はその動作時に熱を発生する。発生した熱は第１の主面１１から半導体基板１０、接合材６を介し金属板２へ伝導する。金属板２へ伝導した熱は、更に高周波増幅器へ伝導し、高周波増幅器から外部へ排熱される。金属板２は半導体装置１００の放熱端子でもある。半導体装置１００の放熱の観点からは、半導体基板１０の熱伝導率は高い方が好ましく、また半導体基板１０の厚みは薄い方が好ましい。
突起状端子１４の作用・効果について説明する。先に述べたように、ボンディングワイヤ４のワイヤ長が増加すると、ワイヤのインダクタンス成分が増加するため、高周波特性の劣化を招くという問題がある。
実施の形態１において、回路基板３０の厚み３００ｕｍ、半導体基板１０の厚みを５０ｕｍ、突起状端子１４の高さを２５０ｕｍに設定したので、回路基板３０の第２の主面３１と突起状端子１４の端部２３の高低差は０ｕｍである。整合回路２０と導体パターン３４ａは、始点と終点が水平方向に５００ｕｍ離れ高低差が０ｕｍのボンディングワイヤ４と、高さ２５０ｕｍの突起状端子１４で接続される。
もし突起状端子１４を設けないと仮定すると、整合回路２０と導体パターン３４ａは、始点と終点が水平方向に５００ｕｍ、高さ方向に２５０ｕｍ離れたボンディングワイヤで接続されることとなる。つまり突起状端子１４を設ける事によりボンディングワイヤ４を短縮できる。
一方、突起状端子１４も高周波特性に影響を及ぼすインダクタンス成分が発生する。
ここで、ボンディングワイヤ４の直径は２５ｕｍであり断面積は約４９０ｕｍ２であるのに対し、突起状端子１４は一辺の長さが１００ｕｍの四角柱であり断面積は１００００ｕｍである。突起状端子１４はボンディングワイヤ４と比較して、長さが１／２、断面積が約２０倍である。このため突起状端子１４のインダクタンス成分はボンディングワイヤ４のインダクタンス成分と比較して無視できる程度に小さい。
つまり、突起状端子１４を設けることにより、突起状端子１４を設けずに導体パターン３４ａと第１の主面１１とを接続する場合と比較して、ボンディングワイヤ４のワイヤ長を短縮できる。突起状端子１４にもインダクタンス成分が発生するが、突起状端子１４の断面積をボンディングワイヤ４の断面積より大きくなるように設定したので、突起状端子１４の単位長さ当たりのインダクタンス成分は、ボンディングワイヤ４の単位長さ当たりのインダクタンス成分と比較して小さい。よって、回路基板３０の厚みが増加、あるいは半導体基板１０を薄板化により高低差が増大しても、インダクタンス成分の増加を抑制できる。
すなわち、高周波特性の劣化を招くインダクタンス成分を低減でき、高周波特性の劣化が抑制できるという効果を奏する。
次に、短絡防止用側壁１５の作用・効果について説明する。
一般に半導体基板１０には１００ｕｍ程度の厚みを持たせる。これを熱抵抗の低減のために５０ｕｍまで薄板化すると、ダイボンド時に半導体基板１０が接合材６に埋め込まれる形となり、接合材６が半導体基板１０の第１の主面まで這い上がる。半導体チップと外部の回路の接続は、通常半導体基板の周縁に設けられたボンディングパッドと外部の回路とをボンディングワイヤにより接続することによりなされるので、まず金属板２とボンディングワイヤが接合材６を介して導通する不具合を起こす。這い上がりの程度が酷い場合には、半導体基板の中程に設けられた整合回路、トランジスタ等と導通する不具合を起こす可能性もある。
一方、実施の形態１においては、半導体基板１０の前記第１の主面１１に突起状端子１４を突出して設け、突起状端子１４の側面のうち周囲に臨む側面を短絡防止用側壁１５で覆っている。短絡防止用側壁１５は絶縁性を有するので、導電性を有する接合材６が短絡防止用側壁１５と接触しても、突起状端子１４が金属板２と導通することは無い。また、ボンディングワイヤ４が、突起状端子１４の端部２３と回路基板３０の表面導体層である導体パターン３４ａを接続するようにしたので、ボンディングワイヤ４が金属板２と導通することも無い。
つまり半導体基板１０を薄板化した場合においても、接合材６が半導体基板１０の第１の主面１１へ這い上がることによる端子のショート不良が回避できる。よって、トランジスタ１３の熱抵抗を低減することが出来るという効果を奏する。
更に、実施の形態１における短絡防止用側壁１５は、半導体基板１０の第１の主面１１の周縁部に途切れなく周回して設けられている。よって、接合材６が半導体基板１０の中程に設けられた整合回路、トランジスタ等に達して導通する不具合も防ぐことが出来るという効果も奏する。
以上のとおり、本開示の実施の形態１に係る半導体装置１００は、互いに対向する第１の主面１１と第１の裏面１２を有する半導体基板１０と、第１の主面１１に形成されたトランジスタ１３と、トランジスタ１３と導通し第１の主面１１に突出して形成された突起状端子１４と、突起状端子１４の半導体基板１０の周囲に臨む側面２２ａ、２２ｂ、２２ｃを覆い、第１の主面１１の周縁部に設けられた絶縁性を有する短絡防止用側壁１５を有する半導体チップ１１０を備える。
また半導体装置１００は、互いに対向する第２の主面３１と第２の裏面３２を有し、第２の主面３１に導体パターン３４ａが形成された回路基板３０と、導電性を有する接合材６によって第１の裏面１２が上面３に接合され、第２の裏面３２が上面３に接合された金属板２と、突起状端子１４の突出方向の端部２３と導体パターン３４ａを接続するボンディングワイヤ４を備える。
ここで、突起状端子１４はボンディングワイヤ４より大きい断面積を有する。また、短絡防止用側壁１５は半導体基板１０の第１の主面１１の周縁部に途切れなく周回して設けられている。
このような構成によれば、半導体基板１０を薄板化した場合においても、接合材６が半導体基板１０の第１の主面１１へ這い上がることによるショート不良が回避できる。よってトランジスタ１３の熱抵抗を低減することが出来る。また回路基板３０の厚みが増加、あるいは半導体チップの薄板化によりボンディングワイヤ４が長くなった場合でもインダクタンス成分の増加が抑えられるので、高周波特性の劣化が抑制された半導体装置の提供が可能となる。
また、ボンディングワイヤ４を短縮したことで、ボンディングワイヤ４に流しうる最大許容電流を高くでき、より高出力な半導体チップが適用可能となる。インダクタンス成分の低減により回路設計が容易となる。
また、半導体基板１０の薄板化により、バイアホール２１の加工時間が短縮でき、半導体チップ１１０の加工工程のスループットが向上できる。バイアホール２１のアスペクト比、すなわち穴径に対する穴の深さの比率を下げる事ができるので、バイアホール２１の加工歩留を向上することができる。トランジスタ１３の熱抵抗を低減することが出来るので、より高出力なトランジスタが適用可能となる。
さらに整合回路２０及び２０ｂを構成するマイクロストリップ線路は、半導体基板１０の厚みを薄板化することで、その線路幅を狭くしても、薄板化前と同じ線路のインピーダンスを実現できる。よって半導体基板１０上の配線レイアウトを縮小でき、半導体チップ１１０を小型化することができる。
実施の形態２．
実施の形態１において、半導体チップ１１０等は剥き出しであった。しかし通常の半導体装置は、外部からの振動、衝撃、空気中の水分やほこりから半導体チップ１１０等を保護するため、また取り扱いの容易さの為に何らかの方法で封止される。実施の形態２は、最も一般的な封止方法であるモールド樹脂による封止が行われた実施例である。
実施の形態２に係る半導体装置２００は、半導体チップ１１０、回路基板３０、金属板２、ボンディングワイヤ４に加えて、キャップ用基板５０ａを備える。
図５は本開示の実施の形態２に係るキャップ用基板５０ａの平面図、下面図及び断面図である。図５（ａ）はキャップ用基板５０ａを上から見た平面図、図５（ｂ）はキャップ用基板５０ａを下から見た下面図、図５（ｃ）は図５（ａ）のＡ－Ａ位置から見たキャップ用基板５０ａの断面図である。
キャップ用基板５０ａは第３の主面５１と、第３の主面５１に対向する第３の裏面５２を有している。キャップ用基板５０ａの第３の主面５１には第１の配線５４が設けられている。第１の配線５４はパッド部５３を有する。キャップ用基板５０ａの第３の裏面５２には第２の配線５６が設けられている。第２の配線５６はパッド部５５を有する。
第１の配線５４はバイアホール５８と導通している。バイアホール５８はキャップ用基板５０ａを貫通している。第２の配線５６はバイアホール５８と導通している。つまり、第１の配線５４は第２の配線５６と導通している。
回路パターン６０は、第３の主面５１に設けられ、第１の配線５４と導通している。つまり回路パターン６０はトランジスタ１３と導通している。回路パターン６０は実施の形態２において、オープンスタブであり基本波の整合に寄与する整合回路として機能する。また回路パターン６０は高調波整合を行う高調波処理回路であっても良い。
キャップ用基板５０ａの材料は、例えばアルミナ、低温焼成セラミックス（ＬＴＣＣ）等の高周波で低損失なセラミックの薄板である。また、半絶縁性のガリウムヒ素基板、高抵抗シリコン基板であっても良い。
図６は実施の形態２に係る半導体装置２００の平面図及び断面図である。図６（ａ）は半導体装置２００を上から見た平面図である。ただし図６（ａ）にはモールド材９は示していない。図６（ｂ）は図６（ａ）のＡ－Ａ位置からみた半導体装置２００の断面図である。
キャップ用基板５０ａは、異方性導電フィルム８２により突起状端子１４及び短絡防止用側壁１５と接合されている。キャップ用基板５０ａの第３の主面５１は、半導体基板１０の第１の主面１１と対向している。すなわち、第３の主面５１は短絡防止用側壁１５を挟んで第１の主面１１と対向している。
実施の形態１と同じく、短絡防止用側壁１５は第１の主面１１の周縁部に途切れなく周回して設けられている。キャップ用基板５０ａと短絡防止用側壁１５は、異方性導電フィルム８２により隙間なく接合されている。この結果、半導体基板１０の第１の主面１１の上方には、第１の主面１１及び第３の主面５１に面し、半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ａに囲まれ密閉された、空洞８が形成される。
半導体装置２００の上部は、モールド材９により封止されている。空洞８を形成する半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ａもモールド材９により封止されている。空洞８は密閉されているため半導体装置２００のモールド封止時に、モールド材９は空洞８に入り込まない。すなわち、半導体装置２００は中空構造を有し、第１の主面１１及び第３の主面５１は中空構造に面している。
突起状端子１４の突出方向の端部２３に位置する底面と第１の配線５４のパッド部５３（図示せず）は、平面視で重なるように配置されており、異方性導電フィルム８２を介して導通している。第２の配線５６のパッド部５５（図示せず）と導体パターン３４ａは、ボンディングワイヤ４により導通されている。
なお実施の形態２では、キャップ用基板５０ａと突起状端子１４及び短絡防止用側壁１５とは異方性導電フィルム８２により接合されたが、異方性導電ペースト等により接合されても良い。
他の部分は実施の形態１と同様であり、説明を省略する。
以上のとおり、本開示の実施の形態２に係る半導体装置２００は、互いに対向する第１の主面１１と第１の裏面１２を有する半導体基板１０と、第１の主面１１に形成されたトランジスタ１３と、トランジスタ１３と導通され第１の主面１１に突出して形成され、ボンディングワイヤ４より大きい断面積を有する突起状端子１４と、突起状端子１４の半導体基板１０の周囲に臨む側面２２ａ、２２ｂ、２２ｃを覆い、第１の主面１１の周縁部に設けられた絶縁性を有する短絡防止用側壁１５を有する半導体チップ１１０を備える。
また半導体装置２００は、互いに対向する第２の主面３１と第２の裏面３２を有し、第２の主面３１に導体パターン３４ａが形成された回路基板３０と、導電性を有する接合材６によって第１の裏面１２が上面３に接合され、第２の裏面３２が上面３に接合された金属板２と、互いに対向する第３の主面５１と第３の裏面５２を有し、第３の主面５１が短絡防止用側壁１５を挟んで第１の主面１１と対向しつつ短絡防止用側壁１５と接合され、突起状端子１４の突出方向の端部の底面と導通された第１の配線５４が第３の主面５１に形成され、バイアホール５８により第１の配線５４と導通された第２の配線５６が第３の裏面５２に形成されたキャップ用基板５０ａと、第２の配線５６と導体パターン３４ａとを接続するボンディングワイヤ４を備える。
ここで、短絡防止用側壁１５は半導体基板１０の第１の主面１１の周縁部に途切れなく周回して設けられている。半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ａは、第１の主面１１及び第３の主面５１に面する密閉された空洞８を形成している。空洞８を形成する半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ａは、モールド材９により封止されている。キャップ用基板５０ａの第３の主面５１にはトランジスタ１３と接続された整合回路が設けられている。
このような構成によれば、実施の形態１に示された半導体装置１００と同様に、半導体基板１０を薄板化した場合において、接合材６が半導体基板１０の第１の主面１１へ這い上がることによるショート不良が回避できる。よって、トランジスタ１３の熱抵抗を低減することが出来る。また回路基板３０の厚みが増加、あるいは半導体チップの薄板化によりワイヤが長くなった場合でもインダクタンス成分の増加が抑えられるので、高周波特性の劣化が抑制された半導体装置の提供が可能となる。
さらに半導体装置２００では、キャップ用基板５０ａの第３の主面５１に整合回路を形成したので、半導体装置２００を小型化することができるという効果を奏する。整合回路がモールド材９と接さない中空構造を設けたので、中空構造を設けない場合と比較してモールド材９による高周波の損失がなく整合回路の特性劣化を回避できる。トランジスタ１３がモールド材９と接さない中空構造を設けたので、中空構造を設けない場合と比較してトランジスタ１３の寄生容量成分が増加せず、トランジスタ１３の特性劣化を回避できる。トランジスタ１３がモールド材９と接さない中空構造を設けたので、モールド材９のガラス転移温度にとらわれず、トランジスタ１３のチャネル温度を高くすることができるので、半導体装置２００の高出力化が可能となる。
なお、第３の裏面５２に第２の配線５６と導通されトランジスタ１３と接続された整合回路が設けられても良い。このように設けられた整合回路であっても、半導体装置２００を小型化することができるという効果を奏する。
実施の形態３．
本開示の実施の形態３に係る半導体チップ１３０について説明する。
図７は、本開示の実施の形態３に係る半導体チップ１３０の平面図及び断面図である。図７（ａ）は半導体チップ１３０を上から見た平面図、図７（ｂ）は図７（ａ）のＡ－Ａ位置から見た半導体チップ１３０の断面図である。
半導体チップ１３０と半導体チップ１１０の相違点は、半導体チップ１３０はグランド用側壁１６を備える点である。グランド用側壁１６は半導体チップ１３０の半導体基板１０の第１の主面１１に形成されている。グランド用側壁１６は短絡防止用側壁１５に接し、短絡防止用側壁１５の外周の壁面を途切れなく覆っている。グランド用側壁１６の高さは短絡防止用側壁１５、突起状端子１４及び１４ｂと同じである。
グランド用側壁１６の材料は金であり、突起状端子１４及び１４ｂと同時に形成することが出来る。
図８は、本開示の実施の形態３に係るキャップ用基板５０ｂの平面図、下面図及び断面図である。図８（ａ）はキャップ用基板５０ｂを上から見た平面図、図８（ｂ）はキャップ用基板５０ｂを下から見た下面図、図８（ｃ）は図８（ａ）のＡ－Ａ位置から見たキャップ用基板５０ｂの断面図である。
キャップ用基板５０ｂとキャップ用基板５０ａの相違点は、キャップ用基板５０ｂはグランドパターン６２を備える点である。グランドパターン６２は、回路パターン６０と予め定められた間隔で離間しつつ、キャップ用基板５０ｂの第３の主面５１の全面に形成された導体パターンである。図８（ｂ）の鎖線Ｂは、キャップ用基板５０ｂと半導体チップ１３０を接合させた場合の、平面視におけるグランド用側壁１６の内周の位置を表している。キャップ用基板５０ｂと半導体チップ１３０を接合させた場合に、それぞれの外形は平面視において一致するように設定されている。キャップ用基板５０ｂの鎖線Ｂより外側の、グランドパターン６２の周縁部を周縁部６３とする。
図９は実施の形態３に係る半導体装置３００の平面図及び断面図である。図９（ａ）は半導体装置３００を上から見た平面図である。ただし図９（ａ）にはモールド材９、キャップ用基板５０ｂ及びボンディングワイヤ４は示していない。図９（ｂ）は図９（ａ）のＡ－Ａ位置からみた半導体装置３００の断面図である。
半導体装置３００は、半導体チップ１３０、回路基板３０、金属板２、ボンディングワイヤ４、及びキャップ用基板５０ｂを備える。
半導体チップ１３０は金属板２の上面３に接合材６により接合されている。半導体チップ１３０のグランド用側壁１６は接合材６と接しており、グランド用側壁１６は金属板２と導通されている。
キャップ用基板５０ｂは、第３の主面５１を半導体基板１０の第１の主面１１と対向させて、突起状端子１４、短絡防止用側壁１５及びグランド用側壁１６と、異方性導電フィルム８２を用いて接合されている。つまりキャップ用基板５０ｂは、短絡防止用側壁１５を挟んで第３の主面５１を第１の主面１１と対向させつつ、短絡防止用側壁１５に接合されている。
キャップ用基板５０ｂは短絡防止用側壁１５と隙間なく接合されている。この結果、第１の主面１１と第３の主面５１に面し、半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ｂに囲まれ密閉された、空洞８が形成される。
突起状端子１４の突出方向の端部に位置する底面と第１の配線５４のパッド部５３（図示せず）は、平面視で重なるように配置され、異方性導電フィルム８２を介して導通している。グランドパターン６２の周縁部６３とグランド用側壁１６は平面視で重なるように配置され、異方性導電フィルム８２を介して導通している。突起状端子１４とグランドパターン６２は平面視で重ならないように配置されているので、突起状端子１４とグランドパターン６２は異方性導電フィルム８２を介して導電しない。第２の配線５６のパッド部５５（図示せず）と導体パターン３４ａは、ボンディングワイヤ４により導通されている。
グランドパターン６２の周縁部６３は異方性導電フィルム８２を介してグランド用側壁１６と導通し、グランド用側壁１６はグランド用側壁１６に這い上がった導電性を有する接合材６を介して金属板２と導通する。金属板２は半導体装置３００のグランド端子であり、半導体装置３００の使用時には高周波増幅器のグランドに接続される。つまり、グランドパターン６２も高周波増幅器のグランドに接続される。
よって、グランドパターン６２と回路パターン６０は、グランドパターン６２を接地導体金属、回路パターン６０を信号導体金属とするコプレーナ線路として動作する。このような回路パターン６０もオープンスタブであり基本波の整合に寄与する整合回路として機能する。
ところで、実施の形態２に係る半導体装置２００において、キャップ用基板５０ａの第３の主面５１に形成された整合回路には、実現できる整合回路の特性の範囲に制限があった。
整合回路を形成する回路パターン６０の特性インピーダンスを低くするには、線路幅、すなわちパターン幅を広くすればよい。しかしキャップ用基板５０ａは面積が小さい。そのため、線路幅が広く設置面積が大きくなる低インピーダンス線路を形成することが難しい。加えて、信号線とグランドの距離が離れるほど、同一の特性インピーダンスを維持するためには線路幅を広くする必要がある。半導体装置２００では整合回路を形成する回路パターン６０に対応するグランドは金属板２であり、信号線とグランドの距離が離れており、これも広い線路幅を必要とする要因となる。よって、実現できる整合回路の特性の範囲に制限があった
これに対し実施の形態３に係る半導体装置３００では、回路パターン６０を信号導体金属とし、グランドパターン６２を接地導体金属として、コプレーナ線路を構成するようにした。この場合、金属板２と回路パターン６０の距離に依存せず、信号導体金属の幅と接地導体金属及び信号導体金属の間隔により線路のインピーダンスが調整できる。これにより線路のインピーダンスに対する設定の自由度が確保でき、実現できる整合回路の特性の範囲に対する制限が緩和される。よって、半導体装置３００の高周波特性を向上させうるという効果を奏する。
その他は説明を省略する。
以上のとおり、本開示の実施の形態３に係る半導体装置３００は、互いに対向する第１の主面１１と第１の裏面１２を有する半導体基板１０と、第１の主面１１に形成されたトランジスタ１３と、トランジスタ１３と導通され第１の主面１１に突出して形成され、ボンディングワイヤ４より大きい断面積を有する突起状端子１４と、突起状端子１４の半導体基板１０の周囲に臨む側面２２ａ、２２ｂ、２２ｃを覆い、第１の主面１１の周縁部に設けられた絶縁性を有する短絡防止用側壁１５を有する半導体チップ１３０を備える。
また半導体装置３００は、互いに対向する第２の主面３１と第２の裏面３２を有し、第２の主面３１に導体パターン３４ａが形成された回路基板３０と、導電性を有する接合材６によって第１の裏面１２が上面３に接合され、第２の裏面３２が上面３に接合された金属板２と、互いに対向する第３の主面５１と第３の裏面５２を有し、第３の主面５１が短絡防止用側壁１５を挟んで第１の主面１１と対向しつつ短絡防止用側壁１５に接合され、突起状端子１４の突出方向の端部の底面と導通された第１の配線５４が第３の主面５１に形成され、バイアホール５８により第１の配線５４と導通された第２の配線５６が第３の裏面５２に形成されたキャップ用基板５０ｂと、第２の配線５６と導体パターン３４ａを接続するボンディングワイヤ４を備える。
ここで、短絡防止用側壁１５は半導体基板１０の第１の主面１１の周縁部に途切れなく周回して設けられている。半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ｂは、第１の主面１１及び第３の主面５１に面する密閉された空洞８を形成している。空洞８を形成する半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ｂは、モールド材９により封止されている。
さらに半導体チップ１３０は、短絡防止用側壁１５の外周の壁面を覆い、第１の主面１１に設けられ、導電性を有するグランド用側壁１６を更に備えており、グランド用側壁１６は導電性を有する接合材６により金属板２と導通されている。
キャップ用基板５０ｂの第３の主面５１には、トランジスタ１３と接続された回路パターン６０と、グランド用側壁１６と導通するグランドパターン６２が設けられている。回路パターン６０はグランド用側壁１６を接地導体金属とするコプレーナ線路を構成しており、整合回路として機能する。
このような構成によれば、実施の形態１に示された半導体装置１００及び実施の形態２に示された半導体装置２００と同様の効果を奏する。
上記に加えて実施の形態３に係る半導体装置３００においては、キャップ用基板５０ｂに設けられた整合回路を、回路パターン６０を信号導体金属としグランドパターン６２を接地導体金属とするコプレーナ線路で構成した。よって、線路の特性インピーダンスに対する設定の自由度が確保でき、半導体装置３００の高周波特性を向上させうるという効果を奏する。
実施の形態４．
実施の形態３において、接合材６はグランド用側壁１６まで這い上がっていた。しかし製造工程において接合材６の這い上がり量の制御は難しい。実施の形態４は、接合材６の這い上がりがあっても半導体装置の製造を容易にする構造である。
実施の形態４と実施の形態３の相違点はキャップ用基板が異なっている点であり、その他は同じである。
図１０は本開示の実施の形態４に係るキャップ用基板５０ｃの平面図、下面図及び断面図である。図１０（ａ）はキャップ用基板５０ｃを上から見た平面図、図１０（ｂ）はキャップ用基板５０ｃを下から見た下面図、図１０（ｃ）は図１０（ａ）のＡ－Ａ位置から見たキャップ用基板５０ｃの断面図である。
図１０において鎖線Ｃはキャップ用基板５０ｂの外形寸法を示している。鎖線Ｃの範囲内において、キャップ用基板５０ｃの構造はキャップ用基板５０ｂの構造と同じである。鎖線Ｃの範囲の外において、キャップ用基板５０ｃはキャップ用基板５０ｂの周囲をそのまま拡大した構造を持つ。キャップ用基板５０ｃの鎖線Ｃの範囲外の部分を突出部６４とする。グランドパターン６２は、回路パターン６０と予め定められた間隔で離間し、突出部６４を含むキャップ用基板５０ｃの第３の主面５１の全面に設けられている。
本開示の実施の形態４に係る半導体装置４００について説明する。図１１は実施の形態４に係る半導体装置４００の断面図である。断面の位置は図９（ａ）のＡ－Ａ位置に相当する。半導体装置４００は、半導体チップ１３０、回路基板３０、金属板２、ボンディングワイヤ４、及びキャップ用基板５０ｃを備える。
キャップ用基板５０ｃの鎖線Ｃ（図示せず）の範囲と半導体チップ１３０の位置関係は、実施の形態３におけるキャップ用基板５０ｂと半導体チップ１３０の位置関係と同じである。キャップ用基板５０ｃは平面視において、鎖線Ｃ（図示せず）と半導体チップ１３０の外形が一致するように配置されている。キャップ用基板５０ｃの鎖線Ｃの範囲外の部分、すなわち突出部６４は平面視において半導体チップ１３０の外形から周辺に向けて延在している。
実施の形態３において、グランド用側壁１６の側面に接合材６を這い上がらせ、グランド用側壁１６と金属板２を導通させていた。這い上がりの程度は接合材６の分量に依存する。接合材６の分量が多すぎると、キャップ用基板５０ｂの第３の裏面５２まで這い上がり、金属板２と第３の裏面５２に形成された第２の配線５６あるいはボンディングワイヤ４がショートする不具合を起こす可能性がある。しかし、接合材６の分量が少なすぎると、グランド用側壁１６と金属板２が導通しない可能性がある。さらに這い上がりは接合材の表面張力によるので、接合材６の分量が同一であっても這い上がり量はばらつきを持つ。
これに対し、実施の形態４では、平面視において半導体チップ１３０から周辺に向けて延在する突出部６４を、キャップ用基板５０ｃに設けた。このため、実施の形態３ではグランド用側壁１６を超えてキャップ用基板５０ｂの第３の裏面５２まで達するであろう程度にまで接合材６の分量を増やしても、図１１においてグランド用側壁１６の側面から庇のように突出した突出部６４が、グランド用側壁１６の側面を這い上がる接合材６の上方を遮るため、接合材６がキャップ用基板５０ｃの第３の裏面５２まで到達しにくくなる。
このため組立工程における接合材６の使用量の上限許容値を高めることが出来るので、接合材６の分量制御が容易となる効果を奏する。よって、組立工程の長時間化を抑制することができる。なお突出部６４にグランドパターン６２が設けられなくとも上記効果は得られることを付記しておく。
また実施の形態２における半導体装置２００においても、平面視において半導体チップ１１０の外周から周辺に向けて延在する突出部をキャップ用基板５０ａに設けることにより、実施の形態４における半導体装置４００と同様に、接合材６の分量制御が容易となる効果が得られることを付記しておく。
他の部分は説明を省略する。
以上のとおり、本開示の実施の形態４に係る半導体装置４００は、互いに対向する第１の主面１１と第１の裏面１２を有する半導体基板１０と、第１の主面１１に形成されたトランジスタ１３と、トランジスタ１３と導通され第１の主面１１に突出して形成され、ボンディングワイヤ４より大きい断面積を有する突起状端子１４と、突起状端子１４の半導体基板１０の周囲に臨む側面２２ａ、２２ｂ、２２ｃを覆い、第１の主面１１の周縁部に設けられた絶縁性を有する短絡防止用側壁１５を有する半導体チップ１３０を備える。
また半導体装置４００は、互いに対向する第２の主面３１と第２の裏面３２を有し、第２の主面３１に導体パターン３４ａが形成された回路基板３０と、導電性を有する接合材６によって第１の裏面１２が上面３に接合され、第２の裏面３２が上面３に接合された金属板２と、互いに対向する第３の主面５１と第３の裏面５２を有し、第３の主面５１は短絡防止用側壁１５を挟んで第１の主面１１と対向しつつ短絡防止用側壁１５と接合され、突起状端子１４の突出方向の端部の底面と導通された第１の配線５４が第３の主面５１に形成され、バイアホール５８により第１の配線５４と導通された第２の配線５６が第３の裏面５２に形成されたキャップ用基板５０ｃと、第２の配線５６と導体パターン３４ａとを接続するボンディングワイヤ４を備える。
ここで、短絡防止用側壁１５は半導体基板１０の第１の主面１１の周縁部に途切れなく周回して設けられている。半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ｃは、第１の主面１１及び第３の主面５１に面する密閉された空洞８を形成している。空洞８を形成する半導体基板１０、短絡防止用側壁１５及びキャップ用基板５０ｃは、モールド材９により封止されている。
さらに半導体チップ１３０は、短絡防止用側壁１５の外周の壁面を覆い、第１の主面１１に設けられ、導電性を有するグランド用側壁１６を更に備えており、グランド用側壁１６は導電性を有する接合材６により金属板２と導通されている。
キャップ用基板５０ｃの第３の主面５１には、トランジスタ１３と接続された回路パターン６０と、グランド用側壁１６と導通するグランドパターン６２が設けられている。回路パターン６０はグランド用側壁１６を接地導体金属とするコプレーナ線路を構成しており、整合回路として機能する。キャップ用基板５０ｃは平面視において半導体チップ１３０の外形から周辺に向けて延在する突出部６４を有している。
このような構成によれば、実施の形態１に示された半導体装置１００、実施の形態２に示された半導体装置２００、及び実施の形態３に示された半導体装置３００と同様の効果を奏する。
上記に加えて、実施の形態４に係る半導体装置４００においては、突出部６４が半導体チップ１３０から庇のように張り出して上方を遮るため、接合材６はキャップ用基板５０ｃの第３の裏面５２まで到達しにくくなる。このため、組立工程における接合材６の使用量の上限許容値を高めることが出来るので、接合材６の分量制御が容易となる効果を奏する。よって、組立工程の長時間化を抑制することができる。
なお、半導体基板１０の材料は、Ｓｉ（Ｓｉｌｉｃｏｎ）、ＧａＡｓ（Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ）、ＧａＮ ｏｎ Ｓｉ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ｏｎ Ｓｉｌｉｃｏｎ）、ＧａＮ ｏｎ ＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ｏｎ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）、ＧａＮ ｏｎ Ｄｉａｍｏｎｄ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ｏｎ Ｄｉａｍｏｎｄ）等であってもよい。
キャップ用基板の材料はＧａＮ ｏｎ Ｓｉ、ＧａＮ ｏｎ ＧａＮ、ＧａＮ ｏｎ Ｄｉａｍｏｎｄ等であってもよい。
トランジスタ１３は、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等であっても良い。
金属板２に接合される半導体チップは複数であっても良く、半導体チップは整合回路を備えていなくても良い。
金属板２、入力端子７ａ及び出力端子７ｂの材料は、低熱抵抗材料である銅タングステン、銅モリブデン等、あるいは銅／モリブデン／銅等の積層材料でも良い。
突起状端子１４及びグランド用側壁１６の材料はアルミニウム、銅等であってもよく、合金であってもよい。
なお、回路基板３０が単層基板であっても、例えば機械的強度を増すために基板の厚みを増大させた場合等、半導体チップの主面と単層基板の主面との距離が離れワイヤが長くなる場合には本開示は有効に作用する。
上述したように、本開示における半導体装置はトランジスタの熱抵抗が低減され高周波特性の劣化が抑制されており、高周波を増幅する半導体装置に好適であり、中でも電力増幅用の半導体装置に好適である。
本開示は、上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本開示を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
２ 金属板、３ 上面、４ ボンディングワイヤ、６ 接合材、８ 空洞、９ モールド材、７ａ 入力端子、７ｂ 出力端子、１０ 半導体基板、１１ 第１の主面、１２ 第１の裏面、１３ トランジスタ、１４ 突起状端子、１５ 短絡防止用側壁、１６ グランド用側壁、２１ バイアホール、２２ａ、２２ｂ、２２ｃ、２２ｄ 側面、２３、２３ｂ 端部、３０ 回路基板、３１ 第２の主面、３２ 第２の裏面、３４ａ、３４ｂ、３４ｃ 導体パターン、５０ａ、５０ｂ、５０ｃ キャップ用基板、５１ 第３の主面、５２ 第３の裏面、５４ 第１の配線、５６ 第２の配線、６０ 回路パターン、６２ グランドパターン、６４ 突出部、８１ 電子部品、１００、２００、３００、４００ 半導体装置、１１０、１３０ 半導体チップ

Claims (13)

  1. 互いに対向する第１の主面と第１の裏面を有する半導体基板と、前記第１の主面に形成されたトランジスタと、前記トランジスタと導通され、前記第１の主面に突出して形成された突起状端子と、前記突起状端子の前記半導体基板の周囲に臨む側面を覆い、前記第１の主面の周縁部に設けられ、絶縁性を有する短絡防止用側壁と
    を有する半導体チップと、
    互いに対向する第２の主面と第２の裏面を有し、前記第２の主面に導体パターンが形成された回路基板と、
    上面を有し、導電性を有する接合材によって前記第１の裏面が前記上面に接合され、前記第２の裏面が前記上面に接合された金属板と、
    前記突起状端子の突出方向の端部と前記導体パターンとを接続するボンディングワイヤと
    を備え、
    前記突起状端子は前記ボンディングワイヤより大きい断面積を有する
    半導体装置。
  2. 前記短絡防止用側壁は前記第１の主面の周縁部に途切れなく周回して設けられたことを特徴とする請求項１に記載の半導体装置。
  3. 互いに対向する第１の主面と第１の裏面を有する半導体基板と、前記第１の主面に形成されたトランジスタと、前記トランジスタと導通され、前記第１の主面に突出して形成された突起状端子と、前記突起状端子の前記半導体基板の周囲に臨む側面を覆い、前記第１の主面の周縁部に設けられ、絶縁性を有する短絡防止用側壁と
    を有する半導体チップと、
    互いに対向する第２の主面と第２の裏面を有し、前記第２の主面に導体パターンが形成された回路基板と、
    上面を有し、導電性を有する接合材によって前記第１の裏面が前記上面に接合され、前記第２の裏面が前記上面に接合された金属板と、
    互いに対向する第３の主面と第３の裏面を有し、前記第３の主面が前記短絡防止用側壁を挟んで前記第１の主面と対向しつつ前記短絡防止用側壁に接合され、前記突起状端子の突出方向の端部と導通された第１の配線が前記第３の主面に形成され、前記第１の配線と導通された第２の配線が前記第３の裏面に形成されたキャップ用基板と、
    前記第２の配線と前記導体パターンとを接続するボンディングワイヤと
    を備え、
    前記突起状端子は前記ボンディングワイヤより大きい断面積を有する
    半導体装置。
  4. 前記短絡防止用側壁は前記第１の主面の周縁部に途切れなく周回して設けられたことを特徴とする請求項３に記載の半導体装置。
  5. 前記トランジスタと接続された整合回路が前記キャップ用基板の第３の主面に更に設けられたことを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体基板、前記短絡防止用側壁及び前記キャップ用基板は、前記第１の主面及び前記第３の主面に面する密閉された空洞を形成し、前記空洞を形成する前記半導体基板、前記短絡防止用側壁及び前記キャップ用基板は、モールド材により封止されたこと
    を特徴とする請求項５に記載の半導体装置。
  7. 前記半導体チップは、前記短絡防止用側壁の外周の壁面を覆い、前記第１の主面に設けられ、導電性を有するグランド用側壁を更に備え、
    前記グランド用側壁は、前記導電性を有する接合材により前記金属板と導通され、
    前記キャップ用基板は、前記第３の主面に設けられ前記グランド用側壁と導通されたグランドパターンを更に備え、
    前記整合回路は、前記グランドパターンを接地導体金属とするコプレーナ線路で形成されたこと
    を特徴とする請求項５または６に記載の半導体装置。
  8. 前記キャップ用基板は、平面視において、前記半導体チップの外形から周辺に向けて延在する突出部を有したことを特徴とする請求項４から７のいずれか一項に記載の半導体装置。
  9. 前記トランジスタと接続された整合回路が前記キャップ用基板の第３の主面に更に設けられたことを特徴とする請求項３に記載の半導体装置。
  10. 前記半導体基板、前記短絡防止用側壁及び前記キャップ用基板は、前記第１の主面及び前記第３の主面に面する密閉された空洞を形成し、前記空洞を形成する前記半導体基板、前記短絡防止用側壁及び前記キャップ用基板は、モールド材により封止されたこと
    を特徴とする請求項４に記載の半導体装置。
  11. 前記キャップ用基板の第３の裏面に、前記トランジスタと接続された整合回路が更に設けられたことを特徴とする、請求項３から１０のいずれか一項に記載の半導体装置。
  12. 前記半導体チップは高周波を増幅することを特徴とする、請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記半導体基板を貫通するバイアホールが設けられ、前記トランジスタは前記バイアホールを介して前記金属板と接続されたことを特徴とする、請求項１から１２のいずれか一項に記載の半導体装置。
JP2022553376A 2020-10-01 2020-10-01 半導体装置 Active JP7281061B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/037425 WO2022070384A1 (ja) 2020-10-01 2020-10-01 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2022070384A1 JPWO2022070384A1 (ja) 2022-04-07
JP7281061B2 true JP7281061B2 (ja) 2023-05-25

Family

ID=80950090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022553376A Active JP7281061B2 (ja) 2020-10-01 2020-10-01 半導体装置

Country Status (6)

Country Link
US (1) US20230253347A1 (ja)
JP (1) JP7281061B2 (ja)
KR (1) KR102694122B1 (ja)
CN (1) CN116195049A (ja)
DE (1) DE112020007641T5 (ja)
WO (1) WO2022070384A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024084556A1 (ja) * 2022-10-18 2024-04-25 三菱電機株式会社 高周波半導体パッケージ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267466A (ja) 2000-01-12 2001-09-28 Tdk Corp 電力増幅モジュール
JP2012234910A (ja) 2011-04-28 2012-11-29 Toshiba Corp 半導体装置およびその製造方法
JP2012243781A (ja) 2011-05-16 2012-12-10 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ
JP2015041757A (ja) 2013-08-23 2015-03-02 住友電工デバイス・イノベーション株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750386A (ja) 1993-08-06 1995-02-21 Toshiba Corp 半導体パッケージ装置
JPH11233689A (ja) * 1998-02-16 1999-08-27 Fujitsu Ltd 高周波回路用パッケージ及び高周波回路用モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267466A (ja) 2000-01-12 2001-09-28 Tdk Corp 電力増幅モジュール
JP2012234910A (ja) 2011-04-28 2012-11-29 Toshiba Corp 半導体装置およびその製造方法
JP2012243781A (ja) 2011-05-16 2012-12-10 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ
JP2015041757A (ja) 2013-08-23 2015-03-02 住友電工デバイス・イノベーション株式会社 半導体装置

Also Published As

Publication number Publication date
CN116195049A (zh) 2023-05-30
DE112020007641T5 (de) 2023-07-13
US20230253347A1 (en) 2023-08-10
KR20230051585A (ko) 2023-04-18
KR102694122B1 (ko) 2024-08-09
JPWO2022070384A1 (ja) 2022-04-07
WO2022070384A1 (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
US20210313284A1 (en) Stacked rf circuit topology
KR101077758B1 (ko) 고주파 패키지 장치 및 그 제조 방법
EP3179630B1 (en) High-frequency semiconductor amplifier
JP7281061B2 (ja) 半導体装置
TWI469275B (zh) Package
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP2023549784A (ja) Ｐｃｂルーティングを備えるパッケージングされたｒｆ電力装置
US11393778B2 (en) Semiconductor device and antenna device
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes
JP5433242B2 (ja) 半導体パッケージ
TW201324695A (zh) 半導體裝置
US20240145413A1 (en) Semiconductor device
US20230290752A1 (en) Semiconductor device and method of manufacturing the same
WO2023053228A1 (en) Semiconductor device
US12074123B2 (en) Multi level radio frequency (RF) integrated circuit components including passive devices
JP2010186962A (ja) 半導体パッケージおよびその作製方法
JP2010186965A (ja) 半導体パッケージおよびその作製方法
JP2773685B2 (ja) 半導体装置
JP2839023B2 (ja) 半導体パッケージ及びそれを用いた増幅器
JP3392744B2 (ja) モジュール型集積回路装置
JP2017092395A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R151 Written notification of patent or utility model registration

Ref document number: 7281061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151