CN116195049A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116195049A
CN116195049A CN202080105389.XA CN202080105389A CN116195049A CN 116195049 A CN116195049 A CN 116195049A CN 202080105389 A CN202080105389 A CN 202080105389A CN 116195049 A CN116195049 A CN 116195049A
Authority
CN
China
Prior art keywords
main surface
side wall
semiconductor device
semiconductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080105389.XA
Other languages
English (en)
Inventor
金谷康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN116195049A publication Critical patent/CN116195049A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开所涉及的半导体装置(100)具备半导体芯片(130)，半导体芯片(130)形成有与晶体管(13)导通并具有比接合线(4)大的截面积的突起状端子(14)以及覆盖朝向其周围的侧面的具有绝缘性的防短路用侧壁(15)。半导体芯片(130)通过具有导电性的接合材料(6)接合于金属板(2)的上表面(3)。形成于与金属板(2)的上表面(3)接合的电路基板(30)的导体图案(34a)和突起状端子(14)的突出方向的端部通过接合线(4)连接。

Description

半导体装置
技术领域
本公开涉及用于在高频下放大功率的半导体装置。
背景技术
随着第五代移动通信系统服务的开始，基站所使用的高频放大器要求小型化、高输出化。作为高频放大器的形态，存在通过将高输出晶体管、匹配电路以及功能电路等集成到一个放大器模块来对基站的RF前端电路整体实施小型化的倾向。另外，还研究了通过实施放大器模块的高输出化而削减天线数量、实施基站的小型化的方案。
在实施高输出晶体管的模块化时，模块需要释放由晶体管产生的热量的机构。散热机构通常是从形成有晶体管的半导体芯片的背面向封装背面散热的构造。为了提高散热性，而封装背面采用热阻低的金属板。为了降低热阻，而半导体芯片不是安装于基板，而是直接芯片接合于金属板。
另一方面，从实施RF前端电路整体的小型化的观点来看，除了放大器动作所需的匹配电路以及偏置电路之外，偏置控制电路等功能电路也倾向于集成到放大器模块。此时，虽然电路规模变大，需要复杂的配线布局，但通过实施放大器模块基板的多层化而实现了小型化。
例如在专利文献1中公开了一种半导体封装装置，其具备：陶瓷多层基板，配线形成为多层；金属基底，上述陶瓷多层基板配置于表面的一部分；至少一个半导体元件，配置在陶瓷多层基板之上；至少一个半导体元件，配置在金属基底之上；以及盖，对陶瓷多层基板之上的半导体元件以及金属基底之上的半导体元件进行密封。
这里，为了实现进一步的高输出化，而有效的是通过实施半导体芯片的薄板化来降低热阻，以便于从处于配置在金属基底之上的功率放大器用半导体芯片表面的晶体管高效地散热。另外，为了实现进一步的小型化，而有效的是实施多层基板进一步的多层化。
专利文献1：日本特开平7-50386号公报
然而，若面向高输出化而实施半导体芯片的薄板化，则存在芯片接合材料爬升至半导体芯片上表面的可能性。作为半导体芯片的芯片接合材料，通常的银膏具有导电性。另外，表现出比银膏低的热阻的焊料为金属，具有导电性。这里，若芯片接合材料到达形成于半导体芯片上表面的端子，则产生端子与金属基底经由芯片接合材料而短路的致命性不良情况。
另外，多层基板的层数的增加通常导致基板的厚板化，结合半导体芯片的薄板化，导致半导体芯片与多层基板的高低差增大。于是，将半导体芯片与多层基板电连接的线变长。由于线长的增加使电感成分增加，因此存在导致高频特性劣化的课题。
发明内容
本公开是为了解决上述那样的问题而做出的，其目的在于，提供一种即使在实施了半导体芯片的薄板化的情况下，也能够避免因芯片接合材料向半导体芯片的上表面的爬升而引起的端子的短路不良，降低晶体管的热阻的半导体装置。
另外，其目的在于，提供一种即使在因基板的厚度增加、或者半导体芯片的薄板化而导致线变长的情况下，也抑制电感成分的增加，而抑制高频特性的劣化的半导体装置。
本公开所涉及的半导体装置具备：半导体芯片，具有：半导体基板，具有相互对置的第一主面和第一背面；晶体管，形成于第一主面；突起状端子，与晶体管导通并突出地形成于第一主面；以及具有绝缘性的防短路用侧壁，覆盖突起状端子的朝向半导体基板的周围的侧面，并设置于第一主面的周缘部；电路基板，具有相互对置的第二主面和第二背面，并在第二主面形成有导体图案；金属板，具有上表面，第一背面通过具有导电性的接合材料接合于上表面，并且第二背面接合于上表面；以及接合线，将突起状端子的突出方向的端部与导体图案连接。这里，突起状端子具有比接合线大的截面积。
根据本公开，使具有比接合线大的截面积的突起状端子突出地形成于半导体基板的主面，并通过具有绝缘性的防短路用侧壁覆盖其侧面中的朝向半导体基板的周围的侧面。并且，用接合线将突起状端子的突出方向的端部与形成于电路基板的导体图案连接。
因此，即使在实施了半导体基板的薄板化的情况下，也能够避免芯片接合材料向半导体基板的主面的爬升而引起的端子的短路不良。由此，能够降低晶体管的热阻。
另外，能够提供即使在因电路基板的厚度增加、或者半导体芯片的薄板化而导致线变长的情况下，也抑制电感成分的增加，因此抑制高频特性的劣化的半导体装置。
附图说明
图1是实施方式1所涉及的半导体芯片110的俯视图及剖视图。
图2是实施方式1所涉及的半导体装置100的俯视图。
图3是实施方式1所涉及的半导体装置100的仰视图。
图4是实施方式1所涉及的半导体装置100的剖视图。
图5是实施方式2所涉及的盖用基板50a的俯视图、仰视图以及剖视图。
图6是实施方式2所涉及的半导体装置200的俯视图以及剖视图。
图7是实施方式3所涉及的半导体芯片130的俯视图以及剖视图。
图8是实施方式3所涉及的盖用基板50b的俯视图、仰视图以及剖视图。
图9是实施方式3所涉及的半导体装置300的俯视图以及剖视图。
图10是实施方式4所涉及的盖用基板50c的俯视图、仰视图以及剖视图。
图11是实施方式4所涉及的半导体装置400的剖视图。
具体实施方式
参照附图对本公开的实施方式所涉及的半导体装置进行说明。对相同或者对应的构成要素，有时标注相同的附图标记，省略重复说明。
实施方式1
对本公开的实施方式1所涉及的半导体芯片110进行说明。
图1是本公开的实施方式1所涉及的半导体芯片110的俯视图以及剖视图。图1的(a)是从上方观察半导体芯片110的俯视图，图1的(b)是从图1的(a)的A-A位置观察的半导体芯片110的剖视图。
半导体芯片110具有半导体基板10、晶体管13、突起状端子14以及防短路用侧壁15。
半导体基板10具有第一主面11、和与第一主面11对置的第一背面12。半导体基板10在SiC(Silicon Carbide：碳化硅)基板之上层叠有含有GaN(gallium nitride：氮化镓)的氮化物半导体。半导体基板10的厚度为50um，与厚度为100um左右的通常的半导体基板相比，进行了薄板化。
在半导体基板10的第一主面11形成有放大高频电力的晶体管13、以及匹配电路20及20b。匹配电路20及20b由微带线构成。
晶体管13在图1的(a)中示意性地示出。晶体管13和匹配电路20及20b在图1的(b)以及今后要说明的其他剖视图中未进行图示。
晶体管13为多指型HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。晶体管13具有栅极、漏极、源极。
晶体管13的源极与对贯通半导体基板10而形成的通孔21的第一主面11侧的开口进行封堵的金属膜连接。金属膜与形成于通孔21侧面的由多个金属构成的多层膜连接。多层膜与形成于第一背面12的几乎整个面的金属薄膜(未图示)连接。即，晶体管13的源极与金属薄膜连接，金属薄膜作为半导体芯片110的接地(GND)电极发挥功能。
晶体管13的栅极与匹配电路20连接，匹配电路20与突起状端子14连接。即，晶体管13的栅极与突起状端子14导通。
晶体管13的漏极与匹配电路20b连接，匹配电路20b与突起状端子14b连接。即，晶体管13的漏极与突起状端子14b导通。
突起状端子14及14b是在半导体基板10的第一主面11向上方突出地形成的底面为正方形的棱柱。突起状端子14及14b的高度H为250um。突起状端子14及14b的材料为金。
突起状端子14及14b的与第一主面11接触的底面是一边的长度为100um的正方形。它们的相反侧的底面、即位于突起状端子14的突出方向的端部23的底面、以及位于突起状端子14b的突出方向的端部23b的底面是一边的长度为100um的正方形。位于突起状端子14的突出方向的端部23的底面、以及位于突起状端子14b的突出方向的端部23b的底面以能够进行线接合的程度形成为平坦。一边的长度为100um的正方形与直径为25um的金线所适用的接合焊盘的尺寸相等。
突起状端子14具有四个侧面22a、22b、22c、22d。侧面22a、22b、22c朝向半导体芯片110的周围，侧面22d朝向半导体芯片110的内侧。
此外，本公开中的突起状端子14及14b虽然为四棱柱，但也可以是多边形的柱，也可以是圆柱。另外，既可以由柱形凸块(stud bump)等形成，也可以为多层构造。
防短路用侧壁15以不间断地环绕的方式设置于半导体基板10的第一主面11的周缘部。防短路用侧壁15的高度H为250um。防短路用侧壁15的材料为聚酰亚胺。另外，也可以是SiN、SiON、BCB(Benzocyclobutene：苯并环丁烯)等材料。即，防短路用侧壁15具有绝缘性。防短路用侧壁15也可以是多层构造。
防短路用侧壁15覆盖突起状端子14的朝向半导体基板10的周围的三个侧面22a、22b、22c。
防短路用侧壁15不覆盖突起状端子14的朝向半导体基板10的内侧的22d。若晶体管13被电介质覆盖，则因寄生电容的增加而导致高频增益的降低。因此，晶体管13的上表面不被防短路用侧壁15覆盖。位于突起状端子14的突出方向的端部23的底面不被防短路用侧壁15覆盖，而是露出。防短路用侧壁15不覆盖匹配电路20及20b的上表面。
这里对与晶体管13的栅极连接的突起状端子14进行了说明。与晶体管13的漏极连接的突起状端子14b也与突起状端子14相同。即，突起状端子14b的朝向半导体基板10的周围的三个侧面被防短路用侧壁15覆盖，突起状端子14b的朝向半导体基板10的内侧的侧面没有被覆盖。位于突起状端子14b的突出方向的端部23b的底面也没有被防短路用侧壁15覆盖，而是露出。
在此后的说明中，例如关于电路基板30等部件，漏极侧的构造和栅极侧的构造除了电路常数差等以外也相同。由此，在此之后适当省略与栅极侧重复的漏极侧的构造的说明。
对突起状端子14及14b的形成工序进行说明。
首先在半导体基板10形成晶体管13、匹配电路20、通孔21等。接着用抗蚀剂覆盖半导体基板10的第一主面11。接下来去除设置突起状端子14及14b的部分的抗蚀剂，使抗蚀剂开口。接下来，蒸镀基底金属，进一步涂覆厚膜抗蚀剂。将厚膜抗蚀剂的设置突起状端子14及14b的部分开口，使基底金属露出。接下来通过电解电镀使金在开口部生长。最后去除不需要部分的金、抗蚀剂、基底金属，由此能够形成突起状端子14及14b。
对防短路用侧壁15的形成工序进行说明。
在半导体基板10的第一主面11侧层压聚酰亚胺片。接下来，以与半导体基板10接触的方式加压聚酰亚胺，来将聚酰亚胺填充于在半导体基板10的第一主面11形成的构造的凹凸中。接下来，用掩膜覆盖所需部分并使不需要部分感光之后，对不需要部分进行显影而去除。接下来，通过对剩下的所需部分进行加热处理(固化)，而能够形成防短路用侧壁15。
图2是实施方式1所涉及的半导体装置100的俯视图，图3是实施方式1所涉及的半导体装置100的仰视图。图4是实施方式1所涉及的半导体装置100的剖视图。图4示出从图2的A-A位置观察的截面。
半导体装置100具备半导体芯片110、电路基板30、金属板2以及接合线4。
电路基板30是多层印刷配线板。电路基板30的厚度为300um。电路基板30的上表面、即绝缘层35a侧的面为第二主面31。电路基板30的下表面、即绝缘层35c侧的面为第二背面32。第二主面31与第二背面32相互对置。
在电路基板30的第二主面31设置有作为表面导体层的导体图案34a、34b、34c。电路基板30具有绝缘层35a、35b、35c。绝缘层35a～35c的材料为玻璃环氧树脂、热固化性树脂、氟树脂等。
电路基板30具有作为内部导体图案层的内层36a、36b。
导体图案34a～34c、内层36a、36b、金属板2、输入端子7a以及输出端子7b，根据半导体装置100的设计，通过通孔而相互连接。
例如，在图4中，导体图案34a与内层36a通过贯通绝缘层35a的通孔37a而导通。内层36a与内层36b通过贯通绝缘层35b的通孔37b而导通。内层36b与输入端子7a通过贯通绝缘层35c的通孔37c而导通。
在导体图案34b、34c安装有电子部件81并连接。电子部件81为IC芯片、表面安装部件等。电子部件81也可以有多个。
金属板2、输入端子7a以及输出端子7b是材料为铜且厚度为0.2mm的金属薄板。金属板2的上表面3、输入端子7a以及输出端子7b与电路基板30的第二背面32接合。金属板2与输入端子7a及输出端子7b分离。分离部分能够通过对所希望的区域进行蚀刻、或者进行钻加工而容易地形成。如后述那样，金属板2是半导体装置100安装于高频放大器时的接地(GND)端子。金属板2、输入端子7a以及输出端子7b的下表面具有半导体装置100能够安装于高频放大器的程度的平坦度。
在俯视观察时，在电路基板30的中程形成有贯通电路基板30的贯通孔38。贯通孔38的第二背面32侧被金属板2覆盖。电路基板30的贯通孔38部分在从上方观察时形成凹陷的腔部39。
半导体芯片110安装于电路基板30的腔部39。具体而言，构成半导体芯片110的半导体基板10的第一背面12使用具有导电性的接合材料6而与腔部39中的金属板2的上表面3接合。
接合材料6的具体例子有通常被称为银膏的具有导电性的环氧系树脂、具有比通常的银膏高的热传导率的烧结型银膏、或者焊料等。
从半导体装置100的散热的观点出发，优选接合材料6的热传导率高，并且优选接合材料6的厚度薄。
位于突起状端子14的突出方向的端部23的底面与导体图案34a通过接合线4连接。即，突起状端子14的突出方向的端部与导体图案34a通过接合线4连接。由于导体图案34a与输入端子7a连接，因此晶体管13的栅极与输入端子7a连接。同样地，晶体管13的漏极与输出端子7b连接。接合线4的水平方向的长度L为500um。
半导体装置100在第五代移动通信系统的基站中的高频放大器中使用。在使用时，金属板2的下表面与高频放大器的接地(GND)连接。金属板2的下表面为半导体装置100的接地端子。如在先叙述的那样，晶体管13的源极经由通孔21而与形成于第一背面12的几乎整个面的金属薄膜(未图示)连接。由此，晶体管13的源极与金属板2导通。通过将晶体管13的源极经由通孔21与金属板2连接，从而降低晶体管13的源极电感，提高晶体管13的高频特性。
输入端子7a及输出端子7b也分别与高频放大器连接。输入到输入端子7a的高频信号的频带例如是频带编号n77(n78)(＝3.6GHz～4.2GHz)，或者n79(＝4.4GHz～4.9GHz)等。输入的高频信号被晶体管13放大，并从输出端子7b输出。输出的高频信号的功率的最大值为10W左右。半导体装置100也可以表面安装于高频放大器。
此外，半导体装置100除了具有输入端子7a、输出端子7b以外，不言而喻，也可以具有偏置用端子、控制信号的输入输出用端子这样的各种端子。
设置于半导体基板10的第一主面11的晶体管13在其动作时产生热。产生的热从第一主面11经由半导体基板10、接合材料6而向金属板2传导。传导至金属板2的热进一步向高频放大器传导，并从高频放大器向外部排出。金属板2也是半导体装置100的散热端子。从半导体装置100的散热的观点出发，优选半导体基板10的热传导率高，并且优选半导体基板10的厚度薄。
对突起状端子14的作用、效果进行说明。如在先叙述的那样，若接合线4的线长增加，则线的电感成分增加，因此存在导致高频特性劣化的问题。
在实施方式1中，由于将电路基板30的厚度设为300um，将半导体基板10的厚度设为50um，并且将突起状端子14的高度设为250um，因此电路基板30的第二主面31与突起状端子14的端部23的高低差为0um。匹配电路20与导体图案34a通过起点与终点在水平方向上分离500um且高低差为0um的接合线4和高度为250um的突起状端子14而连接。
若假定未设置突起状端子14，则匹配电路20与导体图案34a通过起点与终点在水平方向上分离500um且在高度方向上分离250um的接合线而连接。即，通过设置突起状端子14而能够缩短接合线4。
另一方面，突起状端子14也产生影响高频特性的电感成分。
这里，相对于直径为25um且截面积约为490um2的接合线4，突起状端子14为一边的长度为100um的四棱柱，截面积为10000um。与接合线4相比，突起状端子14的长度为1/2，截面积约为20倍。因此与接合线4的电感成分相比，突起状端子14的电感成分小到能够忽略的程度。
即，通过设置突起状端子14，与不设置突起状端子14便将导体图案34a与第一主面11连接的情况相比，能够缩短接合线4的线长。虽然在突起状端子14也产生电感成分，但由于将突起状端子14的截面积设定为比接合线4的截面积大，因此突起状端子14的每单位长度的电感成分比接合线4的每单位长度的电感成分小。由此，即使因电路基板30的厚度增加、或者半导体基板10的薄板化而导致高低差增大，也能够抑制电感成分的增加。
即，能够减少导致高频特性劣化的电感成分，起到能够抑制高频特性劣化的效果。
接下来，对防短路用侧壁15的作用、效果进行说明。
通常，使半导体基板10具有100um左右的厚度。若为了降低热阻而将其薄板化至50um，则在芯片接合时半导体基板10成为埋入于接合材料6的形态，接合材料6爬升至半导体基板10的第一主面。半导体芯片与外部电路的连接由于通常通过利用接合线将设置在半导体基板周缘的接合焊盘与外部电路连接来进行，因此首先引起金属板2与接合线经由接合材料6导通的不良情况。在爬升的程度严重的情况下，还有可能引起与设置于半导体基板中程的匹配电路、晶体管等部件导通的不良情况。
另一方面，在实施方式1中，在半导体基板10的上述第一主面11突出地设置突起状端子14，并且用防短路用侧壁15覆盖突起状端子14的侧面中的朝向周围的侧面。由于防短路用侧壁15具有绝缘性，因此即使具有导电性的接合材料6与防短路用侧壁15接触，突起状端子14也不会与金属板2导通。另外，由于接合线4将突起状端子14的端部23与电路基板30的表面导体层亦即导体图案34a连接，因此接合线4也不会与金属板2导通。
即，即使在实施半导体基板10的薄板化的情况下，也能够避免因接合材料6向半导体基板10的第一主面11爬升而引起的端子的短路不良。由此，起到能够降低晶体管13的热阻这样的效果。
进一步，实施方式1中的防短路用侧壁15以不间断地环绕的方式设置于半导体基板10的第一主面11的周缘部。由此，还起到还能够防止接合材料6到达设置于半导体基板10中程的匹配电路、晶体管等部件而导通的不良情况这样的效果。
如以上那样，本公开的实施方式1所涉及的半导体装置100具备半导体芯片110，该半导体芯片110具有：半导体基板10，具有相互对置的第一主面11和第一背面12；晶体管13，形成于第一主面11；突起状端子14，与晶体管13导通，并突出地形成于第一主面11；以及具有绝缘性的防短路用侧壁15，覆盖突起状端子14的朝向半导体基板10的周围的侧面22a、22b、22c，并设置于第一主面11的周缘部。
另外，半导体装置100具备：电路基板30，具有相互对置的第二主面31和第二背面32，并在第二主面31形成有导体图案34a；金属板2，第一背面12通过具有导电性的接合材料6接合于上表面3，并且第二背面32接合于上表面3；以及接合线4，将突起状端子14的突出方向的端部23与导体图案34a连接。
这里，突起状端子14具有比接合线4大的截面积。另外，防短路用侧壁15以不间断地环绕的方式设置于半导体基板10的第一主面11的周缘部。
根据这样的结构，即使在实施半导体基板10的薄板化的情况下，也能够避免因接合材料6向半导体基板10的第一主面11爬升而引起的短路不良。由此，能够降低晶体管13的热阻。另外，由于即使在因电路基板30的厚度增加、或者半导体芯片的薄板化而导致接合线4变长的情况下电感成分的增加也被抑制，因此能够提供抑制了高频特性劣化的半导体装置。
另外，通过缩短接合线4，能够提高在接合线4所能流动的最大允许电流，从而可以应用输出更高的半导体芯片。通过降低电感成分，电路设计变得容易。
另外，通过半导体基板10的薄板化，能够缩短通孔21的加工时间，从而能够提高半导体芯片110的加工工序的生产率。由于能够降低通孔21的纵横比、即孔的深度相对于孔径的比率，因此能够提高通孔21的加工成品率。由于能够降低晶体管13的热阻，因此可以应用输出更高的晶体管。
而且，通过实施半导体基板10厚度的薄板化，构成匹配电路20及20b的微带线即使缩小其线路宽度，也能够实现与薄板化前相同的线路的阻抗。由此，能够缩小半导体基板10上的配线布局，从而能够实现半导体芯片110的小型化。
实施方式2
在实施方式1中，半导体芯片110等部件是裸露的。但是，通常的半导体装置为了保护半导体芯片110等部件不受来自外部的振动、冲击、空气中的水分、灰尘的影响，并且为了操作的容易性而用某种方法进行密封。实施方式2是通过最通常的密封方法即模制树脂进行了密封的实施例。
实施方式2所涉及的半导体装置200除了半导体芯片110、电路基板30、金属板2以及接合线4以外还具备盖用基板50a。
图5是本公开的实施方式2所涉及的盖用基板50a的俯视图、仰视图以及剖视图。图5的(a)是从上方观察盖用基板50a的俯视图，图5的(b)是从下方观察盖用基板50a的仰视图，图5的(c)是从图5的(a)的A-A位置观察的盖用基板50a的剖视图。
盖用基板50a具有第三主面51和与第三主面51对置的第三背面52。在盖用基板50a的第三主面51设置有第一配线54。第一配线54具有焊盘部53。在盖用基板50a的第三背面52设置有第二配线56。第二配线56具有焊盘部55。
第一配线54与通孔58导通。通孔58贯通盖用基板50a。第二配线56与通孔58导通。即，第一配线54与第二配线56导通。
电路图案60设置于第三主面51，并与第一配线54导通。即，电路图案60与晶体管13导通。电路图案60在实施方式2中是开路短截线，作为有助于基波匹配的匹配电路发挥功能。另外，电路图案60也可以是进行高次谐波匹配的高次谐波处理电路。
盖用基板50a的材料例如是氧化铝、低温共烧陶瓷(LTCC)等在高频下损耗低的陶瓷薄板。另外，也可以是半绝缘性的砷化镓基板、高电阻硅基板。
图6是实施方式2所涉及的半导体装置200的俯视图及剖视图。图6的(a)是从上方观察半导体装置200的俯视图。不过，在图6的(a)中未示出模制材料9。图6的(b)是从图6的(a)的A-A位置观察的半导体装置200的剖视图。
盖用基板50a通过各向异性导电膜82而与突起状端子14及防短路用侧壁15接合。盖用基板50a的第三主面51与半导体基板10的第一主面11对置。即，第三主面51隔着防短路用侧壁15而与第一主面11对置。
与实施方式1相同地，防短路用侧壁15以不间断地环绕的方式设置于第一主面11的周缘部。盖用基板50a与防短路用侧壁15通过各向异性导电膜82无间隙地接合。其结果，在半导体基板10的第一主面11的上方，形成面向第一主面11及第三主面51并被半导体基板10、防短路用侧壁15及盖用基板50a包围的密闭的空洞8。
半导体装置200的上部被模制材料9密封。形成空洞8的半导体基板10、防短路用侧壁15以及盖用基板50a也被模制材料9密封。由于空洞8被密闭，因此在半导体装置200的模制密封时，模制材料9不进入空洞8。即，半导体装置200具有中空构造，第一主面11及第三主面51面向中空构造。
位于突起状端子14的突出方向的端部23的底面和第一配线54的焊盘部53(未图示)配置为在俯视观察时重叠，并经由各向异性导电膜82导通。第二配线56的焊盘部55(未图示)与导体图案34a通过接合线4导通。
此外，在实施方式2中，虽然盖用基板50a与突起状端子14及防短路用侧壁15通过各向异性导电膜82接合，但也可以通过各向异性导电膏等而接合。
其他部分与实施方式1相同，省略说明。
如以上那样，本公开的实施方式2所涉及的半导体装置200具备半导体芯片110，该半导体芯片110具有：半导体基板10，具有相互对置的第一主面11和第一背面12；晶体管13，形成于第一主面11；突起状端子14，与晶体管13导通并突出地形成于第一主面11，具有比接合线4大的截面积；以及具有绝缘性的防短路用侧壁15，覆盖突起状端子14的朝向半导体基板10的周围的侧面22a、22b、22c，并设置于第一主面11的周缘部。
另外，半导体装置200具备：电路基板30，具有相互对置的第二主面31和第二背面32，并在第二主面31形成有导体图案34a；金属板2，第一背面12通过具有导电性的接合材料6接合于上表面3，并且第二背面32接合于上表面3；盖用基板50a，具有相互对置的第三主面51和第三背面52，第三主面51隔着防短路用侧壁15而与第一主面11对置并接合于防短路用侧壁15，与突起状端子14的突出方向的端部的底面导通的第一配线54形成于第三主面51，通过通孔58而与第一配线54导通的第二配线56形成于第三背面52；以及接合线4，将第二配线56与导体图案34a连接。
这里，防短路用侧壁15以不间断地环绕的方式设置于半导体基板10的第一主面11的周缘部。半导体基板10、防短路用侧壁15以及盖用基板50a形成面向第一主面11及第三主面51的密闭的空洞8。形成空洞8的半导体基板10、防短路用侧壁15以及盖用基板50a被模制材料9密封。在盖用基板50a的第三主面51设置有与晶体管13连接的匹配电路。
根据这样的结构，与实施方式1所示的半导体装置100同样地，在实施半导体基板10的薄板化的情况下，能够避免因接合材料6向半导体基板10的第一主面11爬升而引起的短路不良。由此，能够降低晶体管13的热阻。另外，由于即使在因电路基板30的厚度增加、或者半导体芯片的薄板化而导致线变长的情况下电感成分的增加也被抑制，因此能够提供抑制了高频特性劣化的半导体装置。
而且，在半导体装置200中，由于在盖用基板50a的第三主面51形成有匹配电路，因此起到能够实现半导体装置200的小型化这样的效果。由于设置了匹配电路不与模制材料9接触的中空构造，因此与不设置中空构造的情况相比，没有因模制材料9引起的高频损耗，能够避免匹配电路的特性劣化。由于设置了晶体管13不与模制材料9接触的中空构造，因此与不设置中空构造的情况相比，晶体管13的寄生电容成分不增加，能够避免晶体管13的特性劣化。由于设置了晶体管13不与模制材料9接触的中空构造，因此能够提高晶体管13的沟道温度而不受模制材料9的玻璃化转变温度的限制，能够实现半导体装置200的高输出化。
此外，也可以在第三背面52设置与第二配线56导通并与晶体管13连接的匹配电路。即使是这样设置的匹配电路，也起到能够实现半导体装置200的小型化这样的效果。
实施方式3
对本公开的实施方式3所涉及的半导体芯片130进行说明。
图7是本公开的实施方式3所涉及的半导体芯片130的俯视图以及剖视图。图7的(a)是从上方观察半导体芯片130的俯视图，图7的(b)是从图7的(a)的A-A位置观察的半导体芯片130的剖视图。
半导体芯片130与半导体芯片110的不同点在于，半导体芯片130具备接地用侧壁16。接地用侧壁16形成于半导体芯片130的半导体基板10的第一主面11。接地用侧壁16与防短路用侧壁15接触，并不间断地覆盖防短路用侧壁15的外周的壁面。接地用侧壁16的高度与防短路用侧壁15、突起状端子14及14b相同。
接地用侧壁16的材料为金，能够与突起状端子14及14b同时形成。
图8是本公开的实施方式3所涉及的盖用基板50b的俯视图、仰视图以及剖视图。图8的(a)是从上方观察盖用基板50b的俯视图，图8的(b)是从下方观察盖用基板50b的仰视图，图8的(c)是从图8的(a)的A-A位置观察的盖用基板50b的剖视图。
盖用基板50b与盖用基板50a的不同点在于，盖用基板50b具备接地图案62。接地图案62是与电路图案60以预先决定的间隔分离并形成于盖用基板50b的第三主面51的整个面的导体图案。图8的(b)的虚线B表示在使盖用基板50b与半导体芯片130接合的情况下的、俯视观察时的接地用侧壁16的内周的位置。设定为在使盖用基板50b与半导体芯片130接合的情况下，各自的外形在俯视观察时一致。将盖用基板50b的比虚线B靠外侧的接地图案62的周缘部设为周缘部63。
图9是实施方式3所涉及的半导体装置300的俯视图以及剖视图。图9的(a)是从上方观察半导体装置300的俯视图。不过，在图9的(a)中未示出模制材料9、盖用基板50b以及接合线4。图9的(b)是从图9的(a)的A-A位置观察的半导体装置300的剖视图。
半导体装置300具备半导体芯片130、电路基板30、金属板2、接合线4以及盖用基板50b。
半导体芯片130通过接合材料6而与金属板2的上表面3接合。半导体芯片130的接地用侧壁16与接合材料6接触，接地用侧壁16与金属板2导通。
盖用基板50b使第三主面51与半导体基板10的第一主面11对置，并使用各向异性导电膜82来与突起状端子14、防短路用侧壁15以及接地用侧壁16接合。即，盖用基板50b使第三主面51隔着防短路用侧壁15而与第一主面11对置，并接合于防短路用侧壁15。
盖用基板50b与防短路用侧壁15无间隙地接合。其结果，形成面向第一主面11和第三主面51并被半导体基板10、防短路用侧壁15及盖用基板50b包围的密闭的空洞8。
位于突起状端子14的突出方向的端部的底面和第一配线54的焊盘部53(未图示)配置为在俯视观察时重叠，并经由各向异性导电膜82导通。接地图案62的周缘部63和接地用侧壁16配置为在俯视观察时重叠，并经由各向异性导电膜82导通。由于突起状端子14和接地图案62配置为在俯视观察时不重叠，因此突起状端子14与接地图案62不经由各向异性导电膜82导电。第二配线56的焊盘部55(未图示)与导体图案34a通过接合线4导通。
接地图案62的周缘部63经由各向异性导电膜82而与接地用侧壁16导通，接地用侧壁16经由爬升到接地用侧壁16的具有导电性的接合材料6而与金属板2导通。金属板2为半导体装置300的接地端子，在使用半导体装置300时，连接到高频放大器的接地。即，接地图案62也连接到高频放大器的接地。
由此，接地图案62和电路图案60作为以接地图案62为接地导体金属并且以电路图案60为信号导体金属的共面线路动作。这样的电路图案60也是开路短截线，作为有助于基波匹配的匹配电路发挥功能。
然而，在实施方式2所涉及的半导体装置200中，在形成于盖用基板50a的第三主面51的匹配电路中，能够实现的匹配电路的特性范围存在限制。
为了降低形成匹配电路的电路图案60的特性阻抗，只要扩大线路宽度即图案宽度即可。但是，盖用基板50a的面积小。因此，难以形成线路宽度宽、设置面积大的低阻抗线路。而且，信号线与接地的距离越远，为了维持相同的特性阻抗越需要扩大线路宽度。在半导体装置200中，与形成匹配电路的电路图案60对应的接地为金属板2，信号线与接地的距离远，这也成为需要宽的线路宽度的主要原因。因此，能够实现的匹配电路的特性范围存在限制。
相对于此，在实施方式3所涉及的半导体装置300中，以电路图案60为信号导体金属并且以接地图案62为接地导体金属，来构成共面线路。在该情况下，不依赖于金属板2与电路图案60的距离，而能够通过信号导体金属的宽度和接地导体金属与信号导体金属的间隔而调整线路的阻抗。由此能够确保对线路阻抗的设定的自由度，缓和对能够实现的匹配电路的特性范围的限制。由此，起到提高半导体装置300的高频特性这样的效果。
其他省略说明。
如以上那样，本公开的实施方式3所涉及的半导体装置300具备半导体芯片130，该半导体芯片130具有：半导体基板10，具有相互对置的第一主面11和第一背面12；晶体管13，形成于第一主面11；突起状端子14，与晶体管13导通并突出地形成于第一主面11，具有比接合线4大的截面积；以及具有绝缘性的防短路用侧壁15，覆盖突起状端子14的朝向半导体基板10的周围的侧面22a、22b、22c，并设置于第一主面11的周缘部。
另外，半导体装置300具备：电路基板30，具有相互对置的第二主面31和第二背面32，并在第二主面31形成有导体图案34a；金属板2，第一背面12通过具有导电性的接合材料6接合于上表面3，并且第二背面32接合于上表面3；盖用基板50b，具有相互对置的第三主面51和第三背面52，第三主面51隔着防短路用侧壁15而与第一主面11对置并与防短路用侧壁15接合，与突起状端子14的突出方向的端部的底面导通的第一配线54形成于第三主面51，通过通孔58而与第一配线54导通的第二配线56形成于第三背面52；以及接合线4，将第二配线56与导体图案34a连接。
这里，防短路用侧壁15以不间断地环绕的方式设置于半导体基板10的第一主面11的周缘部。半导体基板10、防短路用侧壁15以及盖用基板50b形成面向第一主面11及第三主面51的密闭的空洞8。形成空洞8的半导体基板10、防短路用侧壁15以及盖用基板50b被模制材料9密封。
而且，半导体芯片130还具备具有导电性的接地用侧壁16，接地用侧壁16覆盖防短路用侧壁15的外周的壁面，并设置于第一主面11，接地用侧壁16通过具有导电性的接合材料6而与金属板2导通。
在盖用基板50b的第三主面51设置有与晶体管13连接的电路图案60、和与接地用侧壁16导通的接地图案62。电路图案60构成以接地用侧壁16为接地导体金属的共面线路，并作为匹配电路发挥功能。
根据这样的结构，起到与实施方式1所示的半导体装置100以及实施方式2所示的半导体装置200相同的效果。
除上述以外，在实施方式3所涉及的半导体装置300中，由以电路图案60为信号导体金属且以接地图案62为接地导体金属的共面线路构成了设置于盖用基板50b的匹配电路。由此，能够确保对线路特性阻抗的设定的自由度，起到提高半导体装置300的高频特性这样的效果。
实施方式4
在实施方式3中，接合材料6爬升至接地用侧壁16。但是，在制造工序中，难以控制接合材料6的爬升量。实施方式4是即使存在接合材料6的爬升也易于制造半导体装置的构造。
实施方式4与实施方式3的不同点在于盖用基板不同，其他均相同。
图10是本公开的实施方式4所涉及的盖用基板50c的俯视图、仰视图以及剖视图。图10的(a)是从上方观察盖用基板50c的俯视图，图10的(b)是从下方观察盖用基板50c的仰视图，图10的(c)是从图10的(a)的A-A位置观察的盖用基板50c的剖视图。
在图10中，虚线C示出盖用基板50b的外形尺寸。在虚线C的范围内，盖用基板50c的构造与盖用基板50b的构造相同。在虚线C的范围之外，盖用基板50c具有将盖用基板50b的周围保持原样地扩大的构造。将盖用基板50c的虚线C范围外的部分设为突出部64。接地图案62与电路图案60以预先决定的间隔分离，并设置于包含突出部64在内的盖用基板50c的第三主面51的整个面。
对本公开的实施方式4所涉及的半导体装置400进行说明。图11是实施方式4所涉及的半导体装置400的剖视图。截面的位置相当于图9的(a)的A-A位置。半导体装置400具备半导体芯片130、电路基板30、金属板2、接合线4以及盖用基板50c。
盖用基板50c的虚线C(未图示)的范围和半导体芯片130的位置关系，与实施方式3中的盖用基板50b和半导体芯片130的位置关系相同。盖用基板50c配置为在俯视观察时虚线C(未图示)与半导体芯片130的外形一致。盖用基板50c的虚线C范围外的部分、即突出部64在俯视观察时从半导体芯片130的外形朝向周边延伸。
在实施方式3中，使接合材料6爬升到接地用侧壁16的侧面，而使接地用侧壁16与金属板2导通。爬升的程度取决于接合材料6的分量。若接合材料6的分量过多，则有可能爬升至盖用基板50b的第三背面52，而引起金属板2与形成于第三背面52的第二配线56或者接合线4短路的不良情况。但是，若接合材料6的分量过少，则有可能接地用侧壁16与金属板2不导通。而且，爬升取决于接合材料的表面张力，因此即使接合材料6的分量相同，爬升量也存在偏差。
相对于此，在实施方式4中，将在俯视观察时从半导体芯片130朝向周边延伸的突出部64设置于盖用基板50c。因此，即使在实施方式3中将接合材料6的分量增加到超过接地用侧壁16而到达盖用基板50b的第三背面52的程度，由于在图11中从接地用侧壁16的侧面像檐那样突出的突出部64遮挡在接地用侧壁16的侧面爬升的接合材料6的上方，因此接合材料6难以到达至盖用基板50c的第三背面52。
因此，能够提高组装工序中的接合材料6的使用量的上限允许值，因此起到接合材料6的分量控制变得容易的效果。由此，能够抑制组装工序的长时间化。此外，注意即使未在突出部64设置接地图案62，也可得到上述效果。
另外，注意在实施方式2的半导体装置200中，通过将在俯视观察时从半导体芯片110的外周朝向周边延伸的突出部设置于盖用基板50a，也可与实施方式4中的半导体装置400同样地，得到接合材料6的分量控制变得容易的效果。
其他部分省略说明。
如以上那样，本公开的实施方式4所涉及的半导体装置400具备半导体芯片130，该半导体芯片130具有：半导体基板10，具有相互对置的第一主面11和第一背面12；晶体管13，形成于第一主面11；突起状端子14，与晶体管13导通并突出地形成于第一主面11，具有比接合线4大的截面积；以及具有绝缘性的防短路用侧壁15，覆盖突起状端子14的朝向半导体基板10的周围的侧面22a、22b、22c，并设置于第一主面11的周缘部。
另外，半导体装置400具备：电路基板30，具有相互对置的第二主面31和第二背面32，并在第二主面31形成有导体图案34a；金属板2，第一背面12通过具有导电性的接合材料6接合于上表面3，并将第二背面32接合于上表面3；盖用基板50c，具有相互对置的第三主面51和第三背面52，第三主面51隔着防短路用侧壁15而与第一主面11对置并接合于防短路用侧壁15，与突起状端子14的突出方向的端部的底面导通的第一配线54形成于第三主面51，通过通孔58而与第一配线54导通的第二配线56形成于第三背面52；以及接合线4，将第二配线56与导体图案34a连接。
这里，防短路用侧壁15以不间断地环绕的方式设置于半导体基板10的第一主面11的周缘部。半导体基板10、防短路用侧壁15以及盖用基板50c形成面向第一主面11及第三主面51的密闭的空洞8。形成空洞8的半导体基板10、防短路用侧壁15以及盖用基板50c被模制材料9密封。
而且，半导体芯片130还具备具有导电性的接地用侧壁16，接地用侧壁16覆盖防短路用侧壁15的外周的壁面，并设置于第一主面11，接地用侧壁16通过具有导电性的接合材料6而与金属板2导通。
在盖用基板50c的第三主面51设置有与晶体管13连接的电路图案60、和与接地用侧壁16导通的接地图案62。电路图案60构成以接地用侧壁16为接地导体金属的共面线路，并作为匹配电路发挥功能。盖用基板50c具有在俯视观察时从半导体芯片130的外形朝向周边延伸的突出部64。
根据这样的结构，起到与实施方式1所示的半导体装置100、实施方式2所示的半导体装置200以及实施方式3所示的半导体装置300相同的效果。
除上述以外，在实施方式4所涉及的半导体装置400中，由于突出部64从半导体芯片130像檐那样伸出来遮挡上方，因此接合材料6难以到达至盖用基板50c的第三背面52。因此，能够提高组装工序中的接合材料6的使用量的上限允许值，因此起到接合材料6的分量控制变得容易的效果。由此，能够抑制组装工序的长时间化。
此外，半导体基板10的材料也可以是Si(Silicon：硅)、GaAs(Gallium Arsenide：砷化镓)、GaN on Si(Gallium Nitride on Silicon：硅上氮化镓)、GaN on GaN(GalliumNitride on Gallium Nitride：氮化镓上氮化镓)、GaN on Diamond(Gallium Nitride onDiamond：金刚石上氮化镓)等。
盖用基板的材料也可以是GaN on Si、GaN on GaN、GaN on Diamond等。
晶体管13也可以是FET(Field effect transistor：场效应晶体管)、HBT(Heterojunction Bipolar Transistor：异质结双极晶体管)等。
与金属板2接合的半导体芯片也可以有多个，半导体芯片也可以不具备匹配电路。
金属板2、输入端子7a及输出端子7b的材料也可以是作为低热阻材料的铜钨、铜钼等、或者铜/钼/铜等的层叠材料。
突起状端子14及接地用侧壁16的材料既可以是铝、铜等，也可以是合金。
此外，即使电路基板30为单层基板，在例如为了增加机械强度而增大基板厚度的情况等半导体芯片的主面与单层基板的主面的距离远而线变长的情况下，本公开也有效地起作用。
如上述那样，本公开中的半导体装置降低晶体管的热阻，抑制高频特性的劣化，适于放大高频的半导体装置，其中也适于功率放大用的半导体装置。
本公开并不限定于上述的实施例，而包含各种变形例。例如，上述的实施例是为了易于理解地说明本公开而详细说明的，并不限定于必须具备所说明的全部结构。
另外，能够将某一实施例的结构的一部分置换为其他实施例的结构，另外，也能够对某一实施例的结构添加其他实施例的结构。另外，对于各实施例的结构的一部分，可以进行其他结构的追加、删除、置换。
附图标记说明
2…金属板；3…上表面；4…接合线；6…接合材料；8…空洞；9…模制材料；7a…输入端子；7b…输出端子；10…半导体基板；11…第一主面；12…第一背面；13…晶体管；14…突起状端子；15…防短路用侧壁；16…接地用侧壁；21…通孔；22a、22b、22c、22d…侧面；23、23b…端部；30…电路基板；31…第二主面；32…第二背面；34a、34b、34c…导体图案；50a、50b、50c…盖用基板；51…第三主面；52…第三背面；54…第一配线；56…第二配线；60…电路图案；62…接地图案；64…突出部；81…电子部件；100、200、300、400…半导体装置；110、130…半导体芯片。

Claims (13)

1.一种半导体装置，其特征在于，
具备：
半导体芯片，具有：半导体基板，具有相互对置的第一主面和第一背面；晶体管，形成于所述第一主面；突起状端子，与所述晶体管导通，并突出地形成于所述第一主面；以及具有绝缘性的防短路用侧壁，覆盖所述突起状端子的朝向所述半导体基板的周围的侧面，并设置于所述第一主面的周缘部；
电路基板，具有相互对置的第二主面和第二背面，并在所述第二主面形成有导体图案；
金属板，具有上表面，所述第一背面通过具有导电性的接合材料接合于所述上表面，并且所述第二背面接合于所述上表面；以及
接合线，将所述突起状端子的突出方向的端部与所述导体图案连接，所述突起状端子具有比所述接合线大的截面积。
2.根据权利要求1所述的半导体装置，其特征在于，
所述防短路用侧壁以不间断地环绕的方式设置于所述第一主面的周缘部。
3.一种半导体装置，其特征在于，
具备：
半导体芯片，具有：半导体基板，具有相互对置的第一主面和第一背面；晶体管，形成于所述第一主面；突起状端子，与所述晶体管导通，并突出地形成于所述第一主面；以及具有绝缘性的防短路用侧壁，覆盖所述突起状端子的朝向所述半导体基板的周围的侧面，并设置于所述第一主面的周缘部；
电路基板，具有相互对置的第二主面和第二背面，并在所述第二主面形成有导体图案；
金属板，具有上表面，所述第一背面通过具有导电性的接合材料接合于所述上表面，并且所述第二背面接合于所述上表面；
盖用基板，具有相互对置的第三主面和第三背面，所述第三主面隔着所述防短路用侧壁而与所述第一主面对置并且接合于所述防短路用侧壁，与所述突起状端子的突出方向的端部导通的第一配线形成于所述第三主面，并且与所述第一配线导通的第二配线形成于所述第三背面；以及
接合线，将所述第二配线与所述导体图案连接，
所述突起状端子具有比所述接合线大的截面积。
4.根据权利要求3所述的半导体装置，其特征在于，
所述防短路用侧壁以不间断地环绕的方式设置于所述第一主面的周缘部。
5.根据权利要求4所述的半导体装置，其特征在于，
在所述盖用基板的第三主面还设置有与所述晶体管连接的匹配电路。
6.根据权利要求5所述的半导体装置，其特征在于，
所述半导体基板、所述防短路用侧壁以及所述盖用基板形成面向所述第一主面及所述第三主面的密闭的空洞，形成所述空洞的所述半导体基板、所述防短路用侧壁以及所述盖用基板被模制材料密封。
7.根据权利要求5或6所述的半导体装置，其特征在于，
所述半导体芯片还具备具有导电性的接地用侧壁，所述接地用侧壁覆盖所述防短路用侧壁的外周的壁面，并设置于所述第一主面，
所述接地用侧壁通过所述具有导电性的接合材料而与所述金属板导通，
所述盖用基板还具备接地图案，所述接地图案设置于所述第三主面并且与所述接地用侧壁导通，
所述匹配电路由以所述接地图案为接地导体金属的共面线路形成。
8.根据权利要求4～7中任一项所述的半导体装置，其特征在于，
所述盖用基板具有在俯视观察时从所述半导体芯片的外形朝向周边延伸的突出部。
9.根据权利要求3所述的半导体装置，其特征在于，
在所述盖用基板的第三主面还设置有与所述晶体管连接的匹配电路。
10.根据权利要求4所述的半导体装置，其特征在于，
所述半导体基板、所述防短路用侧壁以及所述盖用基板形成面向所述第一主面及所述第三主面的密闭的空洞，形成所述空洞的所述半导体基板、所述防短路用侧壁以及所述盖用基板被模制材料密封。
11.根据权利要求3～10中任一项所述的半导体装置，其特征在于，
在所述盖用基板的第三背面还设置有与所述晶体管连接的匹配电路。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，
所述半导体芯片对高频进行放大。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，
设置有贯通所述半导体基板的通孔，所述晶体管经由所述通孔而与所述金属板连接。
CN202080105389.XA 2020-10-01 2020-10-01 半导体装置 Pending CN116195049A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/037425 WO2022070384A1 (ja) 2020-10-01 2020-10-01 半導体装置

Publications (1)

Publication Number Publication Date
CN116195049A true CN116195049A (zh) 2023-05-30

Family

ID=80950090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080105389.XA Pending CN116195049A (zh) 2020-10-01 2020-10-01 半导体装置

Country Status (6)

Country Link
US (1) US20230253347A1 (zh)
JP (1) JP7281061B2 (zh)
KR (1) KR20230051585A (zh)
CN (1) CN116195049A (zh)
DE (1) DE112020007641T5 (zh)
WO (1) WO2022070384A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024084556A1 (ja) * 2022-10-18 2024-04-25 三菱電機株式会社 高周波半導体パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750386A (ja) 1993-08-06 1995-02-21 Toshiba Corp 半導体パッケージ装置
JPH11233689A (ja) * 1998-02-16 1999-08-27 Fujitsu Ltd 高周波回路用パッケージ及び高周波回路用モジュール
JP2001267466A (ja) * 2000-01-12 2001-09-28 Tdk Corp 電力増幅モジュール
JP5562898B2 (ja) * 2011-04-28 2014-07-30 株式会社東芝 半導体装置およびその製造方法
JP2012243781A (ja) * 2011-05-16 2012-12-10 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ
JP2015041757A (ja) * 2013-08-23 2015-03-02 住友電工デバイス・イノベーション株式会社 半導体装置

Also Published As

Publication number Publication date
US20230253347A1 (en) 2023-08-10
JPWO2022070384A1 (zh) 2022-04-07
WO2022070384A1 (ja) 2022-04-07
KR20230051585A (ko) 2023-04-18
JP7281061B2 (ja) 2023-05-25
DE112020007641T5 (de) 2023-07-13

Similar Documents

Publication Publication Date Title
JP3745213B2 (ja) 半導体装置及びその製造方法
US7453147B2 (en) Semiconductor device, its manufacturing method, and radio communication device
US7962105B2 (en) RF power module
KR100947943B1 (ko) 고주파 파워앰프 모듈
KR101077758B1 (ko) 고주파 패키지 장치 및 그 제조 방법
US20200404794A1 (en) Semiconductor device
CN110140205B (zh) 半导体装置
CN116195049A (zh) 半导体装置
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
US6833608B2 (en) Semiconductor device and packaging system therefore
JP2010186959A (ja) 半導体パッケージおよびその作製方法
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes
CN113169128A (zh) 半导体装置以及天线装置
TW201324695A (zh) 半導體裝置
CN113395079B (zh) Rf电路模块及其制造方法
US20240145413A1 (en) Semiconductor device
US20230290752A1 (en) Semiconductor device and method of manufacturing the same
JP2006049602A (ja) 半導体装置およびその製造方法
WO2023053228A1 (en) Semiconductor device
JPWO2006001087A1 (ja) 半導体装置
JP5987222B2 (ja) 半導体装置
JPH10163353A (ja) マイクロ波デバイス用パッケージ
JPWO2003077317A1 (ja) 集積回路装置及びその製造方法
JP2006165383A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination