JP3745213B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3745213B2
JP3745213B2 JP2000294053A JP2000294053A JP3745213B2 JP 3745213 B2 JP3745213 B2 JP 3745213B2 JP 2000294053 A JP2000294053 A JP 2000294053A JP 2000294053 A JP2000294053 A JP 2000294053A JP 3745213 B2 JP3745213 B2 JP 3745213B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
main surface
mounting
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000294053A
Other languages
English (en)
Other versions
JP2002110871A (ja
Inventor
裕二 井関
恵一 山口
直子 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000294053A priority Critical patent/JP3745213B2/ja
Priority to US09/960,338 priority patent/US20020036345A1/en
Publication of JP2002110871A publication Critical patent/JP2002110871A/ja
Application granted granted Critical
Publication of JP3745213B2 publication Critical patent/JP3745213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の組み立て技術に係り、特に放熱効率の高い高周波用半導体装置に関する。
【０００２】
【従来の技術】
近年、携帯電話を代表とする携帯端末の小型化、高周波化にはめざましいものがあり、それに対応するために、高周波回路のモジュール化が必須になりつつある。そこで、高周波トランジスタ等の能動素子領域が形成された側の面を上向きにして半導体チップをモジュール基板に実装し、電気的な接続を金ワイヤーでとるフェイスアップ実装から、フリップチップ（フェイスダウン）実装の適用検討が盛んになっている。フリップチップ実装は、能動素子領域が形成された側の面（表面）をモジュール基板側に向け、半導体チップを「バンプ」と呼ばれる微小電極でモジュール基板に実装する方法である。
【０００３】
フェイスアップ実装で電気的接続を取るための金ワイヤーは最短でも２００μｍ程度の長さを必要とするのに対し、フリップチップ実装のバンプは、高さを１００μｍ以下にでも抑えることが出来るため、そこで発生する寄生容量や寄生インダクタンスを非常に小さくすることが出来る。そのためフリップチップ実装は、より高周波に向いた実装方式であると言える。しかしながら、フリップチップ実装は、放熱性の点で問題がある。即ち、半導体チップ上の素子で発生した熱の大部分は、特別な方策を講じない限り、半導体チップ周辺のバンプ電極を介してモジュール基板に抜けることになり、熱抵抗が高くなる。そのため、チップ裏面から直接モジュール基板に熱を逃がすことが出来るフェイスアップ実装よりも放熱性が悪い。
【０００４】
この放熱性の問題を改善するために、例えば、特開平７−１６９８６９号公報においては、図２４に示したような構造を提案している。図２４において、半導体チップ１はモジュール基板９２に設けられたバンプ電極９３によってフリップチップ接続されている。又、リッド９４はモジュール基板９２の周辺部においてモジュール基板９２に接続され、放熱板も兼ねている。このリッド９４と半導体チップ１との間には熱伝導性部材９５が挿入されている。半導体チップ１で発生した熱は、熱伝導性部材９５を介してリッド９４に伝わり、リッド９４から直接空間に対して輻射により放熱される。又、一部の熱はモジュール基板９２に熱伝導で流れる。
【０００５】
【発明が解決しようとする課題】
上記従来の高周波モジュールを小型携帯機器に適用した場合、十分な放熱効果が得られず所望の素子特性が得られないという問題があった。即ち、小型携帯端末機器では、その筐体内の空気と外気は循環が十分に行われないため、筐体内の空気に対して輻射により熱を放散させても、その放熱の効果は低い。このような小型携帯機器に関しては、モジュール上の半導体チップで発生した熱は、モジュールから実装基板を介して熱伝導で筐体に伝えられ、更に筐体から外気に対して熱を放散する放熱経路の方が有効である。
【０００６】
本発明は、上記の事情に鑑みてなされたものであって、良好な放熱特性を有した半導体装置を提供することを目的とする。
【０００７】
本発明の他の目的は、機械的強度を低下させずに半導体チップを薄くし、熱抵抗を下げ、良好な放熱効果を得ることが可能な半導体装置を提供することである。特に、半導体チップの見かけ上の高さを所望のレベルに維持し、チップ部品等の実装が容易な半導体装置を提供することである。
【０００８】
本発明の更に他の目的は、半導体チップとモジュール基板の熱膨張係数の相違に起因するバンプに対する応力を緩和することが出来る半導体装置を提供することである。更に、これにより、実装信頼性を高くした半導体装置を提供することである。
【０００９】
本発明の更に他の目的は、誘電損失により高周波利得の低減を伴うことなく、実装信頼性を高くした半導体装置を提供することである。
【００１０】
本発明の更に他の目的は、チップ部品を効率的に配置出来、良好な放熱特性を備えた小型な高周波用半導体装置を提供することである。
【００１１】
本発明の更に他の目的は、モジュール基板と実装基板との間隔や、モジュール基板に対する半導体チップや接続部材の相対位置関係が精密に制御された半導体装置を提供することである。
【００１２】
本発明の更に他の目的は、半導体チップの表面の能動素子領域に接しないように、封止樹脂を選択的に塗布することが簡単に実現出来る半導体装置の製造方法を提供することである。
【００１３】
本発明の更に他の目的は、フリップチップ実装工程時の位置合わせが容易で、製造歩留まりが高い半導体装置の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
目的を達成するために、本発明の第１の特徴は、（イ）第１主表面及び第２主表面とを有するモジュール基板、（ロ）第１主表面上に形成された複数のチップ用配線パターン、（ハ）複数のチップ用配線パターンを介して、モジュール基板の第１主表面に向ける表面に対する裏面に電極が形成され、モジュール基板の第１主表面にフリップチップ実装された半導体チップ、（ニ）複数のチップ用配線パターンに接続された複数の半田接続部材、（ホ）複数の半田接続部材にそれぞれ接続された複数の実装用配線パターンおよび熱伝導用配線パターンを表面に有する実装基板、（ヘ）半導体チップの裏面の電極と実装基板の表面の熱伝導用配線パターンとを熱的に接続する第１の熱伝導性半田部材とを有し、複数の半田接続部材は、モジュール基板と実装基板の間に挟まれている半導体装置としたことである。ここで、「第１主表面」は、実質的に平板形状のモジュール基板の一方の主表面（面積が最大若しくは２番目に大きな面）である。
「第２主表面」は、モジュール基板の「第１主表面」に対向した主表面である。
即ち、第１及び第２主表面のいずれか一方が「表面」、他方が「裏面」と解釈出来る関係にある対向した２つの面を定義している。又、周知のように、「フリップチップ実装」とは、半導体チップの表面が、モジュール基板の第１主表面に対向するように、バンプ等を用いて実装する方法である。ここで、「半導体チップの表面」とは、その面にフォトリソグラフィ工程等による微細加工がなされ、トランジスタ等の能動素子領域（活性領域）が形成されている面であることは勿論である。「半田接続部材」としては、半田ボール等のボール状電極を使用可能である。
【００１５】
本発明の第１の特徴においては、第１の熱伝導性半田部材により、半導体チップの裏面と実装基板の表面との間を低い熱抵抗で熱的に接続しているので、良好な放熱が可能となる。
【００１６】
更に、半導体チップの裏面と第１の熱伝導性半田部材との間において、第１の熱伝導性半田部材に接した熱伝導板と、この熱伝導板に接し、この熱伝導板と半導体チップの裏面とを熱的に接続する第２の熱伝導性半田部材とを更に有するようにすれば、半導体チップを薄くすることが可能である。従って、更に熱抵抗が低くなり、良好な放熱効果が得られる。例えば、「第１の熱伝導性半田部材」として、スズ鉛（Ｓｎ−Ｐｂ）半田、「第２の熱伝導性半田部材」として、第１の熱伝導性半田部材よりも高融点の金スズ（Ａｕ−Ｓｎ）半田を用いれば良い。更に、「熱伝導板」としては、窒化アルミニウム（ＡｌＮ）等の熱伝導率の高いセラミックス基板やコバールの板にメタライズ処理を施したものを用いることが可能である。一般に、半導体チップの熱伝導率は、これらの第１及び第２の熱伝導性半田部材や熱伝導板の熱伝導率に比して、はるかに小さい。従って、熱伝導率の小さい半導体チップを、研磨等により薄くし、薄くした分を第２の熱伝導性半田部材及び熱伝導板で厚み調整すれば、全体としての熱抵抗を小さく出来る。又、半導体チップを薄くすれば、機械的強度が低下するが、熱伝導板が補強材として機能するため、十分な機械的強度を維持出来る。又、熱伝導性半田部材と熱伝導板で厚み調整し、半導体チップの見かけ上の（実効的な）高さを所望のレベルに維持すれば、比較的厚い受動素子としてのチップ部品等も半導体チップと同一の第１主表面上に搭載することが可能になる。
【００１７】
又、本発明の第１の特徴において、半導体チップの表面と、モジュール基板の第１主表面との間に、更に封止樹脂を挿入することが望ましい。封止樹脂を、半導体チップの表面とモジュール基板の第１主表面との間に挿入し、機械的に補強することにより、半導体チップとモジュール基板の熱膨張係数の相違に起因するバンプに対する応力を緩和することが出来る。従って、実装（アセンブル）工程に必要な種々の熱処理、若しくは実装後の半導体能動素子の動作に伴う発熱によるバンプのクラック発生を防止し、実装信頼性を高くすることが出来る。この際、マイクロ波帯やミリ波帯等の高周波で動作する高周波用半導体装置では、封止樹脂を、半導体チップの表面の能動素子領域に接しないように、半導体チップの周辺部のみに選択的に挿入することが好ましい。封止樹脂が、能動素子領域に接することによる誘電損失の増大等の高周波特性の低下が防止出来るからである。例えば、封止樹脂が、能動素子領域に接することによる、能動素子領域に形成された高周波伝送線路の伝送損失の増大、受動素子の高周波インピーダンスの変化、半導体能動素子の帰還容量の増大による高周波利得の低減等が防止出来る。
【００１８】
更に、本発明の第１の特徴において、モジュール基板の第２主表面に、受動素子として機能するチップ部品を配置するようにしても良い。第２主表面側に、チップ部品を配置することにより、良好な放熱特性を備えつつ、小型な高周波モジュールを提供することが出来る。
【００１９】
更に、本発明の第１の特徴において、半導体チップの厚みと実質的に等しい厚みを有し、第１主表面側において、半田接続部材の周囲の少なくとも一部及び半導体チップの周囲を囲む誘電性部材を有するようにしても良い。「誘電性部材」としては、モジュール基板と同一の材料を使用すれば製造が容易である。例えば、モジュール基板が、アルミナ（Ａｌ２Ｏ３）であれば、誘電性部材としてアルミナが使用可能である。「半田接続部材の周囲の少なくとも一部」とは、半田接続部材の周囲を囲む４面があると仮定すればその内の３面、半田接続部材の周囲を囲む６面があればその内の４面等でも良いという意味である。半導体チップを、半導体チップ搭載領域としての箱形の凹部に収納し、誘電性部材で周辺を囲んだ構造であるので、組み立て工程（アセンブル工程）時の取り扱いが容易になる。又、モジュール基板を実装基板に位置合わせの上、半田リフローしても、この誘電性部材がスペーサの役割を果たすので、必要以上にモジュール基板と実装基板の間が小さくなることがない。更に半田接続部材をモジュール基板に取付ける際にも、半田接続部材搭載領域となる箱形の凹部に、ボール状電極等の所定の半田接続部材を配置すれば良い。即ち、誘電性部材がガイドになるため、半田接続部材の取付け工程が非常に容易になる。
【００２０】
本発明の第２の特徴は、（イ）第１主表面に設けられた塗布領域制御手段及び複数のチップ用配線パターンが形成されたモジュール基板を用意する工程、（ロ）複数のチップ用配線パターンの一方の端部近傍にバンプを形成する工程、（ハ）モジュール基板の第１主表面に向ける表面に対する裏面に電極が形成された半導体チップを、バンプを介して、モジュール基板の第１主表面にフリップチップ実装する工程、（ニ）半導体チップの表面の能動素子領域に接しないように、半導体チップの周辺部のみに封止樹脂を選択的に塗布する工程、（ホ）複数のチップ用配線パターンの他方の端部近傍に半田接続部材をそれぞれ形成する工程、（ヘ）この半田接続部材を介して実装基板にモジュール基板を実装し、第１の熱伝導性半田部材を用いて、半導体チップの裏面の前記電極と実装基板の表面の前記熱伝導用配線パターンとを熱的に接続する工程とを有する半導体装置の製造方法としたことである。ここで、「モジュール基板」は、第１主表面及び第２主表面とを有する。そして、第１の特徴で定義したように、「第２主表面」とは、第１主表面に対向した主表面である。又、本発明の第２の特徴に係る「塗布領域制御手段」は、封止樹脂の塗布領域を制御するための手段であり、モジュール基板の第１主表面に選択的に堆積されたシリコン樹脂等の塗布阻止膜や、モジュール基板の第１主表面に設けられた阻止溝等の種々の手段が採用出来る。
【００２１】
本発明の第２の特徴に係る半導体装置の製造方法によれば、塗布領域制御手段により、半導体チップの表面の能動素子領域に接しないように、半導体チップの周辺部のみに封止樹脂を選択的に塗布することが簡単に実現出来る。この結果、封止樹脂が、能動素子領域に接することによる誘電損失を防止し、高周波利得の低減等の高周波特性の低下を防止出来る。更に、封止樹脂を半導体チップの周辺部のみに選択的に塗布し、機械的に補強することにより、半導体チップとモジュール基板の熱膨張係数の相違に起因するバンプに対する応力を緩和することが出来る。従って、実装（アセンブル）工程に必要な種々の熱処理、若しくは実装後の半導体能動素子の動作に伴う発熱によるバンプのクラック発生を防止し、実装信頼性を高くすることが出来る。
【００２２】
本発明の第３の特徴は、（イ）半導体チップ搭載領域及び複数の半田接続部材搭載領域以外の第１主表面の上部の全面に誘電性部材を有するモジュール基板を用意する工程、（ロ）半導体チップ搭載領域に露出した複数のチップ用配線パターンの表面にバンプを形成する工程、（ハ）前記モジュール基板の前記第１主表面に向ける表面に対する裏面に電極が形成された半導体チップを、バンプを介して、モジュール基板の第１主表面にモジュール基板にフリップチップ実装する工程、（ニ）複数の半田接続部材搭載領域にそれぞれ露出した複数のチップ用配線パターンの表面に半田接続部材をそれぞれ形成する工程、（ホ）この半田接続部材を介して実装基板にモジュール基板を実装し、第１の熱伝導性半田部材を用いて、半導体チップの裏面の電極と実装基板の表面の熱伝導用配線パターンとを熱的に接続する工程とを有する半導体装置の製造方法としたことである。ここで、第１及び第２の特徴で述べたように、「モジュール基板」は、第１主表面及び第２主表面とを有し、この第１主表面に複数のチップ用配線パターンが形成されている。そして、「第２主表面」とは、第１主表面に対向した主表面である。
【００２３】
本発明の第３の特徴に係る半導体装置の製造方法によれば、半導体チップを、半導体チップ搭載領域としての箱形の凹部に収納するだけで良いので、フリップチップ実装工程時の位置合わせが容易で、その後の取り扱いも容易になる。又、半田リフローしても、この誘電性部材の厚さが、相互の間隔を規定するスペーサの役割を果たすので、必要以上にモジュール基板と実装基板の間が小さくなることがない。更に半田接続部材をチップ用配線パターンの他方の端部近傍に取付ける際にも、半田接続部材搭載領域となる箱形の凹部に、半田接続部材を配置すれば良いので位置決めが容易である。即ち、誘電性部材が位置決めのガイドになるため、半田接続部材の取付け工程が非常に容易になる。
【００２４】
【発明の実施の形態】
次に、図面を参照して、本発明の第１乃至第６の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２５】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る半導体装置は、モジュール基板２の第１主表面上に形成された複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・を介して、モジュール基板２にフリップチップ実装された半導体チップ１、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・に接続された複数の接続部材４ａ，・・・・・，４ｇ，・・・・・としてのボール状電極、複数の接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・にそれぞれ接続された複数の実装用配線パターン１２ａ，１２ｃ，・・・・・を表面に有する実装基板８、半導体チップ１の裏面と実装基板８の表面とを熱的に接続する第１の熱伝導性部材９とを有する。ここで、モジュール基板２は、第１主表面及び第２主表面とを有する。第２主表面は、実質的に平板形状のモジュール基板２の第１主表面に対向した主表面である。即ち、第１及び第２主表面のいずれか一方が表面、他方が裏面と解釈出来る面である。又、既に説明したように、フリップチップ実装とは、半導体チップ１の表面が、モジュール基板２の第１主表面に対向するように、バンプ６ａ，・・・・・，６ｇ，・・・・・等を用いて実装する方法である。ここで、半導体チップ１の表面とは、その面に能動素子領域（活性領域）が形成されている側の主表面面である。能動素子領域とは、電界効果トランジスタ（ＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）等の半導体能動素子がパターニングされている領域である。これらの、ＦＥＴ、ＨＥＭＴ、ＨＢＴ等の半導体能動素子は、半導体チップ１の表面において、フォトリソグラフィ工程等による微細加工で形成されるわけである。後述する第４の実施の形態の説明で明らかになるように、この「能動素子領域」には、伝送線路及びその他の受動素子も形成されている。
【００２６】
半導体チップ１の表面の周辺部には、ボンディングパッド７ａ，・・・・・，７ｇ，・・・・・が形成され、このボンディングパッド７ａ，・・・・・，７ｇ，・・・・・にバンプ６ａ，・・・・・，６ｇ，・・・・・を接続することにより、ボンディングパッド７ａ，・・・・・，７ｇ，・・・・・とチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・とを電気的に接続している。半導体チップ１の裏面には、裏面電極１１が形成されている。又、実装基板８の表面の半導体チップ１に対向した領域には、熱伝導用配線パターン１２ｂが形成されている。即ち、熱伝導用配線パターン１２ｂと裏面電極１１とを、第１の熱伝導性部材９で接続することにより、半導体チップ１の裏面と実装基板８の表面とを熱的に接続している。
【００２７】
第１の実施の形態では、第１の熱伝導性部材９には、スズ（Ｓｎ）：鉛（Ｐｂ）＝６：４のスズ鉛半田を用いている。或いは、Ｓｎ：Ｐｂ＝５：９５の半田でも良い。接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・も、同様にスズ鉛半田を用いている。接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・の直径は、例えば、１００μｍ乃至３５０μｍ、高さは、５０μｍ乃至３００μｍ程度である。実装基板８上の実装用配線パターン１２ａ，１２ｃ，・・・・・の相互の間、及び実装用配線パターン１２ａ，１２ｃ，・・・・・と熱伝導用配線パターン１２ｂとの間等には、半田レジスト１０ａ，１０ｂ，１０ｃ，１０ｄ，・・・・・が配置されている。半田レジスト１０ａ，１０ｂ，１０ｃ，１０ｄ，・・・・・は、半田リフローのプロセスにおいて、余分な半田が実装基板８の実装用配線パターン１２ａ，１２ｃ，・・・・・及び熱伝導用配線パターン１２ｂ上に流れ、特殊な工程を行わなくても、実装用配線パターン１２ａ，１２ｃ，・・・・・及び熱伝導用配線パターン１２ｂが、半田に濡れるようにしている。
【００２８】
図２は本発明の第１の実施の形態に係る半導体装置を構成する高周波モジュール（モジュール基板）２の平面図である。即ち、図１に示した実装基板８に実装（搭載）する前の高周波モジュールの平面図である。図２に示すように、本発明の第１の実施の形態に係る高周波モジュールは、モジュール基板２の第１主表面上に、複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・を、ほぼ放射状に配置している。これらの複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・が集中するモジュール基板２の中央部の半導体チップ搭載領域に、半導体チップ１がフリップチップ実装されている。複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・のモジュール基板２の周辺部に近い方の端部は、それぞれほぼ矩形形状にパターニングされ、ランドが形成されいる。このランドの上には、それぞれ、複数の接続部材（ボール状電極）４ａ，４ｂ，・・・・・，４ｇ，・・・・・が配置されている。更にモジュール基板２の第１主表面には、キャパシタ、抵抗などの受動素子として機能するチップ部品５ａ，５ｂ，５ｃ，５ｄも搭載されている。
【００２９】
図３は図２におけるＡ−Ａ方向に沿った断面図で、半導体チップ１がモジュール基板２の第１主表面側にバンプ６ａ，・・・・・，６ｇ，・・・・・でフリップチップ実装された状態を示す図である。第１の実施の形態に係る高周波モジュールでは、半導体チップ１はガリウム砒素（ＧａＡｓチップ）を用いている。ＧａＡｓチップ１は、１５０μｍ程度まで薄く研磨されている。又、第１の実施の形態では半導体チップ１の裏面には裏面電極１１として、金・ゲルマニウム合金（Ａｕ−Ｇｅ）、チタン（Ｔｉ）、金（Ａｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）等の単層、若しくは、これらの２以上の組み合わせからなる積層構造等からなる金属膜を形成している。裏面電極１１に対向した半導体チップ１の表面には、Ａｌ、Ａｕ、アルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属薄膜からなるボンディングパッド７ａ，・・・・・，７ｇ，・・・・・が形成されている。このボンディングパッド７ａ，・・・・・，７ｇ，・・・・・のそれぞれに、モジュール基板２にフリップチップ実装するためのバンプ６ａ，・・・・・，６ｇ，・・・・・が配置されている。バンプ６ａ，・・・・・，６ｇ，・・・・・には、金（Ａｕ）製のスタッドバンプを用いている。金バンプの他に、銀（Ａｇ）バンプ、銅（Ｃｕ）バンプ、ニッケル／金（Ｎｉ−Ａｕ）バンプ、或いはニッケル／金／インジウム（Ｎｉ−Ａｕ−Ｉｎ）バンプ等が使用可能である。
【００３０】
複数のボンディングパッド７ａ，・・・・・，７ｇ，・・・・・は、例えば、半導体チップ１の能動素子領域に形成された１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３程度のドナー若しくはアクセプタがドープされた複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等にそれぞれ、接続されている。そして、この複数の高不純物密度領域にオーミック接触するように、チタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）、チタン／白金／ニッケル／金（Ｔｉ／Ｐｔ／Ｎｉ／Ａｕ）、金・ゲルマニウム合金（Ａｕ−Ｇｅ）等の金属からなる複数のオーミック電極層が形成されている。そしてこの複数のオーミック電極層の上部には、酸化膜（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３Ｎ４)、或いはポリイミド膜等からなるパッシベーション膜が形成されている。そして、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部（窓部）を設け、複数のボンディングパッド７ａ，・・・・・，７ｇ，・・・・・を構成している。或いは、複数のオーミック電極層の上部に、ＳｉＯ２膜、ＰＳＧ膜、ＢＰＳＧ膜等からなる層間絶縁膜膜を形成し、この層間絶縁膜膜の一部にビア（窓部）を設け、層間絶縁膜膜の上部のＡｌ、アルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）、Ａｕ、Ｃｕ等の金属配線層等をコンタクトプラグで接続した多層配線構造でも良い。この場合は、最上層の金属配線層の上部にＳｉＯ２膜、ＰＳＧ膜、ＢＰＳＧ膜、Ｓｉ３Ｎ４膜、或いはポリイミド膜等からなるパッシベーション膜を形成し、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部（窓部）を設け、複数のボンディングパッド７ａ，・・・・・，７ｇ，・・・・・を構成すればよい。このように、オーミック電極層から複数の金属配線層を介して接続された他の金属パターンとして、複数のボンディングパッド７ａ，・・・・・，７ｇ，・・・・・を形成してもかまわない。又、ＭＩＳＦＥＴ等であれば、Ａｌ、Ｗ、Ｔｉ、Ｍｏ等の金属、高融点金属のシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等からなるゲート電極にＡｌ、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複数のボンディングパッド７ａ，・・・・・，７ｇ，・・・・・を形成することが可能である。或いは、複数のゲート電極に接続されたゲート配線等の複数の信号線を介して、他の複数のボンディングパッド７ａ，・・・・・，７ｇ，・・・・・を設けても良い。
【００３１】
そして、図３に示すように、半導体チップ１は、集積回路が配設された表面部を下側に向けたフェイスダウン（フリップチップ）方式でモジュール基板２の第１の主表面上に取付けられている（実装されている）。なお、これらのボンディングパッド７ａ，・・・・・，７ｇ，・・・・・は、必ずしも、半導体素子（半導体チップ）２の周辺部に配置されている必要はない。モジュール基板２への実装後のバンプ高さは３０μｍ程度である。チップ部品５ａ，５ｂ，５ｃ，５ｄのうち、一般に厚みが大きくなるキャパシタについては、単層板のセラミックキャパシタで二つの電極が同一面に存在するタイプのもの、例えばアメリカン・テクニカル・セラミックス（American Technical Ceramics）社の１１３ＴＷＩＮ／ＣＡＰを用いている。このキャパシタを、半導体チップ１を実装する際に用いる金スタッドバンプを用いてモジュール基板２に実装している。接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・には、Ｓｉチップ用パッケージにも広く用いられている半田材のものを使用している。モジュール基板２には２００μｍ厚のアルミナ（Ａｌ2Ｏ3）基板を用いている。基板上に形成する配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・は、Ｔｉ／Ｎｉ／Ａｕの配線材料構成としている。
【００３２】
図１に示す本発明の第１の実施の形態に係る半導体装置によれば、能動素子領域（活性領域）で発生した熱は、半導体チップ１の裏面、チップ裏面に形成された金属膜（裏面電極）１１、半田（第１の熱伝導性部材）９、実装基板８上の実装用配線パターン１２ａ，１２ｃ，・・・・・、実装基板８という経路を熱伝導で流れ、実装基板８からから輻射で放散することが出来る。又は、この熱は実装基板８が接続される筐体へ熱伝導で放散することが出来る。このように、本発明の第１の実施の形態に係る半導体装置においては、フリップチップ実装された半導体チップ１の裏面が、第１の熱伝導性部材９により、実装基板８の表面に熱的に接続されているので、熱抵抗の低い良好な放熱が可能となる。例えば、図２４に示す構造において、半導体チップ（ＧａＡｓチップ）１の厚さを５００μｍ、リッド９４として厚さ１００μｍの銅板を用い、熱伝導性部材９５として、高熱伝導性の樹脂接着剤を用いた場合の熱抵抗は６３．２℃／Ｗであった。これに対し、厚さ１５０μｍの半導体チップ（ＧａＡｓチップ）１の裏面の裏面電極１１にスズ鉛半田を接した本発明の第１の実施の形態に係る半導体装置の熱抵抗は５４．８℃／Ｗとなるので、より放熱効果を高めることが出来ることが分かる。
【００３３】
次に、図４を用いて本発明の第１の実施の形態に係る半導体装置の製造方法を説明する。
【００３４】
（イ）先ず、図４（ａ）に示すように、第１主表面に複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・が形成されたモジュール基板２を用意する。
【００３５】
（ロ）次に、図４（ｂ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の一方の端部近傍に、金（Ａｕ）製のバンプ６ａ，・・・・・，６ｇ，・・・・・を形成する。
【００３６】
（ハ）そして、図４（ｃ）に示すように、バンプ６ａ，・・・・・，６ｇ，・・・・・を介して、モジュール基板２の第１主表面に半導体チップ１をフリップチップ実装する。この際、半導体チップ１の表面の周辺部に設けられたボンディングパッド７ａ，・・・・・，７ｇ，・・・・・に対して、それぞれバンプ６ａ，・・・・・，６ｇ，・・・・が接続されるようにする。
【００３７】
（ニ）そして、図４（ｄ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の他方の端部近傍に、接続部材としてのボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・をそれぞれ形成する。ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・は、例えば、直径３００μｍのスズ鉛半田を用いる。
【００３８】
（ホ）一方、実装基板８上にフォトリソグラフィを用いて、半田レジスト１０ａ，１０ｂ，１０ｃ，１０ｄのパターンを図１に示すように形成する。更に、スクリーン印刷のプロセスを用いて、実装基板８上の熱伝導用配線パターン１２ｂに第１の熱伝導性部材９を印刷（塗布）する。第１の熱伝導性部材９にも、接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・と融点の等しいスズ鉛半田を用いれば良い。そして、実装基板８の実装用配線パターン１２ａ，１２ｃ，・・・・・の端部に、接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・が位置するように、実装基板８とモジュール基板２の相対的位置合わせを行い、実装基板８の上にモジュール基板２を搭載し、モジュール実装体を構成する。
【００３９】
（ヘ）その後、このモジュール実装体を電気オーブン等に投入し、半田リフロー用の熱処理を行う。実装基板８上に、半田レジスト１０ａ，１０ｂ，１０ｃ，１０ｄのパターンが形成されているので、余分な半田は、実装基板８の上の熱伝導用配線パターン１２ｂ及び実装用配線パターン１２ａ，１２ｃ，・・・・・に上に流れるため、特殊な工程を行わなくても、半導体チップ１の裏面は実装基板８上の熱伝導用配線パターン１２ｂの表面に印刷形成した半田に濡れることが出来る。この結果、第１の熱伝導性部材９としてのスズ鉛半田により、半導体チップ１の裏面と実装基板８の表面とが熱的に接続される。同時に、接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・を介して実装基板８上の実装用配線パターン１２ａ，１２ｃ，・・・・・と、半導体チップ１の表面の対応するボンディングパッド７ａ，・・・・・，７ｇ，・・・・・とが、互いに電気的に接続され、図１に示す本発明の第１の実施の形態に係る半導体装置が完成する。
【００４０】
（第２の実施の形態）
図５に示すように、本発明の第２の実施の形態に係る半導体装置は、第１の実施の形態と同様に、モジュール基板２の第１主表面上に形成された複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・を介して、モジュール基板２にフリップチップ実装された半導体チップ１、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・に接続された複数の接続部材４ａ，・・・・・，４ｇ，・・・・・としてのボール状電極、複数の接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・にそれぞれ接続された複数の実装用配線パターン１２ａ，１２ｃ，・・・・・を表面に有する実装基板８、半導体チップ１の裏面と実装基板８の表面とを熱的に接続する第１の熱伝導性部材９とを有する。半導体チップ１の表面の周辺部には、ボンディングパッド７ａ，・・・・・，７ｇ，・・・・・が形成され、このボンディングパッド７ａ，・・・・・，７ｇ，・・・・・にバンプ６ａ，・・・・・，６ｇ，・・・・・を接続することにより、ボンディングパッド７ａ，・・・・・，７ｇ，・・・・・とチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・とを電気的に接続している。半導体チップ１の裏面には、裏面電極１１が形成されている。又、実装基板８の表面の半導体チップ１に対向した領域には、熱伝導用配線パターン１２ｂが形成されている。即ち、熱伝導用配線パターン１２ｂと裏面電極１１とを、第１の熱伝導性部材９で接続することにより、半導体チップ１の裏面と実装基板８の表面とを熱的に接続している。第２の実施の形態でも、第１の実施の形態と同様に、第１の熱伝導性部材９には、スズ鉛半田を用いている。接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・も、同様にスズ鉛半田を用いている。
【００４１】
特に、本発明の第２の実施の形態に係る半導体装置は、半導体チップ１の裏面と第１の熱伝導性部材９との間において、第１の熱伝導性部材９に接した熱伝導板１３と、この熱伝導板１３に接し、この熱伝導板１３と半導体チップ１の裏面とを熱的に接続する第２の熱伝導性部材１４とを更に有している。平面図等他の構成は、第１の実施の形態の説明として用いた図１〜図３と実質的に同様であるので、重複した説明は省略する。
【００４２】
本発明の第２の実施の形態に係る半導体装置においては、図５に示すように、半導体チップ１の基板厚さを薄くすることが可能であるので、更に熱抵抗が低くなり、良好な放熱効果が得られる。上記のように、第１の熱伝導性部材９として、スズ鉛半田を用いている場合は、第２の熱伝導性部材１４として、第１の熱伝導性部材９よりも高融点の金スズ半田を用いれば良い。更に、熱伝導板１３としては、窒化アルミニウム、ベリリア（ＢｅＯ）等の熱伝導率の高いセラミックス基板やコバール等の金属板にメタライズ処理を施した構造等を用いることが可能である。一般に、半導体チップ１の熱伝導率は、これらの第１及び第２の熱伝導性部材１４や熱伝導板１３の熱伝導率に比して、はるかに小さい。従って、熱伝導率の小さい半導体チップ１を、研磨等により薄くし、薄くした分を第２の熱伝導性部材１４及び熱伝導板１３で厚み調整すれば、全体としての熱抵抗を小さく出来る。又、スズ鉛半田よりも、金スズ半田の方が熱伝導率が高いので、放熱効果が高い。前述したように、第１の実施の形態において、厚さ１５０μｍのＧａＡｓチップ１の裏面の裏面電極１１にスズ鉛半田が接している場合の熱抵抗は５４．８℃／Ｗであった。第２の実施の形態において、厚さ７０μｍまで薄くしたＧａＡｓチップ１を用い、裏面電極１１に金スズ半田を接し、更に、厚さ１００μｍの窒化アルミニウムからなる熱伝導板１３を経由して放熱する構造の場合は、熱抵抗は５３．１℃／Ｗとなり、より放熱効果を高めることが出来ることが分かる。
【００４３】
又、半導体チップ１を薄くすれば、機械的強度が低下するが、熱伝導板１３を補強材として機能するため、十分な機械的強度を維持出来る。更に、熱伝導性部材１４と熱伝導板１３で厚み調整し、半導体チップ１の見かけ上の（実効的な）高さを所望のレベルに維持すれば、比較的厚い受動素子（チップ部品）等も半導体チップ１と同一の第１主表面上に搭載することが可能になる。つまり、半導体チップ１の実効的な高さを、熱抵抗を高くせず所望の高さに調整することが容易になるため、チップ部品５ａ，５ｂ，５ｃ，５ｄとして、第１の実施の形態で記したような特殊な構造の部品を採用することは必要ではなくなる。例えば、いわゆる表面実装タイプの汎用部品、例えば村田製作所の積層セラミクスキャパシタＧＲＭ３３シリーズ（外形寸法；０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）などを、チップ部品５ａ，５ｂ，５ｃ，５ｄとして使用することが可能となるので、生産コストが低下し、工業上／商業上の利益も大きい。
【００４４】
次に、図６を用いて本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。
【００４５】
（イ）先ず、半導体チップ１を３０μｍ〜１００μｍの基板厚みになるまで研磨する。好ましくは４０μｍ〜７０μｍの基板厚みにする。半導体チップ１の厚さが３０μｍ以下では、放熱効果は増大するが、半導体チップ１の操作が難しくなり、機械的ダメージが入りやすくなるので、生産性が低下する。そして、図６（ａ）に示すように、半導体チップ１の裏面に裏面電極１１を形成する。裏面電極１１の形成工程の前に、研磨のダメージを除去するための化学的エッチングをしても良い。一方、別途、厚さ７０〜１５０μｍ程度の窒化アルミニウム基板等の熱伝導板１３を用意する。この熱伝導板１３の一方の主表面の全面に、図６（ａ）に示すように、第２の熱伝導性部材１４としての金スズ半田を形成する。
【００４６】
（ロ）次に、半導体チップ１の裏面電極１１に第２の熱伝導性部材１４が接するようにして、半導体チップ１と熱伝導板１３とを合わせ、半田リフローをすることにより、図６（ｂ）に示すように、半導体チップ１と熱伝導板１３とを貼り合わせる。
【００４７】
（ハ）そして、第１主表面に複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・が形成されたモジュール基板２を用意する。更に、図６（ｃ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の一方の端部近傍に、金（Ａｕ）製のバンプ６ａ，・・・・・，６ｇ，・・・・・を形成する。
【００４８】
（ニ）そして、図６（ｄ）に示すように、バンプ６ａ，・・・・・，６ｇ，・・・・・を介して、モジュール基板２の第１主表面に半導体チップ１をフリップチップ実装する。この際、半導体チップ１の表面の周辺部に設けられたボンディングパッド７ａ，・・・・・，７ｇ，・・・・・に対して、それぞれバンプ６ａ，・・・・・，６ｇ，・・・・が接続されるようにする。
【００４９】
（ホ）そして、図６（ｅ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の他方の端部近傍に、接続部材としてのボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・をそれぞれ形成する。ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・は、例えば、直径３００μｍのスズ鉛半田を用いる。この後の工程は、本発明の第１の実施の形態に係る半導体装置の製造方法と実質的に同一であるので、重複した記載を省略する。
【００５０】
（第３の実施の形態）
図７に示すように、本発明の第３の実施の形態に係る半導体装置は、第１の実施の形態と同様に、モジュール基板２の第１主表面上に形成された複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・を介して、モジュール基板２にフリップチップ実装された半導体チップ１、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・に接続された複数の接続部材４ａ，・・・・・，４ｇ，・・・・・としてのボール状電極、複数の接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・にそれぞれ接続された複数の実装用配線パターン１２ａ，１２ｃ，・・・・・を表面に有する実装基板８、半導体チップ１の裏面と実装基板８の表面とを熱的に接続する第１の熱伝導性部材９とを有する。特に、第１の実施の形態とは異なり、第３の実施の形態に係る半導体装置は、半導体チップ１の表面と、モジュール基板２の第１主表面との間に、更に封止樹脂１５が挿入されている。
【００５１】
図８は本発明の第３の実施の形態に係る半導体装置を構成する高周波モジュール（モジュール基板）２の平面図である。即ち、図７に示した実装基板８に実装（搭載）する前の高周波モジュールの平面図である。図８に示すように、本発明の第３の実施の形態に係る高周波モジュールは、第１の実施の形態と同様に、モジュール基板２の第１主表面上に、複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・を、ほぼ放射状に配置している。これらの複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・が集中するモジュール基板２の中央部の半導体チップ搭載領域に、半導体チップ１がフリップチップ実装されている。そして、半導体チップ１の周辺部には、封止樹脂１５の一部が露出している。封止樹脂１５の外側の位置のモジュール基板２の第１主表面には、キャパシタ、抵抗などの受動素子として機能するチップ部品５ａ，５ｂ，５ｃ，５ｄも搭載されている。
【００５２】
図９は図８におけるＡ−Ａ方向に沿った断面図で、半導体チップ１は、集積回路が配設された表面部を下側に向けたフリップチップ方式でモジュール基板２の第１の主表面上に実装されている。モジュール基板２への実装後のバンプ高さは３０μｍ程度であり、この３０μｍの間隔の半導体チップ１とモジュール基板２との間に封止樹脂１５が埋め込まれ、封止樹脂１５は、バンプ６ａ，・・・・・，６ｇ，・・・・・を包んでいる。他の構成要件は、第１の実施の形態の説明として用いた図１〜図３と実質的に同様であるので、重複した説明は省略する。
【００５３】
以上のような本発明の第３の実施の形態に係る半導体装置の構成を取ることにより、半導体チップ１とモジュール基板２の熱膨張係数の相違に起因するバンプ６ａ，・・・・・，６ｇ，・・・・・に対する応力を、封止樹脂１５により緩和することが出来る。従って、実装（アセンブル）工程に必要な種々の熱処理、若しくは実装後の半導体能動素子の動作に伴う発熱によるバンプ６ａ，・・・・・，６ｇ，・・・・・のクラック発生を防止し、実装信頼性を高くすることが出来る。
【００５４】
次に、図１０を用いて本発明の第３の実施の形態に係る半導体装置の製造方法を説明する。
【００５５】
（イ）先ず、第１主表面に複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・が形成されたモジュール基板２を用意する。そして、図１０（ａ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の一方の端部近傍に、金（Ａｕ）製のバンプ６ａ，・・・・・，６ｇ，・・・・・を形成する。
【００５６】
（ロ）そして、図１０（ｂ）に示すように、バンプ６ａ，・・・・・，６ｇ，・・・・・を介して、モジュール基板２の第１主表面に半導体チップ１をフリップチップ実装する。この際、半導体チップ１の表面の周辺部に設けられたボンディングパッド７ａ，・・・・・，７ｇ，・・・・・に対して、それぞれバンプ６ａ，・・・・・，６ｇ，・・・・が接続されるようにする。
【００５７】
（ハ）そして、図１０（ｃ）に示すように、シリンジ２５に収納したペースト状の樹脂（液体樹脂）２４を、気体圧を利用して、吐出針２６の先端から押し出し、半導体チップ１の周辺部から、半導体チップ１とモジュール基板２との間に液体樹脂２４を流入させる。そして、液体樹脂２４を固化し、封止樹脂１５を半導体チップ１とモジュール基板２との間に挿入した構造を実現する。
【００５８】
（ニ）そして、図１０（ｄ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の他方の端部近傍に、接続部材としてのボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・をそれぞれ形成する。この後の工程は、本発明の第１の実施の形態に係る半導体装置の製造方法と実質的に同一であるので、重複した記載を省略する。
【００５９】
なお、上記の本発明の第３の実施の形態に係る半導体装置の製造方法の説明では、封止樹脂１５を、半導体チップ１をモジュール基板２にフリップチップ接続した後に封入する工程を説明したが、この工程に限られるものではない。例えば、ペースト状の樹脂をモジュール基板２の半導体チップ搭載領域に塗布後に、半導体チップ１をフリップチップ実装しても良い。ペースト状の樹脂をモジュール基板２に塗布する代わりに、シート状の樹脂をモジュール基板２の半導体チップ搭載領域に貼付した後に、半導体チップ１をフリップチップ実装しても良い。
【００６０】
（第４の実施の形態）
図１１に示す本発明の第４の実施の形態に係る半導体装置は、第３の実施の形態に係る半導体装置と同様に、半導体チップ１の表面と、モジュール基板２の第１主表面との間に、封止樹脂１５が挿入されている。しかし、第４の実施の形態においては、封止樹脂１５が、半導体チップ１の表面の能動素子領域に接しないように、半導体チップ１の周辺部のみに選択的に挿入されている点が、第３の実施の形態とは異なる。更に、モジュール基板２の中央部近傍の半導体チップ搭載領域には、塗布領域制御手段としての塗布阻止膜１６が選択的に設けられている。この塗布領域制御手段は、封止樹脂１５が、半導体チップ１の表面の能動素子領域に接しないように、その進入（塗布）を阻止するための手段である。図１１においては、モジュール基板２の第１主表面に選択的に堆積（塗布）されたシリコン樹脂等からなる塗布阻止膜１６が、塗布領域制御手段として設けられている。他の構成要件は、第３の実施の形態の説明と同様であるので、重複した説明は省略する。
【００６１】
もし、封止樹脂１５が、半導体チップ１の表面の伝送線路及びその他の受動素子（以下において、伝送線路を含めて「受動素子」という。）に接すれば、受動素子上の誘電率が変化し、受動素子の特性インピーダンス等の高周波特性が変化する。また、受動素子上に誘電損失のある材料が接すれば、伝送損失の増大等の受動素子の高周波損失が増大する。また、封止樹脂１５が、半導体能動素子に接すれば、ゲート・ドレイン間容量等の帰還容量が増大し、高周波利得が低減する等の問題が発生する。特に、高周波ＦＥＴの場合のように、電極が剥きだしに近い平面型（横型）構造の半導体能動素子の場合、封止樹脂１５が電極に接してしまうことによる帰還容量の増大は顕著である。図１１に示す本発明の第４の実施の形態に係る半導体装置によれば、封止樹脂１５が、能動素子領域の伝送線路等の受動素子や半導体能動素子に接していないので、これらの誘電損失により高周波利得の低減等の不都合が防止出来、良好な高周波特性を得ることが可能となる。更に、封止樹脂１５を、半導体チップ１の表面とモジュール基板２の第１主表面との間に挿入し、機械的に補強することにより、半導体チップ１とモジュール基板２の熱膨張係数の相違に起因するバンプ６ａ，・・・・・，６ｇ，・・・・・に対する応力を緩和することが出来る。従って、第３の実施の形態と同様に、実装（アセンブル）工程に必要な種々の熱処理、若しくは実装後の半導体能動素子の動作に伴う発熱によるバンプ６ａ，・・・・・，６ｇ，・・・・・のクラック発生を防止し、実装信頼性を高くすることが出来る。
【００６２】
次に、図１２を用いて本発明の第４の実施の形態に係る半導体装置の製造方法を説明する。
【００６３】
（イ）先ず、第１主表面に複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・が形成されたモジュール基板２を用意する。そして、このモジュール基板２の第１主表面に設けられた複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・を含む第１主表面の全面に、塗布阻止膜１６としてのシリコン樹脂を塗布する。更に、このシリコン樹脂（塗布阻止膜）１６の表面の全面に、フォトレジスト１７を塗布する。そして、フォトリソグラフィ工程を用いて、図１２（ａ）に示すように、半導体チップ搭載領域となるモジュール基板２の中央部のみに、フォトレジスト１７を選択的に残留させ、残余の領域のフォトレジスト１７を除去する。
【００６４】
（ロ）次に、フォトレジスト１７をマスクパターンとして用い、シリコン樹脂（塗布阻止膜）１６をエッチングする。この結果、図１２（ｂ）に示すように、モジュール基板２の第１主表面の中央部近傍の半導体チップ搭載領域に、選択的に塗布阻止膜１６としてシリコン樹脂が残留する。
【００６５】
（ハ）そして、図１２（ｃ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の一方の端部近傍に、金（Ａｕ）製のバンプ６ａ，・・・・・，６ｇ，・・・・・を形成する。更に、図１２（ｄ）に示すように、バンプ６ａ，・・・・・，６ｇ，・・・・・を介して、モジュール基板２の第１主表面に半導体チップ１をフリップチップ実装する。この際、半導体チップ１の表面の周辺部に設けられたボンディングパッド７ａ，・・・・・，７ｇ，・・・・・に対して、それぞれバンプ６ａ，・・・・・，６ｇ，・・・・が接続されるようにする。
【００６６】
（ニ）そして、図１２（ｅ）に示すように、シリンジ２５に収納したペースト状の樹脂（液体樹脂）２４を、気体圧を利用して、吐出針２６の先端から押し出し、半導体チップ１の周辺部から、半導体チップ１とモジュール基板２との間に液体樹脂２４を流入させる。しかし、第１主表面の中央部近傍の半導体チップ搭載領域には塗布阻止膜１６が形成されているので、塗布阻止膜１６が存在する領域には、液体樹脂２４は流入しない。このため、液体樹脂２４は、半導体チップ１の表面の能動素子領域に接しないように、半導体チップ１の周辺部のみに選択的に塗布される。そして、液体樹脂２４を固化し、封止樹脂１５が、半導体チップ１とモジュール基板２との間の、半導体チップ１の周辺部のみに形成された構造を得る。
【００６７】
（ホ）そして、図１２（ｆ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の他方の端部近傍に、接続部材としてのボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・をそれぞれ形成する。この後の工程は、本発明の第１の実施の形態に係る半導体装置の製造方法と実質的に同一であるので、重複した記載を省略する。
【００６８】
なお、第４の実施の形態に係る「塗布領域制御手段」は、封止樹脂１５の塗布領域を制御するための手段であれば、図１１に示す塗布阻止膜１６以外の構造を採用可能である。例えば、図１３の第４の実施の形態の変形例に示すように、モジュール基板２の第１主表面に、所定の深さで阻止溝１８を設けても、封止樹脂１５が半導体チップ１の表面の能動素子領域に接しないような構造を実現可能である。阻止溝１８の深さは、バンプ高さ、即ち、半導体チップ１の周辺部における半導体チップ１とモジュール基板２との間の距離程度にすれば、簡単に封止樹脂１５の能動素子領域方向への進入を阻止出来る。又、バンプ高さ程度の阻止溝１８の深さを確保しておけば、液体樹脂２４（封止樹脂１５）が能動素子領域方向へ流入しても、能動素子領域に、封止樹脂１５が接しないように出来るので、実効的に能動素子領域方向への進入を阻止したことと等価となる。従って、阻止溝１８の深さは、１５μｍ〜５０μｍ程度に設定すれば良い。
【００６９】
更に、図１２（ｅ）に示す工程において、ペースト状の樹脂（液体樹脂）２４を半導体チップ１の周辺部に塗布する際に、常温における粘度が１００Ｐａ・ｓから２５０Ｐａ・ｓの範囲内程度の高粘度の材料からなる液状樹脂２４を用いても、液体樹脂２４が能動素子領域方向へ流入することを防止出来る。この際、シリンジ２５の吐出針２６の吐出口径を０．５ｍｍから０．７ｍｍ程度の範囲の若干太めの内径とすれば、液体樹脂２４の詰まりを回避出来る。又、この程度の吐出口径であれば、吐出された液量の過多を防ぐとともに、吐出停止時における吐出針先端からの液だれを抑制することが出来る。いずれにせよ、このような高粘度のペースト状の樹脂（液体樹脂）２４を採用することによっても、「塗布領域制御手段」が達成出来る。
【００７０】
図１４及び図１５は、本発明の第４の実施の形態の他の変形例に係る半導体装置の構造を示す。即ち、第３の実施の形態に示す半導体チップ１の裏面と第１の熱伝導性部材９との間において、第１の熱伝導性部材９に接した熱伝導板１３と、この熱伝導板１３に接した第２の熱伝導性部材１４とを更に有する構造において、封止樹脂１５が、半導体チップ１の表面の能動素子領域に接しないようにした例である。図１４では、「塗布領域制御手段」として、半導体チップ搭載領域に、塗布阻止膜１６が設けられている。一方、図１５では、「塗布領域制御手段」として、半導体チップ搭載領域に、阻止溝１８が設けられている。
【００７１】
図１４及び図１５に示す第４の実施の形態の他の変形例に係る半導体装置によれば、封止樹脂１５が、能動素子領域に接することによる高周波特性の低下の防止、半導体チップ１とモジュール基板２の熱膨張係数の相違に起因するバンプ６ａ，・・・・・，６ｇ，・・・・・に対する応力の緩和という効果と同時に、熱抵抗の低減による放熱効果の向上という効果が得られる。更に、本発明の第２の実施の形態において説明したような機械的強度の維持、半導体チップ１の見かけ上の（実効的な）高さを所望のレベルに設定出来るという効果も得られる。従って、高周波特性、放熱特性、実装信頼性のいずれにおいても優れた半導体装置が提供出来る。
【００７２】
（第５の実施の形態）
本発明の第５の実施の形態に係る半導体装置は、図１６に示すように、モジュール基板２の第２主表面に、抵抗、キャパシタ等の受動素子として機能するチップ部品５ｊ，５ｋ，・・・・・を配置している点が、第１〜第４の実施の形態に係る半導体装置とは異なる。これに伴い、第５の実施の形態に係る半導体装置では、モジュール基板２の第２主表面に、裏面配線パターン３１ｊ，３１ｋ，・・・・・，３１ｐ，・・・・・が設けられている。更に、裏面配線パターン３１ｊ，３１ｋ，・・・・・，３１ｐ，・・・・・とモジュール基板２の第１主表面のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・との導通を取るためのビア（スルーホール）３２ｊ，３２ｋ，・・・・・が設けられている。更に、図示を省略しているが、モジュール基板２は、内層の配線パターン（図２４の配線パターン９６参照。）を備えた多層基板でも良い。チップ部品５ｊ，５ｋ，・・・・・は、半導体チップ１を実装するのと同じ金スタッドバンプを用いて裏面配線パターン３１ｊ，３１ｋ，・・・・・，３１ｐ，・・・・・に接続し、モジュール基板２に実装している。裏面配線パターン３１ｊ，３１ｋ，・・・・・，３１ｐ，・・・・・（更に内層の配線パターン）は、チップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・と同様にＴｉ／Ｎｉ／Ａｕの配線材料で構成可能である。又、ビア３２ｊ，３２ｋ，・・・・・も、Ｔｉ／Ｎｉ／Ａｕ等、若しくはＷ、Ｍｏ等の金属材料で構成出来る。他の構成は第１〜第４の実施の形態において既に説明した通りであるから、重複した説明は省略する。言い換えれば、第５の実施の形態が開示するチップ部品５ｊ，５ｋ，・・・・・をモジュール基板２の第２主表面に配置する構造は、これまで説明した第１〜第４の実施の形態に係る半導体装置のいずれの構造にも適用可能である。
【００７３】
従って、図１６に示す本発明の第５の実施の形態に係る半導体装置は、第１の実施の形態で説明した図１に対応し、図１７に示す第５の実施の形態の変形例に係る半導体装置は、第２の実施の形態で説明した図５に対応する。
【００７４】
又、図１８に示す本発明の第５の実施の形態の他の変形例に係る半導体装置は、第４の実施の形態で説明した図１１に対応し、図１９に示す第５の実施の形態の更に他の変形例に係る半導体装置は、第４の実施の形態で説明した図１５に対応する。
【００７５】
従って、第１〜第４の実施の形態に係る半導体装置において説明したそれぞれの有利な効果と共に、チップ部品等の回路部品（回路素子）の集積密度を高め、且つ小型な高周波モジュールを提供することが出来るという新たな効果を更に付加することが可能である。
【００７６】
（第６の実施の形態）
図２０に示すように、本発明の第６の実施の形態に係る半導体装置は、第１の実施の形態と同様に、モジュール基板２の第１主表面上に形成された複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・を介して、モジュール基板２にフリップチップ実装された半導体チップ１、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・に接続された複数の接続部材４ａ，・・・・・，４ｇ，・・・・・としてのボール状電極、複数の接続部材（ボール状電極）４ａ，・・・・・，４ｇ，・・・・・にそれぞれ接続された複数の実装用配線パターン１２ａ，１２ｃ，・・・・・を表面に有する実装基板８、半導体チップ１の裏面と実装基板８の表面とを熱的に接続する第１の熱伝導性部材９とを有する。特に、第１の実施の形態とは異なり、モジュール基板２の第１主表面側において、ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・の周囲の少なくとも一部及び半導体チップ１の周囲を囲む誘電性部材２１を有する。この誘電性部材２１は、半導体チップ１の厚みと実質的に等しい厚みを有する。
【００７７】
図２１は本発明の第６の実施の形態に係る半導体装置を構成する高周波モジュール（モジュール基板）２の平面図である。即ち、図２０に示した実装基板８に実装（搭載）する前の高周波モジュールの平面図である。図２１に示すように、本発明の第６の実施の形態に係る高周波モジュールは、第１の実施の形態と同様に、モジュール基板２の第１主表面上に、破線で示した複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・が、ほぼ放射状に配置されている。第１の実施の形態とは異なり、これらの複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・の上部に、誘電性部材２１が設けられている。誘電性部材２１は、ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・の周囲の少なくとも一部及び半導体チップ１の周囲を、所定のギャップを介して囲むように配置されている。図２１では、ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・の周囲を囲む４面の内の３面を誘電性部材２１が囲んでいるが、すべての４面を囲んだ閉じた箱形の凹部を形成してもかまわない。図２１の平面図に示されるように、半導体チップ１の周囲のギャップを介して、半導体チップ搭載領域の周辺部に露出した複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・の表面が視認出来る。又、バンプ６ａ，・・・・・，６ｇ，・・・・・の周囲のギャップを介して、ボール状電極搭載領域にそれぞれ露出した複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・の表面が視認出来る。そして、複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・の他の部分は、誘電性部材２１の陰に隠れている。
【００７８】
図２２は図２１におけるＡ−Ａ方向に沿った断面図で、半導体チップ１は、第１の実施の形態と同様に、集積回路が配設された表面部を下側に向けたフリップチップ方式でモジュール基板２の第１の主表面上に実装されている。誘電性部材２１は、半導体チップ１の厚み、より正確にはバンプ高さを含めた「実効的な半導体チップ１の厚み」に実質的に等しい厚みを有している。より具体的には、バンプ高さと第１の熱伝導性部材９の厚みを考慮して、誘電性部材２１の厚みを決定すればよい。
【００７９】
図２１の平面図に示されるように、誘電性部材２１は、ボール状電極４ａ及び４ｇの３方の周囲を囲んでいるが、図２２に示すＡ−Ａ方向に沿った断面図では、断面上に位置する１辺のみの誘電性部材２１が見えている。即ち、誘電性部材２１は、それぞれのボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・の位置において、モジュール基板２の端部（周辺部）に向かって開放された箱形の凹部を構成している。他の構成要件は、第１の実施の形態の説明として用いた図１〜図３と実質的に同様であるので、重複した説明は省略する。
【００８０】
誘電性部材２１としては、モジュール基板２と同一の材料を使用すれば、製造が容易である。例えば、モジュール基板２が、アルミナであれば、誘電性部材２１としてアルミナが使用可能である。この場合、複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・を埋め込み配線と考え、上面のアルミナ層と下面のアルミナ層とで埋め込み配線３ａ，３ｂ，・・・・・，３ｇ，・・・・・を挟んだモジュール基板と解釈することが可能である。この場合、上面のアルミナ層が誘電性部材２１が機能し、下面のアルミナ層がモジュール基板２として機能する。このような上面のアルミナ層と下面のアルミナ層とで埋め込み配線３ａ，３ｂ，・・・・・，３ｇ，・・・・・を挟んだ構造であれば、上面のアルミナ層と下面のアルミナ層とを同時に焼成することで簡単にモジュール基板が製造できる。
【００８１】
本発明の第６の実施の形態に係る半導体装置は、図２３に工程断面図を示す第６の実施の形態に係る半導体装置の製造方法において、明らかになるように、半導体チップ１を、半導体チップ搭載領域としての箱形の凹部に収納し、誘電性部材２１で周辺を囲んだ構造であるので、組み立て工程時の取り扱いが容易になる。又、モジュール基板２を実装基板８に位置合わせした後、半田リフローするが、この時、誘電性部材２１がスペーサの役割を果たすので、必要以上にモジュール基板２と実装基板８の間が小さくなることがない。更にボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・をモジュール基板２に取付ける際にも、ボール状電極搭載領域となる箱形の凹部に、ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・を配置すれば良い。即ち、誘電性部材２１がガイドになるため、ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・の取付け工程が非常に容易になる。
【００８２】
即ち、本発明の第６の実施の形態に係る半導体装置は、以下のようにして製造出来る：
（イ）先ず、第１主表面に複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・が形成されたモジュール基板２を用意する。但し、半導体チップ搭載領域及び複数のボール状電極搭載領域以外の第１主表面の上部の全面には、誘電性部材２１が形成されている。そして、図２３（ａ）に示すように、半導体チップ搭載領域に露出した、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の一方の端部近傍に、金製のバンプ６ａ，・・・・・，６ｇ，・・・・・を形成する。
【００８３】
（ロ）そして、図２３（ｂ）に示すように、バンプ６ａ，・・・・・，６ｇ，・・・・・を介して、モジュール基板２の第１主表面に半導体チップ１をフリップチップ実装する。この際、半導体チップ搭載領域が箱形の凹部として形成されているので、この箱形の凹部に半導体チップ１を投入すると、自動的に、半導体チップ１の表面の周辺部に設けられたボンディングパッド７ａ，・・・・・，７ｇ，・・・・・に対して、それぞれバンプ６ａ，・・・・・，６ｇ，・・・・が接続される。
【００８４】
（ハ）そして、図２３（ｃ）に示すように、複数のチップ用配線パターン３ａ，・・・・・，３ｇ，・・・・・の他方の端部近傍に、接続部材としてのボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・をそれぞれ形成する。この際、ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・を、箱形の凹部として形成された複数のボール状電極搭載領域にそれぞれ投入すると、それぞれの複数のボール状電極搭載領域の内部（底部）に露出した複数のチップ用配線パターン３ａ，３ｂ，・・・・・，３ｇ，・・・・・の表面に、ボール状電極４ａ，４ｂ，・・・・・，４ｇ，・・・・・が自動的に位置合わせ出来る。この後の工程は、本発明の第１の実施の形態に係る半導体装置の製造方法と実質的に同一であるので、重複した記載を省略する。
【００８５】
（その他の実施の形態）
上記のように、本発明は第１乃至第６の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００８６】
例えば、上記の第１乃至第６の実施の形態においては、マイクロ波帯やミリ波帯等の高周波で動作する高周波用モジュールを主眼として説明したが、本発明の半導体装置は、高周波用半導体装置に限られるものではない。たとえば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳＦＥＴからなるパワーＩＣ、論理ＩＣ、メモリ等が搭載された半導体チップ等を用いた半導体装置でもかまわない。また、半導体チップとしては、ＧａＡｓ等の化合物半導体、Ｓｉ等の元素半導体でもかまわないことは勿論である。
【００８７】
このように、本発明はここでは記載していない様々な実施の形態等を含むことに留意すべきである。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００８８】
【発明の効果】
本発明によれば、良好な放熱特性を有した半導体装置を提供することが出来る。
【００８９】
又、本発明によれば、機械的強度を低下させずに半導体チップを薄くし、熱抵抗を下げ、良好な放熱特性を有する半導体装置を提供することが出来る。特に、半導体チップの見かけ上の高さを所望のレベルに設定可能で、チップ部品等の実装が容易な半導体装置を提供することが出来る。
【００９０】
更に、本発明によれば、半導体チップとモジュール基板の熱膨張係数の相違に起因するバンプに対する応力が緩和された半導体装置を提供することが出来る。更に、これにより、実装信頼性の高い半導体装置を提供することが出来る。
【００９１】
更に、本発明によれば、誘電損失による高周波特性の低下を伴うことなく、実装信頼性を高くした高周波用の半導体装置を提供することが出来る。
【００９２】
更に、本発明によれば、チップ部品を効率的に配置出来、良好な放熱特性を備えた小型な高周波用半導体装置を提供することが出来る。
【００９３】
更に、本発明によれば、モジュール基板と実装基板との間隔、モジュール基板に対する半導体チップや接続部材の相対位置関係が精密に制御された半導体装置を提供することが出来る。
【００９４】
更に、本発明によれば、半導体チップの表面の能動素子領域に接しないように、封止樹脂を選択的に塗布することが容易な半導体装置の製造方法を提供することが出来る。
【００９５】
更に、本発明によれば、フリップチップ実装工程時の位置合わせが容易で、製造歩留まりの高い半導体装置の製造方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる半導体装置の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置を構成する高周波モジュールの実装基板搭載前における状態を示す平面図である。
【図３】図２におけるＡ−Ａ方向に沿った断面図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。
【図５】本発明の第２の実施の形態に係わる半導体装置の断面図である。
【図６】本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。
【図７】本発明の第３の実施の形態に係わる半導体装置の断面図である。
【図８】本発明の第３の実施の形態に係る半導体装置を構成する高周波モジュールの実装基板搭載前における状態を示す平面図である。
【図９】図８におけるＡ−Ａ方向に沿った断面図である。
【図１０】本発明の第３の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。
【図１１】本発明の第４の実施の形態に係わる半導体装置の断面図である。
【図１２】本発明の第４の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。
【図１３】本発明の第４の実施の形態の変形例に係わる半導体装置の断面図である。
【図１４】本発明の第４の実施の形態の他の変形例に係わる半導体装置の断面図である。
【図１５】本発明の第４の実施の形態の更に他の変形例に係わる半導体装置の断面図である。
【図１６】本発明の第５の実施の形態に係わる半導体装置の断面図である。
【図１７】本発明の第５の実施の形態の変形例に係わる半導体装置の断面図である。
【図１８】本発明の第５の実施の形態の他の変形例に係わる半導体装置の断面図である。
【図１９】本発明の第５の実施の形態の更に他の変形例に係わる半導体装置の断面図である。
【図２０】本発明の第６の実施の形態に係わる半導体装置の断面図である。
【図２１】本発明の第６の実施の形態に係る半導体装置を構成する高周波モジュールの実装基板搭載前における状態を示す平面図である。
【図２２】図２１におけるＡ−Ａ方向に沿った断面図である。
【図２３】本発明の第６の実施の形態に係る半導体装置の製造方法を説明するための工程断面図である。
【図２４】従来の半導体装置の断面図である。
【符号の説明】
１ 半導体チップ１
２ モジュール基板
３ａ，３ｂ，・・・・・，３ｇ，・・・・・，３ｌ 配線パターン
４ａ，４ｂ，・・・・・，４ｇ，・・・・・，４ｌ 接続部材（ボール状電極）
５ａ，５ｂ，５ｃ，５ｄ，５ｊ，５ｋ チップ部品
６ａ，６ｇ バンプ
７ａ，７ｂ ボンディングパッド
８ 実装基板
９ 第１の熱伝導性部材（スズ鉛半田）
１０ａ，１０ｂ，１０ｃ，１０ｄ 半田レジスト
１１ 裏面電極
１２ａ，１２ｃ 実装用配線パターン
１２ｂ 熱伝導用配線パターン
１３ 熱伝導板
１４ 第２の熱伝導性部材（金スズ半田）
１５ 封止樹脂
１６ 塗布阻止膜
１７ フォトレジスト
１８ 阻止溝
２１ 誘電性部材
２４ ペースト状の樹脂（液体樹脂）
２５ シリンジ
２６ 吐出針
３１ｊ，３１ｋ，３１ｐ 裏面配線パターン
３２ｊ，３２ｋ ビア
９２ モジュール基板
９３ バンプ電極
９４ リッド
９５ 熱伝導性部材
９６ 配線パターン

Claims (10)

  1. 第１主表面及び該第１主表面に対向した第２主表面とを有するモジュール基板と、
    前記第１主表面上に形成された複数のチップ用配線パターンと、
    前記複数のチップ用配線パターンを介して、前記モジュール基板の前記第１主表面に向ける表面に対する裏面に電極が形成され、前記モジュール基板の前記第１主表面にフリップチップ実装された半導体チップと、
    前記第１主表面上において、前記複数のチップ用配線パターンに接続された複数の半田接続部材と、
    前記複数の半田接続部材にそれぞれ接続された複数の実装用配線パターンおよび熱伝導用配線パターンを表面に有する実装基板と、
    前記半導体チップの裏面の前記電極と前記実装基板の前記表面の前記熱伝導用配線パターンとを熱的に接続する第１の熱伝導性半田部材
    とを有し、前記複数の半田接続部材は、前記モジュール基板と前記実装基板の間に挟まれていることを特徴とする半導体装置。
  2. 前記第１の熱伝導性半田部材に接した熱伝導板と、
    該熱伝導板に接し、該熱伝導板と前記半導体チップの裏面とを熱的に接続する第２の熱伝導性半田部材
    とを更に有することを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップの表面と、前記モジュール基板の前記第１主表面との間に挿入された封止樹脂を更に有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記封止樹脂は、前記半導体チップの表面の能動素子領域に接しないように、前記半導体チップの周辺部のみに選択的に挿入されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記モジュール基板の前記第２主表面に、受動素子として機能するチップ部品が、更に配置されていることを特徴とする請求項１〜４のいずれか１項記載の半導体装置。
  6. 前記半導体チップの厚みと実質的に等しい厚みを有し、前記第１主表面側において、前記半田接続部材の周囲の少なくとも一部及び前記半導体チップの周囲を囲む誘電性部材を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記半田接続部材は、ボール状電極であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 第１主表面及び該第１主表面に対向した第２主表面とを有し、該第１主表面に封止樹脂の塗布領域を制御する塗布領域制御手段及び複数のチップ用配線パターンが形成されたモジュール基板を用意する工程と、
    前記複数のチップ用配線パターンの一方の端部近傍にバンプを形成する工程と、
    前記モジュール基板の前記第１主表面に向ける表面に対する裏面に電極が形成された半導体チップを、前記バンプを介して、前記モジュール基板の前記第１主表面にフリップチップ実装する工程と、
    前記半導体チップの表面の能動素子領域に接しないように、前記半導体チップの周辺部のみに前記封止樹脂を選択的に塗布する工程と、
    前記第１主表面上において、前記複数のチップ用配線パターンの他方の端部近傍に半田接続部材をそれぞれ形成する工程と、
    前記半田接続部材が、前記モジュール基板と実装基板の間に挟まれるように、前記半田接続部材を介して前記実装基板に前記モジュール基板を実装し、第１の熱伝導性半田部材を用いて、前記半導体チップの裏面の前記電極と前記実装基板の表面の前記熱伝導用配線パターンとを熱的に接続する工程
    とを有することを特徴とする半導体装置の製造方法。
  9. 第１主表面及び該第１主表面に対向した第２主表面とを有し、該第１主表面に複数のチップ用配線パターンが形成され、半導体チップ搭載領域及び複数の半田接続部材搭載領域以外の前記第１主表面の上部の全面に誘電性部材を有するモジュール基板を用意する工程と、
    前記半導体チップ搭載領域に露出した前記複数のチップ用配線パターンの表面にバンプを形成する工程と、
    前記モジュール基板の前記第１主表面に向ける表面に対する裏面に電極が形成された半導体チップを、前記バンプを介して、前記モジュール基板の前記第１主表面にフリップチップ実装する工程と、
    前記第１主表面上において前記複数の半田接続部材搭載領域にそれぞれ露出した前記複数のチップ用配線パターンの表面に半田接続部材をそれぞれ形成する工程と、
    前記半田接続部材が、前記モジュール基板と実装基板の間に挟まれるように、前記半田接続部材を介して前記実装基板に前記モジュール基板を実装し、第１の熱伝導性半田部材を用いて、前記半導体チップの裏面の前記電極と前記実装基板の表面の前記熱伝導用配線パターンとを熱的に接続する工程
    とを有することを特徴とする半導体装置の製造方法。
  10. 前記半田接続部材は、ボール状電極であることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
JP2000294053A 2000-09-27 2000-09-27 半導体装置及びその製造方法 Expired - Fee Related JP3745213B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000294053A JP3745213B2 (ja) 2000-09-27 2000-09-27 半導体装置及びその製造方法
US09/960,338 US20020036345A1 (en) 2000-09-27 2001-09-24 High frequency flip chip module and assembling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000294053A JP3745213B2 (ja) 2000-09-27 2000-09-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002110871A JP2002110871A (ja) 2002-04-12
JP3745213B2 true JP3745213B2 (ja) 2006-02-15

Family

ID=18776732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000294053A Expired - Fee Related JP3745213B2 (ja) 2000-09-27 2000-09-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20020036345A1 (ja)
JP (1) JP3745213B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252318A (ja) * 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US7110165B2 (en) * 2002-10-29 2006-09-19 Wavestream Wireless Technologies Power management for spatial power combiners
DE10335153B4 (de) * 2003-07-31 2006-07-27 Siemens Ag Schaltungsanordnung auf einem Substrat, die einen Bestandteil eines Sensors aufweist, und Verfahren zum Herstellen der Schaltungsanordnung auf dem Substrat
US7615873B2 (en) * 2004-04-21 2009-11-10 International Rectifier Corporation Solder flow stops for semiconductor die substrates
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
US8061012B2 (en) * 2007-06-27 2011-11-22 Rf Micro Devices, Inc. Method of manufacturing a module
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US7451539B2 (en) * 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
US7675465B2 (en) * 2007-05-22 2010-03-09 Sibeam, Inc. Surface mountable integrated circuit packaging scheme
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
JP2009302212A (ja) 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US8130044B2 (en) * 2008-06-19 2012-03-06 Altera Corporation Phase-locked loop circuitry with multiple voltage-controlled oscillators
JP2010021171A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 半導体装置の製造方法およびそれに用いる半導体製造装置
EP2178119B1 (en) * 2008-10-20 2018-06-20 QUALCOMM Incorporated Surface mountable integrated circuit package
US8399995B2 (en) * 2009-01-16 2013-03-19 Infineon Technologies Ag Semiconductor device including single circuit element for soldering
US9029200B2 (en) * 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
JP6425380B2 (ja) 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
JP6031642B2 (ja) * 2014-02-28 2016-11-24 板橋精機株式会社 パワーモジュールとその製造方法
US10032731B2 (en) * 2014-09-08 2018-07-24 Skyworks Solutions, Inc. Voltage compensated switch stack
JP2015026873A (ja) * 2014-11-07 2015-02-05 サイビーム インコーポレイテッド 表面実装可能な集積回路のパッケージ化機構
US10600718B1 (en) * 2014-12-03 2020-03-24 Ii-Vi Delaware, Inc. Heat sink package
JP2016207783A (ja) * 2015-04-20 2016-12-08 シャープ株式会社 パワーモジュール
JP6493751B2 (ja) * 2015-05-12 2019-04-03 株式会社ジェイテクト 電力変換装置
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
JP2017118042A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 積層フィルム、電子素子、プリント基板及び表示装置
WO2017126084A1 (ja) * 2016-01-21 2017-07-27 三菱電機株式会社 半導体装置
JP6403741B2 (ja) * 2016-09-30 2018-10-10 三菱電機株式会社 表面実装型半導体パッケージ装置
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
JP6579396B2 (ja) * 2017-07-18 2019-09-25 株式会社ダイレクト・アール・エフ 半導体装置、及び基板
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
JP2019017112A (ja) * 2018-10-22 2019-01-31 ローム株式会社 パワー回路
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US20200312738A1 (en) * 2019-03-26 2020-10-01 Intel Corporation Thermal management solutions using compartmentalized phase change materials
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
JP2022025294A (ja) * 2020-07-29 2022-02-10 トレックス・セミコンダクター株式会社 半導体装置
JP7509078B2 (ja) 2021-04-23 2024-07-02 株式会社デンソー 半導体モジュール
CN113939076B (zh) * 2021-10-12 2024-07-26 维沃移动通信有限公司 电路板结构、信息处理方法、装置及通信设备
WO2024147314A1 (ja) * 2023-01-05 2024-07-11 株式会社村田製作所 半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5895229A (en) * 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
US6351032B1 (en) * 2000-01-20 2002-02-26 National Semiconductor Corporation Method and structure for heatspreader attachment in high thermal performance IC packages
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method

Also Published As

Publication number Publication date
JP2002110871A (ja) 2002-04-12
US20020036345A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
JP3745213B2 (ja) 半導体装置及びその製造方法
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
US6020637A (en) Ball grid array semiconductor package
US7436071B2 (en) Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
US20080087992A1 (en) Semiconductor package having a bridged plate interconnection
JP2009500820A (ja) アセンブリを製造する方法及びアセンブリ
JP2000114413A (ja) 半導体装置、その製造方法および部品の実装方法
US5616517A (en) Flip chip high power monolithic integrated circuit thermal bumps and fabrication method
JP2008103387A (ja) 半導体装置
US9000496B1 (en) Source bridge for cooling and/or external connection
WO2021181468A1 (ja) 半導体モジュール
JPH09213730A (ja) 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール
JP2007053148A (ja) 半導体モジュール
CN116195049A (zh) 半导体装置
JPH08148647A (ja) 半導体装置
JPH1145976A (ja) 高周波マルチチップモジュール及びその製造方法
JP7516883B2 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JPWO2006001087A1 (ja) 半導体装置
JP2003229521A (ja) 半導体モジュール及びその製造方法
WO2021192245A1 (ja) 高放熱モジュール構造
WO1996012296A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JP2865099B1 (ja) 半導体装置
JP2773685B2 (ja) 半導体装置
JP3568534B6 (ja) 半導体装置及びその製造方法
JP2000031374A (ja) 集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051021

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R151 Written notification of patent or utility model registration

Ref document number: 3745213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees