JP3568534B6 - 半導体装置及びその製造方法 - Google Patents

Description

技術分野
本発明は、半導体装置に関し、特に、絶縁層に導電層が形成されたテープ上に、半導体チップがフェースダウンボンディングされる半導体装置に適用して有効な技術に関する。
背景技術
最近、携帯電話、自動車電話等の移動体無線機器が広く普及してきており、これら移動体無線機器には高性能のMMIC（Monolithic Microwave Integrated Circuit）が組み込まれている。この種移動体無線機器はマイクロ波帯域の高周波領域で動作するので、これに使用されるICのチップ材料としては一般に広く使用されているシリコンに代わって、高速性能に優れているガリウム砒素（CaAs）が選ばれることが多い。
このようなICを組み立てるには、ICチップの表面に形成されている複数のパッド電極をリードフレームのような外部リードに電気的に接続する必要がある。通常のICにおいては、このような電気的な接続は、複数のパッド電極と対応したリードとの間に金線のようなワイヤをボンディングすることにより行われる。
しかし、MMICのように特にマイクロ波帯域で動作するICの場合は、パッド電極とリードをボンディングワイヤにより接続することは、半導体チップに対して不要な配線を引き回す結果になって、そのボンディングワイヤによって寄生インダクタンス、寄生容量を増加させる原因となる。このように、寄生インダクタンス、寄生容量が増加すると、マイクロ波帯域の高周波信号を伝送する場合、信号の損失が増加して高周波信号を正確に伝送しにくくなる。この傾向は外部リードに対しても同様なことが言える。また、そのような信号損失の増加は特に寄生インダクタンスに起因することが多い。従って、寄生インダクタンスの増加を極力抑える改善策が望まれている。
このため、ボンディングワイヤを不要にしたチップボンディング法として、フェースダウンボンディング法が提案されている。例えば特開平５−251505号公報には、そのようなフェースダウンボンディング法の一方法が開示されている。この公報には、誘電体フィルムからなる基材上に複数の金属配線を形成し、その誘電体フィルムに金属配線に通ずるビアホールを形成したエリアテープを外部リードとして用いて、ビアホールに半田のような金属ボールを挿入した後、この金属ボールにパッド電極が接触するようにICチップを位置決めし、続いてエリアテープ及びICチップを加圧、加熱して金属ボールを溶融させて、ICチップをエリアテープにフェースダウンボンディングする方法が記載されている。
同様にして、例えば、特開平４−99341号公報には、ボンディングワイヤを不要にしたフェースダウンボンディング法の他の方法が開示されている。この公報には、絶縁層を介して設けた第１のTAB（Tape Automated Bonding）リード及び第２のTABリードを有し、各リードの先端部に各々高さの異なるバンプを形成したTABテープを用いて、各バンプを介してICチップをTABテープにフェースダウンボンディングする方法が記載されている。
前記したような従来のフェースダウンボンディング法において、前者に開示されている技術では、半田のような金属ボールを溶融させてICチップをボンディングするので、金属の流れ防止手段が必要になると共に、金属配線が誘電体フィルムの一面側にしか形成されていないので、テープの利用率が低いという問題がある。
すなわち、溶融した金属が流れ出して隣接したもの同士で短絡するおそれがあるため、流れ防止層のような防止手段が必要になる。さらに、誘電体フィルムの一面側にのみ形成された金属配線を利用するので、適用されるICチップは比較的パッド電極の少ないものに制限されるようになる。さらにまた、本従来技術では、誘電体フィルムの一面側にのみ金属配線が形成されているので、高周波信号の伝送路としてよく用いられるマイクロクロストリップライン構造を形成できないため、定インピーダンス信号線路を形成できず、高周波特性に優れた半導体装置を得ることができない。
また、後者に開示されている技術では、絶縁層の両面側に各々第１のTABリード及び第２のTABリードを設けたTABテープを用いているが、バンプは各リードの先端部にしか形成されていないので、パッド電極がチップ周辺のみに形成されたICチップにしか適用できないという問題がある。
すなわち、チップ全面にパッド電極を形成したICチップに対しては、チップ周辺以外のパッド電極にボンディングすることが不可能なので、適用できなくなる。
本発明の目的は、バンプを溶融することなくフェースダウンボンディングを可能にすると共に、テープの利用率を向上して、チップ全面にパッド電極を形成したICチップに適用可能な半導体装置を提供することを目的とする。
ところで、情報通信の増大に伴って、１秒間に数ギガビットの割合で情報を伝送することができるシステムを一つのモジュールに組み込む技術の開発が進展している。このモジュールにおいては周波数が1GHzを越える高周波信号が使用される。このような高周波信号を伝送するためのシステムを組み込んだモジュール（以下、高周波信号用モジュールという。）においては、通常周波数の信号を伝送するためのシステムを組み込んだモジュールに使用されるボトムブレーズ方式又はガル・ウイング方式を採用することができない。なぜならば、これらの方式においては、信号伝送路に少なくとも500μｍ程度の段差が発生することにより信号の反射現象が起こるため、高周波信号用モジュールに使用した場合に信号伝達特性が許容できない程度まで低下してしまうからである。
そこで、例えば、日本国特許庁公開特許公報平６−216272号に示されているように、実装基板の一部に没設した窪みに半導体装置を収容するドロップイン方式が提案されている。しかし、このドロップイン方式においては、実装基板に窪みを形成する必要があるため、実装基板のコストが高くなってしまうという問題点がある。
これに対処するため、実装基板に半導体チップを直接実装することが考えられる。しかし、複数個の半導体チップを直接実装した場合には、そのうちの一つでも故障すると、実装基板全体を取り替えなくてはならないという問題点が発生する。
本発明の第２の目的は、伝送信号の反射現象を防止することができるとともに、リペア性を向上することができて高周波信号用モジュールに好適な半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
発明の開示
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明の半導体装置は、絶縁層に導電層が形成されたテープ上に、半導体チップがフェースダウンボンディングされる半導体装置であって、前記テープは絶縁層の表面側及び裏面側に各々第１の導電層及び第２の導電層が形成されて、第２の導電層の一部が開口部から表面側に露出されており、前記半導体チップは表面に形成されている複数のパッド電極が、前記第１の導電層及び第２の導電層と導通して各々が同一高さとなるように平坦化されている複数位置のバンプを介して、各バンプが溶融されることなくフェースダウンボンディングされる。
この半導体装置によれば、半導体チップがテープにバンプを溶融することなくフェースダウンボンディングされるため、テープの利用率を向上して、全面にパッド電極を形成した半導体チップであってもTABテープ構造を適用することができる。
また、本発明は、半導体チップがテープにフェースダウンボンディングされた前記半導体装置が複数個配線基板に、配線基板の第１主面にそれぞれ形成された各実装面部に前記第２の導電層を機械的かつ電気的に接続されてそれぞれ実装されていることを特徴とする。
この構成によれば、半導体チップをフェースダウンボンディングされたテープが配線基板の第１主面に表面実装されていることにより、半導体チップと配線基板の第１主面との段差が極小に抑制されるため、信号反射現像が防止されて信号伝送特性が向上される。また、各半導体チップはテープを介して配線基板に表面実装されているため、配線基板から外したい半導体チップはテープと配線基板の各実装面部との接続部の解除によって他の半導体チップから独立して外すことができる。
【図面の簡単な説明】
図１は本発明の実施例１による半導体装置を示す上面図である。
図２は図１のＡ−Ａ断面図である。
図３は図１のＢ−Ｂ断面図である。
図４は図１のＣ−Ｃ断面図である。
図５は実施例１による半導体装置の製造方法の一工程を示す断面図である。
図６は実施例１による半導体装置の製造方法の他の工程を示す断面図である。
図７は実施例１による半導体装置の製造方法のその他の工程を示す断面図である。
図８は実施例１による半導体装置の製造方法のその他の工程を示す断面図である。
図９は実施例１による半導体装置の製造方法のその他の工程を示す断面図である。
図10は本発明の実施例２による半導体装置を示す断面図である。
図11は本発明の実施例３による半導体装置を示す断面図である。
図12は本発明の実施例４による半導体装置を示す正面断面図である。
図13はその平面断面図である。
図14は実施例４による半導体装置に使用されたチップ組立体を示しており、（Ａ）は一部省略平面図、（Ｂ）はＢ−Ｂ線に沿う正面断面図である。
図15は同じくチップ組立体を示しており、（Ａ）は底面図、（Ｂ）はＢ−Ｂ線に沿う側面断面図である。
図16はチップ組立体が実装された配線基板組立体の主要部を示しており、（Ａ）は平面図、（Ｂ）は正面断面図である。
図17は本発明の実施例５による半導体装置を示す正面断面図である。
図18はその平面断面図である。
発明を実施するための最良の形態
以下図面を参照して本発明の実施例を説明する。
本実施例の半導体装置は、特に図２から明らかなように、例えば、ポリイミド、ポリエステルからなる絶縁層１の表面側（図２において上側）に第１の導電層２が形成されると共に、その裏面側（図２において下側）に第２の導電層３が形成されてなるTABテープ（以下、単にテープと称する）４と、表面に複数のパッド電極５が形成された例えばGaAsからなるICチップ６とを備えており、ICチップ６は複数のパッド電極５が第１の導電層２及び第２の導電層３と導通する複数位置のバンプ７を介して、各バンプ７が溶融されることなく、テープ４上にフェースダウンボンディングされている。
テープ４の絶縁層１は厚さ約50μｍに形成され、この絶縁層１の表面側及び裏面側には各々例えばCr、Cu、Auが順次めっき法等によって付着された厚さ約数10μｍからなる、第１の導電層２及び第２の導電層３が形成されている。絶縁層１には部分的に開口部８が形成されていて、第２の導電層３の一部はその開口部８から表面側に露出されている。これによって、第１の導電層２及び第２の導電層３は共に表面側からバンプ７と導通可能に配置されている。開口部８の側面8aは約30゜乃至45゜の傾斜面となるように形成されている。
テープ４の第１の導電層２には、後述のような方法によって、例えば１段のAuバンプ7aが形成されている。一方、第２の導電層３には、開口部８を通じて同様な方法によって、例えば２段のAuバンプ7a、7bが形成されている。各Auバンプ7a、7bは、例えば高さ約60μｍ、直径約150μｍに形成されている。第１の導電層２よりも低い位置に形成されている第２の導電層３に対して、第１の導電層２よりも１段だけ多くAuバンプ7bを形成することにより、かつ後述のような平坦化処理を施すことにより、第１の導電層２及び第２の導電層３上のAuバンプ７の高さは同一となるように図られている。
図１に示すように、テープ４の第１の導電層２上には例えばインダクタ９、10、あるいは容量素子11のような受動素子が形成される。一方、ICチップ６には能動素子が形成されると共に、例えばインダクタ12のような比較的小さい定数の受動素子を形成することができる。また、第１の導電層２に対しては、必要な電源、信号、バイアス調整用配線等を形成する。このように、ICチップ６に形成する受動素子の一部をテープ４に形成することにより、高価なICチップ６のチップ面積を大きくする必要がなくなるので、コストダウンを図ることができるようになる。
一方、テープ４の第２の導電層３はグランド電位として使用され、外部からこの第２の導電層３と導通するグランド用リード13を図１のように接続する。図３は図１のＢ−Ｂ断面図を示すもので、グランド用リード13が開口部８を通じて第２の導電層３と導通する構造を示している。
また、図４は図１のＣ−Ｃ断面図を示すもので、一例として容量素子11の一部構造を示しており、絶縁層１を挟んで配置されている一対の導電層２、３によって容量素子11を構成する例を示している。
テープ４及びICチップ６を含む主要部は樹脂14によって封止される。この樹脂封止は周知のトランスファモールド法によって行われる。なお、図１では説明を理解し易くするため、樹脂14を取り除いた構造で示している。
このような半導体装置によれば、マイクロ波帯域の高周波領域で動作する狭帯域増幅器を構成することができ、入力信号はマイクロストリップライン構造を有するテープ４の第１の導電層２を経てICチップ６に入力され、能動素子あるいは受動素子を経た後、再びテープ４上の受動素子に戻り、以上のような経路を繰り返して出力信号となる。信号がこのようにテープ４とICチップ６間を往復しても、ICチップ６がテープ４上にフェースダウンボンディングされていることにより、ワイヤボンディングを行う場合に比較して、寄生インダクタンスの増加は抑えられるので、信号損失の増加はほとんど抑えることができる。
次の本実施例の半導体装置の製造方法を工程順に説明する。
まず、図５に示すように、例えばポリイミド、ポリエステルからなる絶縁層１の表面側及び裏面側に各々第１の導電層２及び第２の導電層３を形成したテープを用意する。このテープ４は、厚さ約50μｍの絶縁層１を用いて、この絶縁層１の表面側及び裏面側に各々例えばCr、Cu、Auを順次めっき法等によって付着することにより、厚さ約数10μｍからなる第１の導電層２及び第２の導電層３を形成する。
また、絶縁層１には部分的に開口部８を形成し、第２の導電層３の一部をその開口部８から表面側に露出させる。開口部８の側面8aは約30゜乃至45゜の傾斜面となるように形成する。そして、第１の導電層２及び第２の導電層３に対して、直径約30μｍのAu線を用いたボールボンディング法を行って、例えば１段のAuバンプ7aを、例えば高さ約60μｍ、直径約150μｍに形成する。この結果、第１の導電層２上のAuバンプ7aと、第２の導電層３上のAuバンプ7bとには高さに差が生じる。
次に、図６に示すように、第２の導電層３上のAuバンプ7aに対してのみ、前記と同様なボールボンディングを行って、さらに１段のAuバンプ7bをAuバンプ7aと同じサイズに形成する。これによって、第１の導電層２上のAuバンプ7aと、第２の導電層３上のAuバンプ7a、7bとの高さの差を10μｍ程度まで小さくすることができる。
続いて、図７に示すように、第１の導電層２上のAuバンプ7a及び第２の導電層３上のAuバンプ7a、7bを上から治具15を用いて押圧することにより、平坦化処理する。各Auバンプ7a、7b、7cは柔らかい性質を有しているので、治具15による押圧によって容易に変形することにより、完全に平坦化される。これによって、テープ４の異なる複数位置に形成されたAuバンプ7aとAuバンプ7a、7bとの高さの差は吸収されて、完全に同一高さとなる。このようなAuバンプの平坦化処理は、本出願人が先に出願した特開平５−275491号公報に記載されるような方法を採用することにより、容易に行うことができる。
次に、図８に示すように、表面に複数のパッド電極５が形成され、必要に応じて能動素子のみならず受動素子を形成した例えばGaAsからなるICチップ６を用意して、各パッド電極５上に前記のようなボールボンディング法を行って、例えば１段のAuバンプ7cを、例えば高さ約60μｍ、直径約150μｍに形成する。
続いて、図９に示すように、図７において得られたテープ４上に、図８において得られたICチップ６をこのパッド電極５が下方となるように配置し、各パッド電極５上のAuバンプ7cと対応するAuバンプ7a及びAuバンプ7a、7bとを位置決めした状態で、熱圧着法によってICチップ６をテープ４上にフェースダウンボンディングする。この熱圧着法はAuバンプの融点以下の温度で行うことにより、各Auバンプ7a、7b、7cを溶融することなく、フェースダウンボンディングを行う。次に、これらテープ４及びICチップ６をトランスファモールド法によって樹脂封止する。これによって、図２に示したように主要部が樹脂14により封止された半導体装置が得られる。
このような実施例１による半導体装置によれば、次のような効果が得られる。
（１）テープ４上にICチップ６をフェースダウンボンディングする場合、Auバンプ7a、7b、7cを溶融することなく行うことができるので、隣接したAuバンプ同士の短絡のおそれはないため、Auバンプの流れ防止手段は不要になる。
（２）これに伴い、絶縁層１の一面側だけでなく表面側及び裏面側に各々第１の導電層２及び第２の導電層３を形成して、各導電層２、３をICチップ６のパッド電極５と導通させる外部リードとして利用することができるので、テープ４の利用率が向上する。これによって、比較的パッド電極の多いICチップに対してもTABテープ構造が適用可能となる。
（３）絶縁層１の表面側及び裏面側に各々第１の導電層２及び第２の導電層３を形成したテープ４を用いることができるので、チップ全面にパッド電極を形成したICチップ６に対しても適用可能となる。
（４）（１）乃至（３）によって、寄生インダクタンスの増加を抑えられるというフェースダウンボンディングの利点をそのまま生かすことができるので、特にマイクロ波帯域の高周波領域で動作する半導体装置の信号損失の増加を小さく抑えることができる。
（５）ICチップ６に形成される受動素子の一部をテープ４に形成できるので、高価なICチップ６のチップ面積を小さくできるため、コストダウンを図ることができる。
図10は本発明の実施例２による半導体装置を示す断面図である。本実施例の半導体装置は、実施例１による半導体装置において、テープ４の第２の導電層３の底面を樹脂14から露出させて、この第２の導電層３に厚さ数mmの金属板16を取り付けた構造を有している。この金属板16としては、例えばFe−Ni、Mo、Cu−Ｗ等が用いられて、Au−Su等のろう材を介して第２の導電層３に接続される。
このように、第２の導電層３の厚さ（数10μｍ）に比較して板厚の大きな金属板16を第２の導電層３に取り付けることにより、結果的にこの第２の導電層３の寄生インダクタンスを小さくすることができる。これにより、第２の導電層３をグランド電位として使用する場合に、グランド電位を安定化することができる。これは、IC単体で動作させる場合でも、あるいはこのICをシステム装置に組み込んだ場合でも、効果的となる。
このような半導体装置は、予めテープ４の第２の導電層３に金属板16を取り付けた後、ICチップ６をテープ４上にフェースダウンボンディングし、続いて金属板16を除いた部分を樹脂封止することにより、製造することができる。
このような実施例２による半導体装置によれば、実施例１による半導体装置と同様な効果が得られる他に、次のような効果が得られる。
グランド電位として使用されるテープ４の第２の導電層３に板厚の大きい金属板16を取り付けるようにしたので、寄生インダクタンスを小さくできるため、グランド電位を安定化させることができる。
図11は本発明の実施例３による半導体装置を示す断面図である。本実施例の半導体装置は、ICチップ６の裏面に金属板16を取付け、この金属板16に放熱フィン17を取り付けた構造を有している。この放熱フィン17としては、例えばCu−Ｗ、Al、Fe−Ni等の熱放散性に優れた金属材料が用いられて、熱伝導性グリース等の接着剤を介して、あるいはねじ止めにより、または両者の組み合わせによって金属板16に取り付けられる。
このように、金属板16に放熱フィン17を取り付けることにより、冷却効率を高めることができる。これにより、半導体装置を特に大電力用途に用いる場合でも、効率の良い動作を行わせることができるようになる。
このような半導体装置は、ICチップ６をテープ４上にフェースダウンボンディングした後、ICチップ６の裏面にAuめっきした金属板16を取り付け、次に金属板16の裏面を除いた部分を樹脂封止し、続いて金属板16の裏面に放熱フィン17を取り付けることにより、製造することができる。
このような実施例３による半導体装置によれば、実施例１及び実施例２による半導体装置と同様な効果が得られる他に、次のような効果が得られる。
ICチップ６の裏面に金属板16を介して放熱フィン17を取り付けるようにしたので、冷却効率を高めることができるため、大電力用途に用いる場合に効率の良い動作を行わせることができる。
以上、本発明によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、テープ４の第１の導電層２及び第２の導電層３に形成するAuバンプ7a、7b、7cの段数は一例を示したものであり、この段数は任意に選ぶことができる。但し、第１の導電層２及び第２の導電層３に形成するAuバンプの高さは、ほぼ同一高さとなるように選ぶ必要がある。
同様にして、Auバンプのサイズも任意に設定することができる。このAuバンプのサイズは使用するAu線の直径によってほぼ決定される。
また、テープ４上にフェースダウンボンディングするICチップ６の数は、１個に限らず、複数個用いることも可能である。
さらに、ICチップ６のパッド電極５に形成するAuバンプは、必ずしも用いる必要はなく、テープ４側に形成する複数のAuバンプによって代用させることも可能である。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体装置の技術に適用した場合について説明したが、それに限定されるものではない。本発明は、少なくともマイクロ波帯域の高周波領域で動作させる半導体装置において、寄生インダクタンスの増加を抑えて信号損失の増加を抑える条件のものには適用できる。
次に、図12〜図16に示されている本発明の実施例４による半導体装置を説明する。
本実施例４において、本発明に係る半導体装置は、機能的には高周波信号を分周するものとして構成され、パッケージング的にはマルチ・チップ・モジュール（multi−chip module。以下、MCMという。）として構成されている。このMCM20は前記実施例１と同様にテープ４にICチップ６がフェースダウンボンディングされたチップとテープとの組立体（以下、チップ組立体という。）21と、チップ組立体21を複数個実装するための配線パターンが形成された配線基板22と、チップ組立体21群及び配線基板22を気密封止するための気密封止体41とを備えている。このMCM20にはチップ組立体21が複数個（図示例では４個）使用されており、各チップ組立体21は前記実施例１、かつ、互いに同一又は異なる機能を発揮するように受動素子及び能動素子がそれぞれ組み込まれている。但し、便宜上、受動素子及び能動素子の図示は省略されている。
チップ組立体21に使用されたテープ４における絶縁層１の表面側には第１の導電層２が形成され、絶縁層１の裏面側には第２の導電層３が形成されている。絶縁層１には開口部８がテープ４の中央部に１個、それを取り囲む周辺部に複数個がそれぞれ開設されており、これら開口部８の側面8aは表面側に行くにしたがって内径が大きくなるように傾斜されている。第２の導電層３はテープ４の裏面の略全体にわたって形成されており、第２の導電層３の表面側の一部は各開口部８の底においてそれぞれ露出した状態になっている。第２の導電層３は単一の定電位電極3aと複数本のリード3bとを備えている。定電位電極3aは絶縁層１の裏面の中央部に大きな長方形に敷設されており、中央部に開設された開口部８の底面を構成する位置には複数段のAuバンプ7a、7bがワイヤボンディング法によって突設されている。各外部リード3bは絶縁層１の裏面における周辺部において周方向に略等間隔に配されて径方向外向きに突出するように敷設されている。
他方、第１の導電層２は幅の広い電源線2aと、幅の狭い（例えば、約90μｍ）高速信号線2bとを備えている。各電源線2a及び各高速信号線2bは中央部の開口部８を中心にして放射状にパターニングされている。各電源線2a及び各高速信号線2bの内側端部はICチップ６の各パッド電極５に対応するように配線されており、これらの各パッド電極５にそれぞれ対向した位置には単段のAuバンプ7aがそれぞれワイヤボンディング法によって突設されている。
各電源線2aは絶縁層１の表面において一方の対辺のそれぞれを結ぶ方向（以下、左右方向とする。）に延在するように放射状に敷設されており、周辺部に開設された開口部８において第２の導電層３における各外部リード3bにそれぞれ電気的に接続されている。電源線2aは第２の導電層３における定電位電極3aと絶縁層１を挟んで対向した状態になることよってビルトイン構造の容量素子11を実体的に構成しており、この容量素子11によって電源線2aは電源電位を安定化されている。各高速信号線2bは絶縁層１の表面において左右方向及び他方の対辺のそれぞれを結ぶ方向（以下、前後方向とする。）に延在するように放射状に敷設されており、周辺部に開設された開口部８において第２の導電層３における各外部リード3bに電気的に接続されている。高速信号線2bは第２の導電層３における定電位電極3aと絶縁層１を挟んで対向した状態になることによってマイクロストリップライン構造を構成している。
他方、ICチップ６はGaAsが使用されて長方形の平板形状に形成されている。ICチップ６には高周波信号を分周するための能動素子が作り込まれているとともに、能動素子の動作に必要で、しかも、ICチップ６に合理的にレイアウトすることができる受動素子が作り込まれている。ICチップ６の能動素子が作り込まれた側の主面（以下、第１主面という。）にはパッド電極５が複数個形成されており、各パッド電極５はテープ４側の各Auバンプ7a及び7a、7bにそれぞれ対応するように配置されている。ちなみに、各パッド電極には単段のAuバンプ7aが形成される。
そして、前記構成に係るテープ４とICチップ６とは、定電位電極3a、各電源線2a及び各高速信号線2bと各パッド電極５との間にAuバンプ７をそれぞれ形成されることにより、フェースダウンボンディングされて、機械的かつ電気的に接続された状態になっている。
なお、テープ４の製造方法及びフェースダウンボンディング方法は前記実施例１において説明した製造方法及びボンディング方法に同様であるため、その説明は省略する。
配線基板22はガラス含浸エポキシ樹脂の板材が使用されて長方形の板形状に形成された絶縁板23を備えており、絶縁板23の第１主面には各チップ組立体21を実装するための実装面部24が複数箇所（本実施例では、４箇所）に形成されている。各実装面部24は基板側定電位電極25及び複数個のランド26をそれぞれ備えており、基板側定電位電極25はチップ組立体21の定電位電極3aに対応され、各ランド26はチップ組立体21の外部リード3bにそれぞれ対応されている。各ランド26には絶縁板23に配された電気配線27によって、配線基板22の外周辺部に配置された複数個の外部端子28にそれぞれ電気的に接続されている。この配線基板22において、各電気配線27は多層配線構造に構成されている。絶縁板23の内部には内部定電位電極29が多層配線構造の各電気配線27との短絡を回避する状態で、全面にわたって敷設されている。内部定電位電極29は各実装面部24の基板側定電位電極25にスルーホール導体30によって電気的に接続されている。絶縁板23の第２主面にはグランド電極31が全面にわたって敷設されており、グランド電極31はスルーホール導体32によって内部定電位電極29に電気的に接続されている。
なお、以上の構成に係る配線基板22の製造方法は、一般的な配線基板の製造方法に準ずるため、その説明は省略する。
そして、前記構成に係るチップ組立体21は前記構成に係る配線基板22の各実装面部24にリフロー半田付け方法によって表面実装される。すなわち、チップ組立体21の定電位電極3a及び各外部リード3b又は配線基板22の基板側定電位電極25及び各ランド26の少なくとも一方には、半田クリーム等の予備半田材（図示せず）が予め塗布される。各チップ組立体21が実装面部24に予備半田材によって接着された状態で、配線基板22が加熱炉を通されることにより予備半田材が溶融かつ固化されて形成された半田層33によって、各チップ組立体21は各実装面部24に機械的かつ電気的に接続される。以上のようにして、チップ組立体21が配線基板22に表面実装された配線基板組立体34が製造されたことになる。
気密封止体41は互いに腹合わせに配されて合わせ面において接合されたベース42とキャップ43とを備えており、ベース42内の底面上に配線基板組立体34がグランド電極31を接触されて固定されている。配線基板組立体34が気密封止体41によって気密封止された状態において、配線基板22の外部端子28は気密封止体41のコネクタ44によって外部に電気的に引き出された状態になっており、また、グランド電極31は気密封止体41に電気的接続された状態になっている。
さらに、気密封止体41の外面には放熱フィン45が接合されており、この放熱フィン45によって配線基板組立体34の発熱が効率的に外部に放出されるようになっている。
次に、以上のように構成されているMCM20の作用を説明する。
MCM20が通信機器のマザーボード（図示せず）等に実装された状態で、駆動電力は配線基板22の外部端子28、電気配線27、ランド26、各チップ組立体21の外部リード3b、電源線2a、バンプ７を通じて各ICチップ６に供給される。また、入力信号は配線基板22の外部端子28、電気配線27、ランド26、各チップ組立体21の外部リード3b、高速信号線2b、バンプ７を通じて各ICチップ６に入力される。ICチップ６からの出力信号はバンプ７、高速信号線2b、各チップ組立体21の外部リード3b、配線基板22のランド26、電気配線27、外部端子28を通じて外部の需要部に出力される。この作動中、高速信号線2bは第２の導電層３における定電位電極3aと絶縁層１を挟んで対向した状態になることによってマイクロストリップライン構造を構成しているため、きわめて高い高周波信号が伝送される場合であってもきわめて優れた高速伝送特性を示すことになる。また、電源線2aが第２の導電層３における定電位電極3aと絶縁層１を挟んで対向した状態になることよってビルトイン構造の容量素子11を実体的に構成しているとともに、定電位電極3aが配線基板22の基板側定電位電極25、内部定電位電極29、グランド電極31を介して気密封止体41にグランドされているため、電源線2aはきわめて安定した電源電位を維持した状態になっている。その結果、このMCM20はきわめて優れた高周波特性を示すことになる。
なお、中央部のパッド電極５が中央部の開口部８に配設されたAuバンプ７によって定電位電極3aに電気的に接続されているため、ICチップ６のグランド電位は安定を維持した状態になっている。
前記実施例４によれば次の効果が得られる。
（１） テープ４の裏面に形成された第２の導電層３に定電位電極3aを形成することにより、テープ４の表面に形成された第１の導電層２による高速信号線2bをマイクロストリップライン構造に構成することができるため、信号伝送特性を高めることができ、きわめて高い高周波信号の伝送を実現することができる。
（２） テープ４の裏面に形成された第２の導電層３に定電位電極3aを形成することにより、テープ４の表面に形成された第１の導電層２による電源線2aとの間でビルトイン容量素子11を構成することができるため、電源電位を安定化することができ、前記（１）とあいまって、高周波特性に優れたMCM20を得ることができる。
（３） 前記（２）の定電位電極3aを配線基板22の基板側定電位電極25、内部定電位電極29及びグランド電極31を介して気密封止体41にグランドすることにより、電源電位をより一層安定化させることができるため、MCM20の高周波特性をより一層高めることができる。
（４） 前記（３）の基板側定電位電極25をグランド電極31にスルーホール導体30、32によって内部定電位電極29を介して電気的に接続することにより、長い配線を引き回さずに基板側定電位電極25とグランド電極31とを接続することができるため、電源電位をより一層安定させることができる。
（５） ICチップ６を配線基板22に厚さが約50μｍのテープ４を介して実装することにより、配線基板22とICチップ６との段差をきわめて小さく抑制することができるため、高速信号が伝送される際のインピーダンスの低下を抑制することができ、高速信号線2bのインピーダンスマッチングを容易に確保することができる。
（６） ICチップ６を配線基板22にチップ組立体21の状態で表面実装することにより、配線基板22に窪みを形成しないとも済むため、配線基板22の製造コストしいてはMCM20の製造コストを低減することができる。
（７） ICチップ６を配線基板22にチップ組立体21の状態で表面実装するとともに、テープ４の絶縁層１をポリイミド樹脂等の柔軟性を有する絶縁材を使用して形成することにより、ICチップ６と配線基板22の絶縁板23との熱膨張係数を整合させなくて済むため、GaAsとSiといった熱膨張係数の異なるICチップ６を同一の配線基板22に実装することができ、より一層多機能のMCM20を構成することができ、しいては、より一層高度なシステムを同一のパッケージにパッケージングすることができる。
（８） 前記（７）により、ICチップ６と配線基板22との熱膨張係数をも整合させなくて済むため、ガラス含浸エポキシ樹脂等のICチップ６と熱膨張係数が大きく異なる材料を配線基板22に使用することができ、MCM20の製造コストをより一層低減することができる。
（９） チップ組立体21を配線基板22に半田層33によって表面実装することにより、MCM20に実装されたICチップ６群のうちいずれかに故障が発見された場合に、故障したICチップ６のチップ組立体21だけを容易に交換することができるため、MCM20の製造歩留りや、MCM20のメンテナンス性能及び寿命を向上させることができる。
（10） 前記（４）のスルーホール導体30、32を基板側定電位電極25及び内部定電位電極29の真下に配置することにより、熱伝導度の良好な導体を一直線に並ばせることができるため、MCM20の放熱性能を向上させることができる。
（11） テープ４の絶縁層１における開口部８の側面8aがバンプ７の形成される側が広くなる傾斜面に形成されているため、バンプ７の形成時に第１の導電層２の剥離を防止することができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、配線基板22の基板側定電位電極25を内部定電位電極29に電気的に接続するスルーホール導体30は、基板側定電位電極25の真下に配置するに限らず、図17及び図18に示されているように、基板側定電位電極25をスルーホール導体30を形成可能な場所まで引き回して、その場所においてスルーホール導体30を形成して内部定電位電極29に接続してもよい。この接続構造によれば、配線基板22において基板側定電位電極25の真下にスルーホール導体30を形成することができない場合であっても、基板側定電位電極25を内部定電位電極29に電気的に接続することができるため、チップ組立体21の定電位電極3aによって電源線2aの電位を安定させることができるとともに、高速信号線2bのマイクロストリップライン構造の信号伝送を安定させることができる。ちなみに、基板側定電位電極25を引き回すことによって第２の導電層３の電位安定性は、基板側定電位電極25の真下にスルーホール導体30が配置された場合に比べて若干低下するが、基板側定電位電極25が敷設されない場合に比べては遙かに向上させることができる。
配線基板組立体34に対する封止構造としては、気密封止構造を採用するに限らず、樹脂封止構造を採用してもよいし、配線基板組立体34をマザーボード等に直接的に実装した後に、他の部品とともに気密封止や樹脂封止、さらには、液密封止する構造としてもよい。
前記実施例においては、通信機器に使用される半導体装置について説明したが、本発明はこれに限らず、スーパーコンピュータ等の高速処理が要求される半導体装置全般に適用することができる。
産業上の利用可能性
以上のように、本発明に係る半導体装置は、MMIC及びMCMとして構成することができ、携帯電話や自動車電話等の移動体無線機器、マルチメディヤ等の情報通信システムにおける高周波信号の処理装置として有用であり、特に、周波数が1GHzを越える高周波信号の伝送処理に用いるのに適している。

Claims (3)

1. 絶縁層に導電層が形成されたテープ上に半導体チップがフェースダウンボンディングされているチ ップ組立体であって、前記テープは絶縁層の表面側及び裏面側に各々第１の導電層及び第２の導電層が形成されて、第２の導電層の一部が開口部から表面側に露出されており、前記半導体チップは表面に形成されている複数のパッド電極が、前記第１の導電層及び第２の導電層と導通して各々が同一高さとなるように平坦化されている複数位置のバンプを介して、各バンプが溶融されることなくフェースダウンボンディングされているチップ組立 体が複数個、配線基板の第１主面にそれぞれ形成された 各実装面部に前記第２の導電層を機械的かつ電気的に接 続されてそれぞれ実装されており、
   前記実装面部にはグランド電極に電気的に接続された基 板側定電位電極がそれぞれ形成されており、これら基板 側定電位電極には前記第２の導電層の中央部にそれぞれ 形成された各チップ側定電位電極が電気的に接続されて いることを特徴とする半導体装置。
2. 前記基板側定電位電極は前記配線基板の内 部に形成された内部定電位電極を経由して前記グランド 電極に電気的に接続されていることを特徴とする請求の 範囲第１項記載の半導体装置。
3. 絶縁板の第１主面に形成された複数の実装 面部にグランド電極に電気的に接続された基板側定電位 電極がそれぞれ形成されている配線基板が準備される配 線基板準備工程と、
   絶縁層に導電層が形成されたテープ上に半導体チップが フェースダウンボンディングされているチップ組立体で あって、前記テープは絶縁層の表面側及び裏面側に各々 第１の導電層及び第２の導電層が形成されて、第２の導 電層の一部が開口部から表面側に露出されており、前記 半導体チップは表面に形成されている複数のパッド電極 が、前記第１の導電層及び第２の導電層と導通して各々 が同一高さとなるように平坦化されている複数位置のバ ンプを介して、各バンプが溶融されることなくフェース ダウンボンディングされているチップ組立体が複数個、 前記配線基板の各実装面部に前記第２の導電層を機械的 かつ電気的に接続されてそれぞれ実装され、前記基板側 定電位電極には前記第２の導電層の中央部にそれぞれ形 成された各チップ側定電位電極が電気的に接続される接 続工程と、
   を備えていることを特徴とする半導体装置の製造方法。

Images