JP2000353770A - 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法 - Google Patents
集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法Info
- Publication number
- JP2000353770A JP2000353770A JP2000147889A JP2000147889A JP2000353770A JP 2000353770 A JP2000353770 A JP 2000353770A JP 2000147889 A JP2000147889 A JP 2000147889A JP 2000147889 A JP2000147889 A JP 2000147889A JP 2000353770 A JP2000353770 A JP 2000353770A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- layer
- conductive
- substrate
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Waveguide Connection Structure (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】印刷回路基板に表面実装可能で、効率的な熱放
散能力を有しながら、パッケージ構造を出入りするエネ
ルギーを効率的に結合するミリ波ＩＣパッケージの提
供。 【解決手段】ＩＣパッケージ（１０，１０ａ）は、基部
層（３４，３４ａ）及び伝送導電層（３６，３６ａ）間
に配置された誘電層（３２，３２ａ）を有する多層相互
接続部（１６，１６ａ）を具備する。導電層（３６，３
６ａ）は、基板（１１）に電気的接続可能であり、ＩＣ
（１８，１８ａ）に電気的接続する。ＩＣパッケージ
（１０，１０ａ）は、多層相互接続部（１６，１６ａ）
の基部層（３４，３４ａ）と係合する基部材（１２，１
２ａ）を具備する。
散能力を有しながら、パッケージ構造を出入りするエネ
ルギーを効率的に結合するミリ波ＩＣパッケージの提
供。 【解決手段】ＩＣパッケージ（１０，１０ａ）は、基部
層（３４，３４ａ）及び伝送導電層（３６，３６ａ）間
に配置された誘電層（３２，３２ａ）を有する多層相互
接続部（１６，１６ａ）を具備する。導電層（３６，３
６ａ）は、基板（１１）に電気的接続可能であり、ＩＣ
（１８，１８ａ）に電気的接続する。ＩＣパッケージ
（１０，１０ａ）は、多層相互接続部（１６，１６ａ）
の基部層（３４，３４ａ）と係合する基部材（１２，１
２ａ）を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路（ＩＣ）
パッケージに関し、より詳細にはＩＣに電気的接続し基
板に電気的接続可能な相互接続を提供する新規なＩＣパ
ッケージに関する。
パッケージに関し、より詳細にはＩＣに電気的接続し基
板に電気的接続可能な相互接続を提供する新規なＩＣパ
ッケージに関する。
【０００２】
【従来の技術】低コストのミリ波又はマイクロ波ＩＣパ
ッケージを提供することが望ましい。図１に図示されて
いる公知のＩＣパッケージ２は、伝送層４、絶縁層４及
び基部層６を具備する層状リード構造３を有する。基部
層６は、比較的厚い銅層である。絶縁層５は、基部層６
上に積層されたポリイミドの誘電層である。伝送層４
は、絶縁層５上にパターン形成された多数の銅箔製導電
トレースを具備する。このような積層構造は、三井化学
から登録商標「クールベース」で市販されている。この
層状リード構造３は、その周辺に湾曲端部７をプレス形
成加工されている。これら湾曲端部７は、図１に示され
るように外側に湾曲（カール）している。層状リード構
造３は、銅の基部層６の強度及び形状記憶性能により、
その形状を保持している。プレス形成加工により、層状
リード構造３の中央に凹部が形成される。ＩＣ８は、そ
の中央に取付けられると共に導電トレースにワイヤボン
ディングされる。次に、凹部は成形コンパウンドで充填
され、パッケージが完成する。印刷配線基板９への取付
けは、層状リード３の湾曲部７の接線に沿った湾曲部７
と印刷配線基板９の表面との係合によって行われる。印
刷配線基板９への取付けは、従来の表面実装半田付けに
より行ってもよい。このパッケージの型式は、ＩＣリー
ドレスチップキャリア（ＩＬＣＣ）と称されている。
ッケージを提供することが望ましい。図１に図示されて
いる公知のＩＣパッケージ２は、伝送層４、絶縁層４及
び基部層６を具備する層状リード構造３を有する。基部
層６は、比較的厚い銅層である。絶縁層５は、基部層６
上に積層されたポリイミドの誘電層である。伝送層４
は、絶縁層５上にパターン形成された多数の銅箔製導電
トレースを具備する。このような積層構造は、三井化学
から登録商標「クールベース」で市販されている。この
層状リード構造３は、その周辺に湾曲端部７をプレス形
成加工されている。これら湾曲端部７は、図１に示され
るように外側に湾曲（カール）している。層状リード構
造３は、銅の基部層６の強度及び形状記憶性能により、
その形状を保持している。プレス形成加工により、層状
リード構造３の中央に凹部が形成される。ＩＣ８は、そ
の中央に取付けられると共に導電トレースにワイヤボン
ディングされる。次に、凹部は成形コンパウンドで充填
され、パッケージが完成する。印刷配線基板９への取付
けは、層状リード３の湾曲部７の接線に沿った湾曲部７
と印刷配線基板９の表面との係合によって行われる。印
刷配線基板９への取付けは、従来の表面実装半田付けに
より行ってもよい。このパッケージの型式は、ＩＣリー
ドレスチップキャリア（ＩＬＣＣ）と称されている。
【０００３】
【発明が解決しようとする課題】しかし、成形によりパ
ッケージ化されること、熱の除去が困難であること、パ
ッケージ２が実装される外部配線基板９と内部のＩＣ８
との間の直接伝送線接続のみを使用する層状リード構造
３を介して、パッケージ２に出入りするマイクロ波エネ
ルギーの結合が十分でないことのため、ＩＬＣＣパッケ
ージはミリ波ＩＣには適当でない。特に、ＩＬＣＣパッ
ケージは、大電力ＩＣには不適当である。マイクロ波Ｉ
Ｃ、特にパワーデバイスは相当量の熱を発生するので、
十分に熱放散することが重要である。ＩＬＣＣ型パッケ
ージにおいて、熱は、伝送線及び銅基部層６を介して印
刷回路板面上へ、及び空気中に放散しなければならな
い。狭い伝送線を介しての、又は印刷配線基板上への熱
放散は、ＩＣを適切に冷却するには十分でない場合があ
る。
ッケージ化されること、熱の除去が困難であること、パ
ッケージ２が実装される外部配線基板９と内部のＩＣ８
との間の直接伝送線接続のみを使用する層状リード構造
３を介して、パッケージ２に出入りするマイクロ波エネ
ルギーの結合が十分でないことのため、ＩＬＣＣパッケ
ージはミリ波ＩＣには適当でない。特に、ＩＬＣＣパッ
ケージは、大電力ＩＣには不適当である。マイクロ波Ｉ
Ｃ、特にパワーデバイスは相当量の熱を発生するので、
十分に熱放散することが重要である。ＩＬＣＣ型パッケ
ージにおいて、熱は、伝送線及び銅基部層６を介して印
刷回路板面上へ、及び空気中に放散しなければならな
い。狭い伝送線を介しての、又は印刷配線基板上への熱
放散は、ＩＣを適切に冷却するには十分でない場合があ
る。
【０００４】このため、リード構造を出入りするエネル
ギーが効率的に結合すると共に改善された熱放散能力を
有し、従来の表面実装技術を用いて印刷回路基板に実装
可能であるミリ波ＩＣパッケージに対するニーズがあ
る。
ギーが効率的に結合すると共に改善された熱放散能力を
有し、従来の表面実装技術を用いて印刷回路基板に実装
可能であるミリ波ＩＣパッケージに対するニーズがあ
る。
【０００５】従って、本発明は、印刷回路基板に表面実
装可能で、効率的な熱放散能力を有しながら、パッケー
ジ構造を出入りするエネルギーを効率的に結合するミリ
波ＩＣパッケージを提供することを目的とする。
装可能で、効率的な熱放散能力を有しながら、パッケー
ジ構造を出入りするエネルギーを効率的に結合するミリ
波ＩＣパッケージを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の集積回路パッケ
ージは、集積回路と、基部層、伝送導電層、並びに前記
基部層及び前記導電層間に配置された誘電層を具備する
多層相互接続部であって、前記導電層が、基板に電気的
接続可能であると共に前記集積回路に電気的接続された
多層相互接続部と、前記相互接続部の前記基部層と係合
する基部材とを具備することを特徴とする。
ージは、集積回路と、基部層、伝送導電層、並びに前記
基部層及び前記導電層間に配置された誘電層を具備する
多層相互接続部であって、前記導電層が、基板に電気的
接続可能であると共に前記集積回路に電気的接続された
多層相互接続部と、前記相互接続部の前記基部層と係合
する基部材とを具備することを特徴とする。
【０００７】本発明のミリ波集積回路パッケージは、ミ
リ波集積回路と、導電性の基部層、導電トレース層、並
びに前記基部層及び前記導電トレース層間に配置された
誘電層を具備する多層相互接続部であって、前記導電ト
レース層が基板に電気的接続可能であるボンド点を有
し、前記導電トレース層が前記ミリ波集積回路に電気的
接続され、前記多層相互接続部が、前記基部層を前記導
電トレース層に電気的接続する少なくとも１個のバイア
を具備する多層相互接続部と、前記相互接続部の前記基
部層に積層される基部材であって、該基部材の表面が前
記多層相互接続部の前記導電トレース層のボンド点に対
して配列され、この結果、前記多層相互接続部の前記導
電トレース層の前記ボンド点が前記基板に電気的接続さ
れると、前記基部材の前記表面が前記基板に接触する基
部材と、前記多層相互接続部と係合するカバー部材であ
って、前記ミリ波集積回路を取り囲むと共に、前記ミリ
波集積回路が前記多層相互接続部の前記導電トレース層
に電気的接続された点を取り囲むカバー部材とを具備す
ることを特徴とする。
リ波集積回路と、導電性の基部層、導電トレース層、並
びに前記基部層及び前記導電トレース層間に配置された
誘電層を具備する多層相互接続部であって、前記導電ト
レース層が基板に電気的接続可能であるボンド点を有
し、前記導電トレース層が前記ミリ波集積回路に電気的
接続され、前記多層相互接続部が、前記基部層を前記導
電トレース層に電気的接続する少なくとも１個のバイア
を具備する多層相互接続部と、前記相互接続部の前記基
部層に積層される基部材であって、該基部材の表面が前
記多層相互接続部の前記導電トレース層のボンド点に対
して配列され、この結果、前記多層相互接続部の前記導
電トレース層の前記ボンド点が前記基板に電気的接続さ
れると、前記基部材の前記表面が前記基板に接触する基
部材と、前記多層相互接続部と係合するカバー部材であ
って、前記ミリ波集積回路を取り囲むと共に、前記ミリ
波集積回路が前記多層相互接続部の前記導電トレース層
に電気的接続された点を取り囲むカバー部材とを具備す
ることを特徴とする。
【０００８】本発明の集積回路パッケージを基板に組立
及び実装する方法は、基部層及び導電層間に配置された
誘電層を有する多層相互接続部と、前記多層相互接続部
の前記基部層と接触可能に係合する基部材とを具備する
集積回路パッケージを基板に組立及び実装する方法であ
って、前記基部材上に集積回路を接着する工程と、前記
集積回路を前記多層相互接続部の前記導電層に電気的接
続する工程と、前記多層相互接続部にカバー部材を配置
する工程と、前記多層相互接続部の前記導電層を前記基
板に接続すると同時に前記基部材の表面を前記基板に接
着する工程とにより、前記集積回路パッケージを前記基
板に実装することを特徴とする。
及び実装する方法は、基部層及び導電層間に配置された
誘電層を有する多層相互接続部と、前記多層相互接続部
の前記基部層と接触可能に係合する基部材とを具備する
集積回路パッケージを基板に組立及び実装する方法であ
って、前記基部材上に集積回路を接着する工程と、前記
集積回路を前記多層相互接続部の前記導電層に電気的接
続する工程と、前記多層相互接続部にカバー部材を配置
する工程と、前記多層相互接続部の前記導電層を前記基
板に接続すると同時に前記基部材の表面を前記基板に接
着する工程とにより、前記集積回路パッケージを前記基
板に実装することを特徴とする。
【０００９】簡潔に言えば、本発明のＩＣパッケージ
は、基部層及び伝送導電層間に配置された誘電層を有す
る多層相互接続部を具備することを特徴とする。導電層
は、基板に電気的接続可能であると共にＩＣに電気的接
続される。本発明のＩＣパッケージは、多層相互接続部
の基部層と係合する基部材を具備する。
は、基部層及び伝送導電層間に配置された誘電層を有す
る多層相互接続部を具備することを特徴とする。導電層
は、基板に電気的接続可能であると共にＩＣに電気的接
続される。本発明のＩＣパッケージは、多層相互接続部
の基部層と係合する基部材を具備する。
【００１０】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態を説明する。図２は、本発明の２実施形態の
うちいずれかに従ったＩＣパッケージが基板上に実装さ
れた状態を示す斜視図である。図３は、図２の第１実施
形態のＩＣパッケージの分解斜視図である。図４は、図
２のＩＣパッケージを底面側から見た分解斜視図であ
る。図５は、第１実施形態のＩＣパッケージが基板上に
実装された状態の図２のＡ−Ａ線に沿った断面図であ
る。図６は、本発明の第２実施形態のＩＣパッケージの
分解斜視図である。図７は、本発明の第２実施形態のＩ
Ｃパッケージが基板上に実装された状態を示す図２のＡ
−Ａ線に沿った断面図である。図８は、図２ないし図７
に示されたＩＣパッケージの左側に隣接する導電トレー
スの好適なレイアウトの平面図である。
の実施形態を説明する。図２は、本発明の２実施形態の
うちいずれかに従ったＩＣパッケージが基板上に実装さ
れた状態を示す斜視図である。図３は、図２の第１実施
形態のＩＣパッケージの分解斜視図である。図４は、図
２のＩＣパッケージを底面側から見た分解斜視図であ
る。図５は、第１実施形態のＩＣパッケージが基板上に
実装された状態の図２のＡ−Ａ線に沿った断面図であ
る。図６は、本発明の第２実施形態のＩＣパッケージの
分解斜視図である。図７は、本発明の第２実施形態のＩ
Ｃパッケージが基板上に実装された状態を示す図２のＡ
−Ａ線に沿った断面図である。図８は、図２ないし図７
に示されたＩＣパッケージの左側に隣接する導電トレー
スの好適なレイアウトの平面図である。
【００１１】図２は、本発明の実施形態１０，１０ａの
いずれかに従った集積回路パッケージ（以下単にパッケ
ージという）１０，１０ａを示す。パッケージ１０，１
０ａは基板１１に実装可能である。図５は、基板上に実
装された本発明の第１実施形態のパッケージ１０を図２
のＡ−Ａ線に沿って断面した図である。対照的に、図７
は、本発明の第２実施形態のパッケージ１０ａが基板１
１上に実装された状態を示す図２のＡ−Ａ線に沿った断
面図である。２つの実施形態１０，１０ａの部品は極め
て類似しているので、類似の要素を識別するのに類似し
た参照符号が使用され、参照符号ａは第２実施形態のパ
ッケージ１０ａに関連して付加される。
いずれかに従った集積回路パッケージ（以下単にパッケ
ージという）１０，１０ａを示す。パッケージ１０，１
０ａは基板１１に実装可能である。図５は、基板上に実
装された本発明の第１実施形態のパッケージ１０を図２
のＡ−Ａ線に沿って断面した図である。対照的に、図７
は、本発明の第２実施形態のパッケージ１０ａが基板１
１上に実装された状態を示す図２のＡ−Ａ線に沿った断
面図である。２つの実施形態１０，１０ａの部品は極め
て類似しているので、類似の要素を識別するのに類似し
た参照符号が使用され、参照符号ａは第２実施形態のパ
ッケージ１０ａに関連して付加される。
【００１２】図２ないし図５は第１実施形態のパッケー
ジ１０に関するものであり、図２、図６及び図７は第２
実施形態のパッケージ１０ａに関するものである。図２
ないし図７に示されるように、パッケージ１０，１０ａ
は共に、基部材１２，１２ａ、カバー１４，１４ａ及び
相互接続部１６，１６ａを有する。更に、図２、図５及
び図７に示されるように、基部材１２，１２ａ及びカバ
ー１４，１４ａが相互接続部１６，１６ａと係合する
と、ハウジングが形成され、このハウジング内にはガラ
ス製ミリ波回路又はGaAsミリ波回路等の集積回路（Ｉ
Ｃ）１８，１８ａがある。図５に示される第１実施形態
のパッケージ１０において、ＩＣ１８は、基部材１２の
頂面１９に実装されると共に相互接続部１６の開口２０
内に配置される。図７に示される第２実施形態のパッケ
ージ１０ａにおいて、ＩＣ１８ａは相互接続部１６上に
直接的にフリップチップ実装される。両実施形態のパッ
ケージ１０，１０ａは、基部材１２，１２ａ、ＩＣ１
８，１８ａ、相互接続部１６，１６ａ及びカバー１４，
１４ａからなり、基部材１２，１２ａ及びカバー１４，
１４ａが相互接続部１６，１６ａと係合すると、ＩＣ１
８，１８ａはハウジング内に収容される。
ジ１０に関するものであり、図２、図６及び図７は第２
実施形態のパッケージ１０ａに関するものである。図２
ないし図７に示されるように、パッケージ１０，１０ａ
は共に、基部材１２，１２ａ、カバー１４，１４ａ及び
相互接続部１６，１６ａを有する。更に、図２、図５及
び図７に示されるように、基部材１２，１２ａ及びカバ
ー１４，１４ａが相互接続部１６，１６ａと係合する
と、ハウジングが形成され、このハウジング内にはガラ
ス製ミリ波回路又はGaAsミリ波回路等の集積回路（Ｉ
Ｃ）１８，１８ａがある。図５に示される第１実施形態
のパッケージ１０において、ＩＣ１８は、基部材１２の
頂面１９に実装されると共に相互接続部１６の開口２０
内に配置される。図７に示される第２実施形態のパッケ
ージ１０ａにおいて、ＩＣ１８ａは相互接続部１６上に
直接的にフリップチップ実装される。両実施形態のパッ
ケージ１０，１０ａは、基部材１２，１２ａ、ＩＣ１
８，１８ａ、相互接続部１６，１６ａ及びカバー１４，
１４ａからなり、基部材１２，１２ａ及びカバー１４，
１４ａが相互接続部１６，１６ａと係合すると、ＩＣ１
８，１８ａはハウジング内に収容される。
【００１３】前述の通り、両パッケージ１０，１０ａ
は、図２、図５及び図７に示されるように基板１１上に
実装可能である。基板１１は、その表面に導電トレース
を有する印刷配線基板又は印刷回路基板であってもよ
い。後述するように、パッケージ１０，１０ａは、パッ
ケージ１０，１０ａ内のＩＣ１８，１８ａがパッケージ
１０，１０ａの相互接続部１６，１６ａを介して基板１
１の導電トレース２２に電気的に接続されるように、基
板上に実装するのが好ましい。
は、図２、図５及び図７に示されるように基板１１上に
実装可能である。基板１１は、その表面に導電トレース
を有する印刷配線基板又は印刷回路基板であってもよ
い。後述するように、パッケージ１０，１０ａは、パッ
ケージ１０，１０ａ内のＩＣ１８，１８ａがパッケージ
１０，１０ａの相互接続部１６，１６ａを介して基板１
１の導電トレース２２に電気的に接続されるように、基
板上に実装するのが好ましい。
【００１４】パッケージ１０，１０ａの基部材１２，１
２ａは、焼結又は金属射出成形を使用したタングステン
銅の複合マトリックス金属製である。しかし、銅モリブ
デン等の他の金属も使用可能である。基部材１２，１２
ａは、電解ニッケルを下地として金めっきされるのが好
ましい。基部材１２，１２ａは、それを構成する材料を
問わないが、少なくとも第１実施形態に関してはＩＣ１
８，１８ａと両立できる(compatible)材料で構成される
ことが好ましい。とりわけ、前述の通り第１実施形態の
パッケージ１０において、ＩＣ１８は基部材１２の頂面
１９に実装されると共に相互接続部１６の開口２０内に
配置されるので、基部材１２，１２ａはＩＣ１８，１８
ａの熱膨張係数（ＣＴＥ）と両立できるＣＴＥを有する
ことが好ましい。基部材１２，１２ａは、パッケージ１
０，１０ａ内でＩＣ１８，１８ａ用のヒートシンクとし
て機能する。基部材１２の頂面１９は、良好な接触面を
提供するため比較的平坦であることが好ましい。これに
より、熱転移効率が高められる。
２ａは、焼結又は金属射出成形を使用したタングステン
銅の複合マトリックス金属製である。しかし、銅モリブ
デン等の他の金属も使用可能である。基部材１２，１２
ａは、電解ニッケルを下地として金めっきされるのが好
ましい。基部材１２，１２ａは、それを構成する材料を
問わないが、少なくとも第１実施形態に関してはＩＣ１
８，１８ａと両立できる(compatible)材料で構成される
ことが好ましい。とりわけ、前述の通り第１実施形態の
パッケージ１０において、ＩＣ１８は基部材１２の頂面
１９に実装されると共に相互接続部１６の開口２０内に
配置されるので、基部材１２，１２ａはＩＣ１８，１８
ａの熱膨張係数（ＣＴＥ）と両立できるＣＴＥを有する
ことが好ましい。基部材１２，１２ａは、パッケージ１
０，１０ａ内でＩＣ１８，１８ａ用のヒートシンクとし
て機能する。基部材１２の頂面１９は、良好な接触面を
提供するため比較的平坦であることが好ましい。これに
より、熱転移効率が高められる。
【００１５】図５に示されるように、第１実施形態のパ
ッケージ１０において、相互接続部１６は基部材１２の
頂面１９に実装される。相互接続部１６は、例えば、Ｂ
段階の膜状接着剤を用いて基部材１２の頂面１９にエポ
キシ接着されてもよい。第１実施形態のパッケージ１０
において、ＩＣ１８が基部材１２実装されると共に相互
接続部１６に設けられた開口２０内に配置されると、相
互接続部１６はボンディングワイヤ２４等によりＩＣ１
８上のコンタクト２６に電気的接続される。
ッケージ１０において、相互接続部１６は基部材１２の
頂面１９に実装される。相互接続部１６は、例えば、Ｂ
段階の膜状接着剤を用いて基部材１２の頂面１９にエポ
キシ接着されてもよい。第１実施形態のパッケージ１０
において、ＩＣ１８が基部材１２実装されると共に相互
接続部１６に設けられた開口２０内に配置されると、相
互接続部１６はボンディングワイヤ２４等によりＩＣ１
８上のコンタクト２６に電気的接続される。
【００１６】図２、図６及び図７に示される第２実施形
態のパッケージ１０ａにおいて、相互接続部１６ａには
ＩＣ１８ａを受容する開口が設けられていない。ＩＣ１
８ａは、相互接続部１６ａ上に直接フリップチップ実装
される。
態のパッケージ１０ａにおいて、相互接続部１６ａには
ＩＣ１８ａを受容する開口が設けられていない。ＩＣ１
８ａは、相互接続部１６ａ上に直接フリップチップ実装
される。
【００１７】両実施形態１０，１０ａにおいて、相互接
続部１６，１６ａは、基部材１２，１２ａの対向する側
部から延び、パッケージ１０，１０ａが実装されると、
図２、図５及び図７に示されるように基板１１の導電ト
レース２２（図２参照）等に電気的接続される。とりわ
け、湾曲部２８，２８ａを相互接続部１６，１６ａの概
ね各端部に設けてもよい。ここで、各湾曲部２８，２８
ａは、基板１１と接触して電気的接続するためのボンド
点を提供する。図示されるように、湾曲部２８，２８ａ
が内方に湾曲する湾曲部を形成することが好ましい。こ
れにより、パッケージ１０の基板１１に対するとりわけ
効率的な電気実装が得られる。ボンド点及び基部材の底
面３０，３０ａは、略共平面(coplanar)であるため、組
立の際、ボンド点及び基部材１２，１２ａの底面３０，
３０ａが基板１１に同時に係合する。両実施形態におい
て、ＩＣ１８，１８ａが相互接続部１６，１６ａに電気
的接続されているので、いずれかのパッケージ１０，１
０ａが基板１１上に実装される結果生ずる相互接続部１
６，１６ａ及び基板１１間の電気的接続により、パッケ
ージ１０，１０ａ内のＩＣ１８，１８ａは基板１１に電
気的接続される。
続部１６，１６ａは、基部材１２，１２ａの対向する側
部から延び、パッケージ１０，１０ａが実装されると、
図２、図５及び図７に示されるように基板１１の導電ト
レース２２（図２参照）等に電気的接続される。とりわ
け、湾曲部２８，２８ａを相互接続部１６，１６ａの概
ね各端部に設けてもよい。ここで、各湾曲部２８，２８
ａは、基板１１と接触して電気的接続するためのボンド
点を提供する。図示されるように、湾曲部２８，２８ａ
が内方に湾曲する湾曲部を形成することが好ましい。こ
れにより、パッケージ１０の基板１１に対するとりわけ
効率的な電気実装が得られる。ボンド点及び基部材の底
面３０，３０ａは、略共平面(coplanar)であるため、組
立の際、ボンド点及び基部材１２，１２ａの底面３０，
３０ａが基板１１に同時に係合する。両実施形態におい
て、ＩＣ１８，１８ａが相互接続部１６，１６ａに電気
的接続されているので、いずれかのパッケージ１０，１
０ａが基板１１上に実装される結果生ずる相互接続部１
６，１６ａ及び基板１１間の電気的接続により、パッケ
ージ１０，１０ａ内のＩＣ１８，１８ａは基板１１に電
気的接続される。
【００１８】図５及び図７を参照して、両実施形態のパ
ッケージ１０，１０ａにおける相互接続部１６，１６ａ
好適な構造について説明する。相互接続部１６，１６ａ
は、多層に形成され、金属化されたポリイミドフィルム
であるのが好ましい。とりわけ、絶縁層３２，３２ａが
基部層３４，３４ａ及び伝送層３６，３６ａ間に配置さ
れ、基部層３４，３４ａが、パッケージ１０，１０ａを
構成する基部材１２，１２ａと係合している。基部層３
４，３４ａ及び基部材１２，１２ａの係合は、マイクロ
波用途では非常に重要な効率的な熱転移を提供すること
により、パッケージ１０，１０ａの熱放散能力を高め
る。相互接続部１６，１６ａの基部層３４，３４ａは、
約200μmの厚さを有する金属、好ましくは銅である。絶
縁層３２，３２ａは、基部層３４，３４ａに積層又は接
着されたポリイミドの誘電層である。絶縁層３２，３２
ａは約42μmの厚さを有することが好ましい。誘電層３
２，３２ａ及び基部層３４，３４ａの合計厚さは、ＩＣ
１８，１８ａの厚さと略等しいことが好ましい。この基
板材料（銅の基部層３４，３４ａ、ポリイミドの誘電層
３２，３２ａ及び伝送層３６，３６ａ）は、三井化学か
ら登録商標「クールベース」で市販されている。相互接
続部１６，１６ａの伝送層３６，３６ａは、パターン形
成された導電トレース３８，３８ａを具備し（図２ない
し図４、及び図６参照）、約18μmの厚さを有する金め
っきされた銅のトレースで形成されてもよい。図２ない
し図４、及び図６に示されるように、伝送層は、伝送線
４２，４２ａ及び幅広トレース３９，３９ａと共にバイ
アス線４０，４０ａを含んでもよい。図５に示して前述
したように、第１実施形態のパッケージ１０において、
開口２０はＩＣ１８を受容するために相互接続部１６に
設けられ、ＩＣ１８は基部材１２の頂面１９上に直接実
装される。図７に示して前述したように、第２実施形態
のパッケージ１０ａにおいて、ＩＣ１８ａは、相互接続
部１６ａの表面上に、詳細には相互接続部の伝送導電層
３６ａ上に直接フリップチップ実装される。
ッケージ１０，１０ａにおける相互接続部１６，１６ａ
好適な構造について説明する。相互接続部１６，１６ａ
は、多層に形成され、金属化されたポリイミドフィルム
であるのが好ましい。とりわけ、絶縁層３２，３２ａが
基部層３４，３４ａ及び伝送層３６，３６ａ間に配置さ
れ、基部層３４，３４ａが、パッケージ１０，１０ａを
構成する基部材１２，１２ａと係合している。基部層３
４，３４ａ及び基部材１２，１２ａの係合は、マイクロ
波用途では非常に重要な効率的な熱転移を提供すること
により、パッケージ１０，１０ａの熱放散能力を高め
る。相互接続部１６，１６ａの基部層３４，３４ａは、
約200μmの厚さを有する金属、好ましくは銅である。絶
縁層３２，３２ａは、基部層３４，３４ａに積層又は接
着されたポリイミドの誘電層である。絶縁層３２，３２
ａは約42μmの厚さを有することが好ましい。誘電層３
２，３２ａ及び基部層３４，３４ａの合計厚さは、ＩＣ
１８，１８ａの厚さと略等しいことが好ましい。この基
板材料（銅の基部層３４，３４ａ、ポリイミドの誘電層
３２，３２ａ及び伝送層３６，３６ａ）は、三井化学か
ら登録商標「クールベース」で市販されている。相互接
続部１６，１６ａの伝送層３６，３６ａは、パターン形
成された導電トレース３８，３８ａを具備し（図２ない
し図４、及び図６参照）、約18μmの厚さを有する金め
っきされた銅のトレースで形成されてもよい。図２ない
し図４、及び図６に示されるように、伝送層は、伝送線
４２，４２ａ及び幅広トレース３９，３９ａと共にバイ
アス線４０，４０ａを含んでもよい。図５に示して前述
したように、第１実施形態のパッケージ１０において、
開口２０はＩＣ１８を受容するために相互接続部１６に
設けられ、ＩＣ１８は基部材１２の頂面１９上に直接実
装される。図７に示して前述したように、第２実施形態
のパッケージ１０ａにおいて、ＩＣ１８ａは、相互接続
部１６ａの表面上に、詳細には相互接続部の伝送導電層
３６ａ上に直接フリップチップ実装される。
【００１９】図２、図５及び図７に示して前述したよう
に、いずれかのパッケージ１０，１０ａが基板１１上に
実装されると、相互接続部１６，１６ａは基板１１と電
気的接続することが好ましい。とりわけ、相互接続部１
６，１６ａの伝送層３６，３６ａは、基板１１と接触す
ると共に基板上の導電トレース２２と電気的接続する。
伝送線４２，４２ａは、例えば、基板１１上の導電トレ
ース２２に対する高周波媒介接続として使用されてもよ
い。従って、相互接続部１６，１６ａがパッケージ１
０，１０ａ内でＩＣ１８，１８ａに電気的接続されてい
るので、基板１１上の導電トレース２２は、相互接続部
の伝送線４２，４２ａを介してＩＣ１８，１８ａに電気
的接続されることになる。これにより、インピーダンス
不連続点が最少である、基板１１表面及びパッケージ１
０，１０ａ間の連続変換が内部（とりわけ、ＩＣ１８，
１８ａ及び相互接続部１６，１６ａ間の電気的接続点）
に得られる。図２、図３及び図６に示されるように、頂
部に位置する接地を相互接続部の基部層３４に接続す
る、好ましくはめっきされた盲バイア４６，４６ａが、
相互接続部１６，１６ａに設けられる。バイア４６，４
６ａは接近した間隔で配置され、相互接続部１６，１６
ａのモードなし動作を保証することが好ましい。とりわ
け、バイアは、最大の動作周波数の１／４波長より互い
に接近していることが好ましい。
に、いずれかのパッケージ１０，１０ａが基板１１上に
実装されると、相互接続部１６，１６ａは基板１１と電
気的接続することが好ましい。とりわけ、相互接続部１
６，１６ａの伝送層３６，３６ａは、基板１１と接触す
ると共に基板上の導電トレース２２と電気的接続する。
伝送線４２，４２ａは、例えば、基板１１上の導電トレ
ース２２に対する高周波媒介接続として使用されてもよ
い。従って、相互接続部１６，１６ａがパッケージ１
０，１０ａ内でＩＣ１８，１８ａに電気的接続されてい
るので、基板１１上の導電トレース２２は、相互接続部
の伝送線４２，４２ａを介してＩＣ１８，１８ａに電気
的接続されることになる。これにより、インピーダンス
不連続点が最少である、基板１１表面及びパッケージ１
０，１０ａ間の連続変換が内部（とりわけ、ＩＣ１８，
１８ａ及び相互接続部１６，１６ａ間の電気的接続点）
に得られる。図２、図３及び図６に示されるように、頂
部に位置する接地を相互接続部の基部層３４に接続す
る、好ましくはめっきされた盲バイア４６，４６ａが、
相互接続部１６，１６ａに設けられる。バイア４６，４
６ａは接近した間隔で配置され、相互接続部１６，１６
ａのモードなし動作を保証することが好ましい。とりわ
け、バイアは、最大の動作周波数の１／４波長より互い
に接近していることが好ましい。
【００２０】図２、図５及び図７に示して前述したよう
に、両実施形態において、カバー１４，１４ａは基部材
１２，１２ａと係合してハウジングを形成する。とりわ
け、カバー１４，１４ａは、基部材１２，１２ａにエポ
キシ接着されてハウジングを形成し、相互接続部１６，
１６ａ及びＩＣ１８，１８ａ間の電気接続部と同様にＩ
Ｃ１８，１８ａを取り囲む。カバー１４，１４ａは、Ｂ
段階エポキシ封止を用いて相互接続部１６，１６ａにエ
ポキシ接着されてもよい。カバー１４，１４ａはＰＥＩ
ポリマ等の射出成形ポリマを用いて形成されるのが好ま
しい。カバーはセラミックであってもよい。
に、両実施形態において、カバー１４，１４ａは基部材
１２，１２ａと係合してハウジングを形成する。とりわ
け、カバー１４，１４ａは、基部材１２，１２ａにエポ
キシ接着されてハウジングを形成し、相互接続部１６，
１６ａ及びＩＣ１８，１８ａ間の電気接続部と同様にＩ
Ｃ１８，１８ａを取り囲む。カバー１４，１４ａは、Ｂ
段階エポキシ封止を用いて相互接続部１６，１６ａにエ
ポキシ接着されてもよい。カバー１４，１４ａはＰＥＩ
ポリマ等の射出成形ポリマを用いて形成されるのが好ま
しい。カバーはセラミックであってもよい。
【００２１】両パッケージ１０，１０ａの組立について
説明する。最初に、相互接続部１６，１６ａが基部材１
２，１２ａ上に設置される。前述の通り、Ｂ段階エポキ
シ取付け工程を用いてこの設置を実行することができ
る。次に、図５に示された第１実施形態のパッケージ１
０については、ＩＣ１８が実装される領域の基部材１２
の頂面１９に導電性エポキシが塗布される。図７に示さ
れた第２実施形態のパッケージ１０ａについては、相互
接続部１６ａのＩＣ１８ａが実装される領域に導電性エ
ポキシが塗布される。導電性エポキシは、引張り応力が
低い材料であることが好ましい。エポキシの塗布は、ス
クリーン印刷、パッド印刷及び注入器による注入を含む
種々の技法のいずれかを用いて行うことができる。ま
た、相互接続部１６ａへのＩＣ１８ａ取付けについて
は、リフロー半田付け工程を用いることができる。次
に、ＩＣ１８，１８ａは、（第１実施形態のパッケージ
１０では）相互接続部１６の開口２０内の基部材１２の
頂面１９上に、（第２実施形態のパッケージ１０ａで
は）相互接続部１６ａに直接配置され、エポキシを硬化
又は半田リフローする。その後、第１実施形態において
は熱音波工程を用いて、相互接続部１６をＩＣ１８にボ
ンディングする。次に、カバー１４，１４ａの封止縁に
エポキシ封止リングを塗布し、カバー１４，１４ａを基
部材１２，１２ａに取り付け、エポキシ封止リングを硬
化させる。続いて、パッケージ１０，１０ａを基板１１
上に実装する前に、パッケージ１０，１０ａを電気的に
試験するのが好ましい。
説明する。最初に、相互接続部１６，１６ａが基部材１
２，１２ａ上に設置される。前述の通り、Ｂ段階エポキ
シ取付け工程を用いてこの設置を実行することができ
る。次に、図５に示された第１実施形態のパッケージ１
０については、ＩＣ１８が実装される領域の基部材１２
の頂面１９に導電性エポキシが塗布される。図７に示さ
れた第２実施形態のパッケージ１０ａについては、相互
接続部１６ａのＩＣ１８ａが実装される領域に導電性エ
ポキシが塗布される。導電性エポキシは、引張り応力が
低い材料であることが好ましい。エポキシの塗布は、ス
クリーン印刷、パッド印刷及び注入器による注入を含む
種々の技法のいずれかを用いて行うことができる。ま
た、相互接続部１６ａへのＩＣ１８ａ取付けについて
は、リフロー半田付け工程を用いることができる。次
に、ＩＣ１８，１８ａは、（第１実施形態のパッケージ
１０では）相互接続部１６の開口２０内の基部材１２の
頂面１９上に、（第２実施形態のパッケージ１０ａで
は）相互接続部１６ａに直接配置され、エポキシを硬化
又は半田リフローする。その後、第１実施形態において
は熱音波工程を用いて、相互接続部１６をＩＣ１８にボ
ンディングする。次に、カバー１４，１４ａの封止縁に
エポキシ封止リングを塗布し、カバー１４，１４ａを基
部材１２，１２ａに取り付け、エポキシ封止リングを硬
化させる。続いて、パッケージ１０，１０ａを基板１１
上に実装する前に、パッケージ１０，１０ａを電気的に
試験するのが好ましい。
【００２２】パッケージ１０，１０ａを基板上に実装す
ると、リフロー半田付け工程を行うことができる。組み
立てられたパッケージは、最初、印刷配線基板１１の対
応するトレース２２上に配置され、リフロー半田付けの
際に、溶融した半田の表面張力に基づいた最終的な位置
決めが達成される。更に、組立後のパッケージ１０，１
０ａが印刷配線基板１１と接触すると、相互接続部のボ
ンド点（相互接続部１６，１６ａが印刷配線基板１１と
接触する点）及び基部材１２，１２ａの底面３０，３０
ａが、印刷配線基板１１と同時に係合することが好まし
い。好適には、相互接続部１６，１６ａの伝送層３６，
３６ａが印刷配線基板１１上の導電トレース２２と電気
的接続するので、導電トレース２２は、相互接続部１
６，１６ａを介してＩＣ１８，１８ａに電気的接続され
る。
ると、リフロー半田付け工程を行うことができる。組み
立てられたパッケージは、最初、印刷配線基板１１の対
応するトレース２２上に配置され、リフロー半田付けの
際に、溶融した半田の表面張力に基づいた最終的な位置
決めが達成される。更に、組立後のパッケージ１０，１
０ａが印刷配線基板１１と接触すると、相互接続部のボ
ンド点（相互接続部１６，１６ａが印刷配線基板１１と
接触する点）及び基部材１２，１２ａの底面３０，３０
ａが、印刷配線基板１１と同時に係合することが好まし
い。好適には、相互接続部１６，１６ａの伝送層３６，
３６ａが印刷配線基板１１上の導電トレース２２と電気
的接続するので、導電トレース２２は、相互接続部１
６，１６ａを介してＩＣ１８，１８ａに電気的接続され
る。
【００２３】基板１１上の導電トレース２２の好適なパ
ターンについて、前述のいずれかのパッケージ１０，１
０ａの好適寸法と共に説明する。パッケージ１０，１０
ａの一側に隣接する基板１１上の導電トレース２２のパ
ターンは、パッケージ１０，１０ａの他側に隣接するパ
ターンと略同一であるのが好ましく、鏡像関係になって
いてもよい。
ターンについて、前述のいずれかのパッケージ１０，１
０ａの好適寸法と共に説明する。パッケージ１０，１０
ａの一側に隣接する基板１１上の導電トレース２２のパ
ターンは、パッケージ１０，１０ａの他側に隣接するパ
ターンと略同一であるのが好ましく、鏡像関係になって
いてもよい。
【００２４】図８に、パッケージ１０，１０ａの左側に
隣接する基板１１の導体２２の好適なレイアウトが示さ
れている。右側に沿ったレイアウトは、図８に示された
ものの単なる鏡像であることが好ましい。
隣接する基板１１の導体２２の好適なレイアウトが示さ
れている。右側に沿ったレイアウトは、図８に示された
ものの単なる鏡像であることが好ましい。
【００２５】図示されたように、トレースは、中央トレ
ース１００及びこの中央トレース１００の両側に位置す
る他のトレース１０２，１０４，１０６からなることが
好ましい。これらのトレース間には間隙１０８，１１
０，１１２が設けられている。中央トレース１００は幅
0.74mmであり、隣接する間隙１０８は幅0.25mmであるの
が好ましい。側方のトレース１０２は幅1.16mmである
が、寸法１１４は0.3mm、寸法１１６は1.02mmであるこ
とが好ましい。図示されたように、めっきされたスルー
ホール１１８が幅広トレース１０２の各々に設けられる
のが好ましい。
ース１００及びこの中央トレース１００の両側に位置す
る他のトレース１０２，１０４，１０６からなることが
好ましい。これらのトレース間には間隙１０８，１１
０，１１２が設けられている。中央トレース１００は幅
0.74mmであり、隣接する間隙１０８は幅0.25mmであるの
が好ましい。側方のトレース１０２は幅1.16mmである
が、寸法１１４は0.3mm、寸法１１６は1.02mmであるこ
とが好ましい。図示されたように、めっきされたスルー
ホール１１８が幅広トレース１０２の各々に設けられる
のが好ましい。
【００２６】寸法１１６により規定されるされる部分
で、パッケージ１０，１０ａが中央トレース１００と接
触することが好ましい。とりわけ、各パッケージ１０，
１０ａの中央トレース４０，４０ａ（図３及び図６参
照）は、好適には幅0.13mmであり、寸法１１６により規
定された部分で基板１１上の中央トレース１００に接触
する。好適には、幅広トレース３９，３９ａは、約1.59
mmであり、中央トレース４０，４０ａから約0.13mm離れ
ている。好適には、パッケージ１０，１０ａの穴４６，
４６ａは幅が約0.25mmであり、相互接続部１６，１６ａ
の端部の湾曲部２８，２８ａは、各々0.71mmの水平方向
半径及び0.95mmの垂直方向半径を有する。好適には、湾
曲部２８，２８ａの端部は基板１１上に約0.79mmある
が、相互接続部１６，１６ａの底面１２４は、パッケー
ジ１０，１０ａがその上に実装される際に、基板１１か
ら約1.76mm離れている。好適には、基板の誘電部は幅0.
25mmであるが、相互接続部１６，１６ａの誘電部は幅が
約0.05mmである。
で、パッケージ１０，１０ａが中央トレース１００と接
触することが好ましい。とりわけ、各パッケージ１０，
１０ａの中央トレース４０，４０ａ（図３及び図６参
照）は、好適には幅0.13mmであり、寸法１１６により規
定された部分で基板１１上の中央トレース１００に接触
する。好適には、幅広トレース３９，３９ａは、約1.59
mmであり、中央トレース４０，４０ａから約0.13mm離れ
ている。好適には、パッケージ１０，１０ａの穴４６，
４６ａは幅が約0.25mmであり、相互接続部１６，１６ａ
の端部の湾曲部２８，２８ａは、各々0.71mmの水平方向
半径及び0.95mmの垂直方向半径を有する。好適には、湾
曲部２８，２８ａの端部は基板１１上に約0.79mmある
が、相互接続部１６，１６ａの底面１２４は、パッケー
ジ１０，１０ａがその上に実装される際に、基板１１か
ら約1.76mm離れている。好適には、基板の誘電部は幅0.
25mmであるが、相互接続部１６，１６ａの誘電部は幅が
約0.05mmである。
【００２７】もちろん、トレース及び相互接続部１６，
１６ａに関して他の寸法であってもよく、この場合も本
発明の範囲内である。本発明の実施形態を図示及び説明
したが、特許請求の範囲から離れることなく本発明を変
形・変更することは当業者であれば容易である。
１６ａに関して他の寸法であってもよく、この場合も本
発明の範囲内である。本発明の実施形態を図示及び説明
したが、特許請求の範囲から離れることなく本発明を変
形・変更することは当業者であれば容易である。
【００２８】
【発明の効果】本発明の集積回路パッケージによれば、
集積回路と、基部層、伝送導電層、並びに前記基部層及
び前記導電層間に配置された誘電層を具備する多層相互
接続部であって、前記導電層が、基板に電気的接続可能
であると共に前記集積回路に電気的接続された多層相互
接続部と、前記相互接続部の前記基部層と係合する基部
材とを具備するので、効率的な熱放散能力を有しなが
ら、パッケージ構造を出入りするエネルギーを効率的に
結合する集積回路パッケージが得られる。
集積回路と、基部層、伝送導電層、並びに前記基部層及
び前記導電層間に配置された誘電層を具備する多層相互
接続部であって、前記導電層が、基板に電気的接続可能
であると共に前記集積回路に電気的接続された多層相互
接続部と、前記相互接続部の前記基部層と係合する基部
材とを具備するので、効率的な熱放散能力を有しなが
ら、パッケージ構造を出入りするエネルギーを効率的に
結合する集積回路パッケージが得られる。
【００２９】本発明のミリ波集積回路パッケージによれ
ば、ミリ波集積回路と、導電性の基部層、導電トレース
層、並びに前記基部層及び前記導電トレース層間に配置
された誘電層を具備する多層相互接続部であって、前記
導電トレース層が基板に電気的接続可能であるボンド点
を有し、前記導電トレース層が前記ミリ波集積回路に電
気的接続され、前記多層相互接続部が、前記基部層を前
記導電トレース層に電気的接続する少なくとも１個のバ
イアを具備する多層相互接続部と、前記相互接続部の前
記基部層に積層される基部材であって、該基部材の表面
が前記多層相互接続部の前記導電トレース層のボンド点
に対して配列され、この結果、前記多層相互接続部の前
記導電トレース層の前記ボンド点が前記基板に電気的接
続されると、前記基部材の前記表面が前記基板に接触す
る基部材と、前記多層相互接続部と係合するカバー部材
であって、前記ミリ波集積回路を取り囲むと共に、前記
ミリ波集積回路が前記多層相互接続部の前記導電トレー
ス層に電気的接続された点を取り囲むカバー部材とを具
備するので、効率的な熱放散能力を有しながら、パッケ
ージ構造を出入りするエネルギーを効率的に結合するミ
リ波集積回路パッケージが得られる。
ば、ミリ波集積回路と、導電性の基部層、導電トレース
層、並びに前記基部層及び前記導電トレース層間に配置
された誘電層を具備する多層相互接続部であって、前記
導電トレース層が基板に電気的接続可能であるボンド点
を有し、前記導電トレース層が前記ミリ波集積回路に電
気的接続され、前記多層相互接続部が、前記基部層を前
記導電トレース層に電気的接続する少なくとも１個のバ
イアを具備する多層相互接続部と、前記相互接続部の前
記基部層に積層される基部材であって、該基部材の表面
が前記多層相互接続部の前記導電トレース層のボンド点
に対して配列され、この結果、前記多層相互接続部の前
記導電トレース層の前記ボンド点が前記基板に電気的接
続されると、前記基部材の前記表面が前記基板に接触す
る基部材と、前記多層相互接続部と係合するカバー部材
であって、前記ミリ波集積回路を取り囲むと共に、前記
ミリ波集積回路が前記多層相互接続部の前記導電トレー
ス層に電気的接続された点を取り囲むカバー部材とを具
備するので、効率的な熱放散能力を有しながら、パッケ
ージ構造を出入りするエネルギーを効率的に結合するミ
リ波集積回路パッケージが得られる。
【００３０】本発明の集積回路パッケージを基板に組立
及び実装する方法によれば、基部層及び導電層間に配置
された誘電層を有する多層相互接続部と、前記多層相互
接続部の前記基部層と接触可能に係合する基部材とを具
備する集積回路パッケージを基板に組立及び実装する方
法であって、前記基部材上に集積回路を接着する工程
と、前記集積回路を前記多層相互接続部の前記導電層に
電気的接続する工程と、前記多層相互接続部にカバー部
材を配置する工程と、前記多層相互接続部の前記導電層
を前記基板に接続すると同時に前記基部材の表面を前記
基板に接着する工程とにより、前記集積回路パッケージ
を前記基板に実装することを特徴とするので、基板に対
する集積回路パッケージの効率的な実装が実現できる。
及び実装する方法によれば、基部層及び導電層間に配置
された誘電層を有する多層相互接続部と、前記多層相互
接続部の前記基部層と接触可能に係合する基部材とを具
備する集積回路パッケージを基板に組立及び実装する方
法であって、前記基部材上に集積回路を接着する工程
と、前記集積回路を前記多層相互接続部の前記導電層に
電気的接続する工程と、前記多層相互接続部にカバー部
材を配置する工程と、前記多層相互接続部の前記導電層
を前記基板に接続すると同時に前記基部材の表面を前記
基板に接着する工程とにより、前記集積回路パッケージ
を前記基板に実装することを特徴とするので、基板に対
する集積回路パッケージの効率的な実装が実現できる。
【図１】従来例のＩＣパッケージの側面断面図である。
【図２】本発明の２実施形態のうちいずれかに従ったＩ
Ｃパッケージが基板上に実装された状態を示す斜視図で
ある。
Ｃパッケージが基板上に実装された状態を示す斜視図で
ある。
【図３】図２の第１実施形態のＩＣパッケージの分解斜
視図である。
視図である。
【図４】図２のＩＣパッケージを底面側から見た分解斜
視図である。
視図である。
【図５】第１実施形態のＩＣパッケージが基板上に実装
された状態の図２のＡ−Ａ線に沿った断面図である。
された状態の図２のＡ−Ａ線に沿った断面図である。
【図６】本発明の第２実施形態のＩＣパッケージの分解
斜視図である。
斜視図である。
【図７】本発明の第２実施形態のＩＣパッケージが基板
上に実装された状態を示す図２のＡ−Ａ線に沿った断面
図である。
上に実装された状態を示す図２のＡ−Ａ線に沿った断面
図である。
【図８】図２ないし図７に示されたＩＣパッケージの左
側に隣接する導電トレースの好適なレイアウトの平面図
である。
側に隣接する導電トレースの好適なレイアウトの平面図
である。
10、10a 集積回路パッケージ 11 基板 12、12a 基部 14、14a カバー部材 16、16a 多層相互接続部 18、18a 集積回路 20 開口 28、28a ボンド点 30、30a 表面 32、32a 誘電層 34、34a 基部層 36、36a 伝送導電層 38、38a 導電トレース層 46、46a バイア
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ３０１ Ｈ０１Ｐ 1/00 Ｚ Ｈ０１Ｐ 1/00 Ｈ０１Ｌ 23/12 Ｊ (72)発明者 ロバート ジョン スレッテン アメリカ合衆国 ニューハンプシャー州 03304 ボー ボーボグロード 163 (72)発明者 エリック ソシア アメリカ合衆国 ワシントン州 98290 スノホミッシュ 141アベニューエスイー 15130
Claims (16)
- 【請求項１】集積回路と、 基部層、伝送導電層、並びに前記基部層及び前記導電層
間に配置された誘電層を具備する多層相互接続部であっ
て、前記導電層が、基板に電気的接続可能であると共に
前記集積回路に電気的接続された多層相互接続部と、 前記相互接続部の前記基部層と係合する基部材とを具備
することを特徴とする集積回路パッケージ。 - 【請求項２】前記基部材の表面が前記多層相互接続部の
前記導電層のボンド点に対して配列され、この結果、前
記多層相互接続部の前記導電層の前記ボンド点が前記基
板に電気的接続されると、前記基部材の前記表面が前記
基板に接触することを特徴とする請求項１記載の集積回
路パッケージ。 - 【請求項３】前記多層相互接続部と係合するカバー部材
を更に具備することと特徴とする請求項２記載の集積回
路パッケージ。 - 【請求項４】前記カバー部材が成形ポリマー又はセラミ
ックから形成されていることを特徴とする請求項３記載
の集積回路パッケージ。 - 【請求項５】前記多層相互接続部が、導電性基部層と、
前記誘電層上の導電トレース層とを具備することを特徴
とする請求項１記載の集積回路パッケージ。 - 【請求項６】前記多層相互接続部が、前記導電性基部層
を少なくとも１個の前記導電トレースに電気的接続する
少なくとも１個のバイアを具備することを特徴とする請
求項５記載の集積回路パッケージ。 - 【請求項７】前記多層相互接続部が、前記導電性基部層
を少なくとも１個の前記導電トレースに電気的接続する
少なくとも２個のバイアを具備し、該バイアが、前記集
積回路パッケージの最大動作周波数の１／４波長を超え
ない距離で離間していることを特徴とする請求項１記載
の集積回路パッケージ。 - 【請求項８】前記誘電層及び前記基部層の合計厚さが前
記集積回路の厚さと略等しいことを特徴とする請求項１
記載の集積回路パッケージ。 - 【請求項９】前記集積回路が、前記多層相互接続部の前
記導電層にワイヤボンディングされることを特徴とする
請求項１記載の集積回路パッケージ。 - 【請求項１０】前記集積回路が、前記多層相互接続部の
前記導電層にフリップチップ実装されることを特徴とす
る請求項１記載の集積回路パッケージ。 - 【請求項１１】前記集積回路が、前記多層相互接続部の
開口内に配置され、前記基部材と係合することを特徴と
する請求項１記載の集積回路パッケージ。 - 【請求項１２】前記カバー部材が、前記多層相互接続部
にエポキシ封止され、前記集積回路を取り囲むと共に、
前記集積回路が前記多層相互接続部の前記導電層に電気
的接続された点を取り囲むことを特徴とする請求項４記
載の集積回路パッケージ。 - 【請求項１３】前記多層相互接続部が、その端部に内方
を向いた湾曲部を有することを特徴とする請求項１記載
の集積回路パッケージ。 - 【請求項１４】ミリ波集積回路と、 導電性の基部層、導電トレース層、並びに前記基部層及
び前記導電トレース層間に配置された誘電層を具備する
多層相互接続部であって、前記導電トレース層が基板に
電気的接続可能であるボンド点を有し、前記導電トレー
ス層が前記ミリ波集積回路に電気的接続され、前記多層
相互接続部が、前記基部層を前記導電トレース層に電気
的接続する少なくとも１個のバイアを具備する多層相互
接続部と、 前記相互接続部の前記基部層に積層される基部材であっ
て、該基部材の表面が前記多層相互接続部の前記導電ト
レース層のボンド点に対して配列され、この結果、前記
多層相互接続部の前記導電トレース層の前記ボンド点が
前記基板に電気的接続されると、前記基部材の前記表面
が前記基板に接触する基部材と、 前記多層相互接続部と係合するカバー部材であって、前
記ミリ波集積回路を取り囲むと共に、前記ミリ波集積回
路が前記多層相互接続部の前記導電トレース層に電気的
接続された点を取り囲むカバー部材とを具備することを
特徴とするミリ波集積回路パッケージ。 - 【請求項１５】前記誘電層及び前記導電性基部層の合計
厚さが前記ミリ波集積回路の厚さと略等しいことを特徴
とする請求項１４記載のミリ波集積回路パッケージ。 - 【請求項１６】基部層及び導電層間に配置された誘電層
を有する多層相互接続部と、前記多層相互接続部の前記
基部層と接触可能に係合する基部材とを具備する集積回
路パッケージを基板に組立及び実装する方法であって、 前記基部材上に集積回路を接着する工程と、 前記集積回路を前記多層相互接続部の前記導電層に電気
的接続する工程と、 前記多層相互接続部にカバー部材を配置する工程と、 前記多層相互接続部の前記導電層を前記基板に接続する
と同時に前記基部材の表面を前記基板に接着する工程と
により、前記集積回路パッケージを前記基板に実装する
ことを特徴とする集積回路パッケージを基板に組立及び
実装する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/317100 | 1999-05-20 | ||
| US31710099A | 1999-05-21 | 1999-05-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353770A true JP2000353770A (ja) | 2000-12-19 |
Family
ID=23232123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000147889A Pending JP2000353770A (ja) | 1999-05-20 | 2000-05-19 | 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1054447A1 (ja) |
| JP (1) | JP2000353770A (ja) |
| CA (1) | CA2308943A1 (ja) |
| TW (1) | TW498527B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100385648C (zh) * | 2004-10-05 | 2008-04-30 | 夏普株式会社 | 半导体器件以及电子设备 |
| RU2500052C1 (ru) * | 2010-07-31 | 2013-11-27 | Хуавэй Текнолоджиз Ко., Лтд. | Схема микрометрового и миллиметрового волновых диапазонов |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278724A (en) * | 1992-07-06 | 1994-01-11 | International Business Machines Corporation | Electronic package and method of making same |
| US5596171A (en) * | 1993-05-21 | 1997-01-21 | Harris; James M. | Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit |
| US5783857A (en) * | 1996-07-25 | 1998-07-21 | The Whitaker Corporation | Integrated circuit package |
| JPH10321745A (ja) * | 1997-05-06 | 1998-12-04 | Whitaker Corp:The | Ｉｃパッケージ |
-
2000
- 2000-05-19 JP JP2000147889A patent/JP2000353770A/ja active Pending
- 2000-05-19 CA CA002308943A patent/CA2308943A1/en not_active Abandoned
- 2000-05-19 EP EP00304269A patent/EP1054447A1/en not_active Withdrawn
- 2000-07-13 TW TW089109722A patent/TW498527B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100385648C (zh) * | 2004-10-05 | 2008-04-30 | 夏普株式会社 | 半导体器件以及电子设备 |
| RU2500052C1 (ru) * | 2010-07-31 | 2013-11-27 | Хуавэй Текнолоджиз Ко., Лтд. | Схема микрометрового и миллиметрового волновых диапазонов |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1054447A1 (en) | 2000-11-22 |
| CA2308943A1 (en) | 2000-11-20 |
| TW498527B (en) | 2002-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| EP0933816B1 (en) | Hybrid module | |
| US6951773B2 (en) | Chip packaging structure and manufacturing process thereof | |
| US5866942A (en) | Metal base package for a semiconductor device | |
| US7098533B2 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
| KR20040020945A (ko) | 무연 멀티-다이 캐리어의 구조 및 제조방법 | |
| KR20020003305A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000106417A (ja) | マルチモジュ―ル相互接続構造物及び製造方法 | |
| US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
| KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| TWI725426B (zh) | 半導體裝置 | |
| JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| KR100618759B1 (ko) | 하이브리드 모듈 | |
| JP3715120B2 (ja) | ハイブリッドモジュール | |
| JP2000353770A (ja) | 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法 | |
| JP2722451B2 (ja) | 半導体装置 | |
| KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JP2001203301A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2004153179A (ja) | 半導体装置および電子装置 | |
| JPH07226454A (ja) | 半導体装置 | |
| JPH04144162A (ja) | 半導体装置 |