KR20040020945A - 무연 멀티-다이 캐리어의 구조 및 제조방법 - Google Patents

무연 멀티-다이 캐리어의 구조 및 제조방법 Download PDF

Info

Publication number
KR20040020945A
KR20040020945A KR10-2003-7017039A KR20037017039A KR20040020945A KR 20040020945 A KR20040020945 A KR 20040020945A KR 20037017039 A KR20037017039 A KR 20037017039A KR 20040020945 A KR20040020945 A KR 20040020945A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor die
bond pad
signal
heat spreader
Prior art date
Application number
KR10-2003-7017039A
Other languages
English (en)
Other versions
KR100579621B1 (ko
Inventor
하싼 에스. 하셰미
캐빈 제이. 코트
Original Assignee
코넥스안트 시스템스, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코넥스안트 시스템스, 인코퍼레이티드 filed Critical 코넥스안트 시스템스, 인코퍼레이티드
Publication of KR20040020945A publication Critical patent/KR20040020945A/ko
Application granted granted Critical
Publication of KR100579621B1 publication Critical patent/KR100579621B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

개시된 실시예는 2이상의 반도체 다이를 수용하는 상면을 구비하는 기판을 포함한다. 개시된 실시예는 또한 기판의 하면에 부착된 인쇄회로기판과, 기판 내의 적어도 하나의 비아를 더 포함한다. 적어도 하나의 비아는 제 1 반도체 다이의 신호 본드패드와 인쇄회로기판 사이에 전기적 접속을 제공한다. 제 1 기판 본드패드는 제 1 신호 본딩 와이어에 의해 제 1 반도체 다이의 제 1 신호 본드패드에 접속된다. 적어도 하나의 비아는 또한 제 1 반도체 다이의 제 1 신호 본드패드와 제 1 랜드 사이에 전기적 접속을 제공하며, 제 1 랜드는 인쇄회로기판에 전기적으로 접속된다.

Description

무연 멀티-다이 캐리어의 구조 및 제조방법{STRUCTURE AND METHOD FOR FABRICATION OF A LEADLESS MULTI-DIE CARRIER}
반도체 제조업은 보다 소형이면서 복합적인 다이(die)에 대한 요구에 계속 직면하고 있다. 보다 소형이면서도 복합적인 이들 다이는 또한 보다 높은 주파수에서 동작하지 않으면 안된다. 보다 소형이면서 복합적이고 또 빠른 장치에 대한 요구는 다이 자체의 제조뿐 아니라 다이를 수용하도록 사용되고 "오프칩(off-chip)" 디바이스에 전기적 접속을 제공하는 다양한 패키지, 구조 또는 캐리어의 제조에도 새로운 도전이 되고 있다.
예로서, 다른 것 보다 높은 주파수 수단에 대한 요구, 즉 온칩(on-chip) 및 오프칩 기생인자(parasitics)가 최소화되어야 한다. 예컨대, 기생 인덕턴스, 커패시턴스 및 저항은 모두 다이의 전기적 성능에 악영향을 미치므로, 그 관련된 오프칩 소자는 최소화 되어야만 한다. RF(Radio Frequency, 무선 주파수) 반도체 디바이스는 고주파에서 동작하기 때문에 이들 디바이스(즉, RF 디바이스)는 특별히 매우 낮은 기생인자를 필요로 하는 상당히 많은 종류의 디바이스의 구성요소가 된다.
최근 표면실장칩(surface mount chips)과 칩 캐리어(chip carrier)는 개별부품 반도체 패키지(discrete semiconductor package)에 비해 인기를 끌고 있다. 개별부품 반도체 패키지는 일반적으로 많은 수의 핀을 구비하며, 이것은 개별부품 반도체 패키지를 인쇄회로기판에 실장하여 전기적으로 접속하기 위해 비교적 큰 공간을 필요로 할 수 있으며, "풋프린트(footprint)"라고 칭해진다. 게다가, 개별부품 반도체 패키지의 제조와 관련된 비용 및 시간과 인쇄회로기판에 많은 수의 구멍을 뚫는 비용과 시간은 표면실장 디바이스와 칩 캐리어 등의 다른 대체물이 왜 인기를 얻고 있는지에 대한 부가적 이유에 속한다.
상이한 칩 캐리어 설계에 도달하고자 하는 기술에서는 다양한 시도가 있어왔다. 발명자 미나미 마스미(Minami Masumi)의 "전자부품 및 배선보드 디바이스"라는 명칭으로 1998년 11월 24일자 공개된 일본 공개번호 제10313071호는 반도체 디바이스에 의해 방출된 열을 소모시키는 구조를 개시하고 있다. 상기 구조는 배선 보드의 바닥에 있는 방열 패턴(thermal dissipation pattern)을 통해 베어칩(bare chip)으로부터 방출된 열을 방열판에 전달하는, 배선보드에 형성된 금속으로 패키지된 스루홀(through-hole)을 구비한다.
발명자 후지카와 오사무(Fujikawa Osamu)의 "전자부품 실장용 기판"이라는 명칭으로 1990년 2월 27일자 공개된 일본 공개번호 제02058358호는 금속도금된 상하면 사이에 샌드위치된 8개의 열전도성 수지충진홀(resin filled hole)을 포함하는 중심영역을 갖는 기판을 개시하고 있다. 그리고 방열과 내습성을 향상시키기 위해 은 페이스트 접착제로 기판의 상부 금속도금 표면의 중심영역에 전자부품을 부착한다.
발명자 미야니시 켄지(Miyanishi Kenji)의 "스택된 유리 세라믹 회로기판"이라는 명칭으로 1997년 6월 10일자 공개된 일본 공개번호 제09153679호는 7층 유리세라믹층을 포함하는 스택 유리세라믹 회로보드를 개시한다. 다층 스택 유리 세라믹 회로기판은 비아홀을 덮는 상하면 상의 표면도체로 금 또는 구리를 포함하는 다수의 비아홀을 포함한다. 상부 도체는 IC칩의 히트싱크(heat sink)로서 기능한다.
발명자 요시다 카즈오(Yoshida Kazuo)의 "반도체 디바이스"라는 명칭으로 1998년 12월 18일 공개된 일본 공개번호 제10335521호는 세라믹 기판 내에 형성된 열 비아(thermal via)와 열 비아 상부에 실장된 반도체 칩을 개시하고 있다. 열 비아의 홀의 상부는 그것이 방사상 방향으로 외부를 향할 수록 점점 얕아지는 방식으로 세라믹 기판에 형성된다.
인쇄회로기판 상에 칩을 실장하기 위한 종래의 칩 캐리어 구조는 많은 결점을 갖는다. 예컨대, 종래의 칩 캐리어는 아직 너무 많은 기생인자를 도입하고 있으며, 상기 다이에 낮은 인덕턴스와 저항 접지 접속을 제공하지 않는다. 종래의 칩 캐리어는 또한 매우 제한된 방열 능력을 가지며, 빈약한 방열 때문에 부수적인 신뢰성의 문제를 갖게 된다. 예로서 RF 어플리케이션에서 처럼 높은 주파수 어플리케이션에서는 수 와트의 전력이 단일-다이에 의해 발생된다. 반도체 다이와 칩 캐리어는 상이한 물질로 만들어지고, 각각은 상이한 열팽창 계수를 가지며, 상기 다이에 의해 생성된 열에 다르게 반응한다. 최종 열응력은 칩 캐리어로부터 다이의 분리 또는 크랙을 야기시킬 수 있으며, 예를 들어 전기적 기계적 고장을 일으킬 수 있다. 따라서 성공적인 방열이 중요하며 새로운 구조와 방법을 필요로 한다.
보다 고성능이면서 저렴한 비용에 대한 요구와 함께, 보다 소형이면서 복합적인 다이에 대한 요구는 새로운 시스템 통합의 레벨을 제공할 수 있도록 추가적으로 반도체 제조업에 요구되어 왔다. 예컨대, 전기통신과 컴퓨터 기술의 합성은 두 개의 상이한 기술, 즉 RF 기술과 디지털 기술을 동일한 칩 상에 통합하도록 반도체 제조업에 요구하여 왔다. 그러나 아날로그 RF 기술과 디지털 기술과 같은 두 종류의 상이한 기술을 동일한 칩 상에 결합하는 것은 어려운 문제이다. 예컨대, 잡음이 있는 디지털 회로는 잡음에 민감한 아날로그 회로와 통합하는 것이 어렵다.
아날로그 RF 기술과 디지털 기술 같은 두 가지의 상이한 기술을 결합하는 문제를 극복하기 위해서는 단일-다이(single die) 대신에 2이상의 별개의 다이가 동일한 패키지 내에 수용되어 상호 연결되지 않으면 안된다. 동일한 패키지 내에 2이상의 다이를 수용하는 데에는 다른 이유가 있다. 예컨대, 동일한 패키지 내에 두 개의 다이를 수용함으로써 제 1 다이 상의 반도체 다이 신호 본드패드의 직접적인 와이어 본딩에 의해 제 2 다이 상의 반도체 다이 신호 본드패드에 두 개가 다이가 서로 접속되게 된다. 이와 같이, 두 다이 사이의 비교적 짧고 낮은 기생인자 상호접속이 달성되면서 복합 상호접속 루팅(routing)에 대한 요구가 회피된다.
그러나, 종래의 멀티-다이 패키지(multi-die package)는 상술한 별도부품 반도체 패키지와 종래의 칩 캐리어의 단점이 있다. 따라서 별도부품 반도체 패키지와 종래의 칩 캐리어에 의해 직면한 문제점을 극복하면서 다중 반도체 다이를 인쇄회로기판에 지지, 수용, 및 전기적으로 연결하는 새롭고 신뢰성 있는 구조물 및 방법에 대한 필요성이 존재한다. 이처럼, 낮은 기생인자, 효율적인 방열, 및 낮은 인덕턴스와 저항접지를 제공하면서 인쇄회로기판에 수용되고 상호 접속되는 멀티-다이를 제공하는 시스템 통합의 레벨에 대한 필요성이 있다.
본 발명은 일반적으로 반도체 칩 패키징 분야에 관한 것으로, 보다 구체적으로는 무연 칩 캐리어(leadless chip carrier)의 설계 및 구조의 분야에 관한 것이다.
도 1은 본 발명의 단일-다이 실시예의 단면도
도 2A는 본 발명의 실시예의 부분 평면도.
도 2B는 본 발명의 실시예의 부분 단면도.
도 3은 "소우 싱귤레이션(saw singulation)" 단계의 완료 후, 본 발명의 실시예의 평면도.
도 4는 "소우 싱귤레이션" 단계의 완료 후, 본 발명의 실시예의 저면도.
도 5는 본 발명의 실시예의 제조공정의 전형적인 흐름도.
도 6은 "소우 싱귤레이션" 단계의 완료 후, 본 발명의 실시예의 평면도.
도 7은 본 발명의 멀티-다이 실시예의 평면도.
도 8은 별개의 열확산판을 이용하는 본 발명의 멀티-다이 실시예의 단면도.
도 9는 단일 열확산판을 이용하는 본 발명의 멀티-다이 실시예의 단면도.
본 발명은 무연 멀티-다이 캐리어의 제조방법 및 그 구조물에 관한 것이다. 본 발명은 2이상의 반도체 다이에 의해 발생된 열을 효율적으로 소모하는 구조물을 공표한다. 본 발명은 또한 낮은 기생인자, 낮은 인덕턴스 및 저항접지 접속을 2이상의 반도체 다이에 제공하는 구조물을 공표한다.
일실시예로, 본 발명은 2이상의 반도체 다이를 수용하기 위한 상면을 구비하는 기판을 포함한다. 예컨대, 이 기판은 폴리테트라플루오로에틸렌 물질이나 FR4를 기본물로 하는 라미네이트 물질 등의 유기물질을 포함할 수 있다. 다른 예로서, 상기 기판은 세라믹 물질을 포함할 수도 있다. 본 발명은 기판의 하면에 부착된 인쇄회로기판을 추가로 포함한다.
일실시예로, 본 발명은 기판 내에 적어도 하나의 비아를 포함한다. 본 발명의 적어도 하나의 비아는 제 1 반도체 다이의 신호 본드패드와 인쇄회로기판 사이의 전기적 접속을 제공한다. 적어도 하나의 비아는 구리와 같은 전기적 열적으로 전도성인 물질을 포함한다. 적어도 하나의 비아는 제 1 기판 본드패드와 인쇄회로기판 사이에 전기적 접속을 제공한다. 적어도 하나의 비아는 제 1 기판 본드패드와 접촉하거나 오버랩될 수 있다. 제 1 기판 본드패드는 제 1 신호 본딩 와이어에 의해 제 1 반도체 다이의 제 1 신호 본드패드에 접속된다. 적어도 하나의 비아는 또한 제 1 반도체 다이의 제 1 신호 본드패드와 제 1 랜드(land) 사이에 전기적 접속을 제공하며, 상기 제 1 랜드는 상기 인쇄회로기판에 전기적으로 접속된다. 또한 적어도 하나의 비아는 제 1 랜드와 접촉하거나 오버랩될 수 있다.
제 1 반도체 다이에 대한 상술한 다양한 상호접속은 기판 상의 제 2 반도체 다이에 유사하게 존재할 수 있다.
본 발명은 무연 멀티-다이 캐리어의 구조물 및 그 제조방법에 관한 것이다.다음의 설명은 본 발명의 다양한 실시예 및 구현에 관한 특정 정보를 포함하고 있다. 당해 기술분야의 숙련된 기술자라면 본 발명이 본 명세서에서 특별히 언급한 것과 다른 방식으로 실시할 수 있을 것이다. 더욱이, 본 발명의 일부 특정한 세부사항은 본 발명을 모호하게 하지 않기 위하여 설명하지 않는다. 본 발명에서 그러한 설명되지 않는 특정한 세부사항은 당해 기술분야의 숙련된 기술자라면 알 수 있는 범위 내의 것이다.
본 발명의 도면과 상세한 설명은 단순히 본 발명의 예시적 실시예에 불과한 것이다. 간결함을 유지하기 위해 본 발명의 원리를 이용하는 본 발명의 다른 실시예들은 본 명세서에서 특별히 설명되지는 않으며 첨부 도면에 의해 특별히 도시되지도 않는다.
I. 본 발명의 단일-다이(single-die) 실시예
본 발명의 "멀티-다이(multi-die)의 실시예를 설명하기 전에, 본 발명의 "단일-다이"의 실시예를 우선 설명하기로 한다. 도 1에서 구조물(100)은 본 발명의 단일-다이 실시예에 따른 전형적인 구조물의 단면도를 도시한 도면이다. 구조물(100)은 도 1에서 인쇄회로기판(PCB)(150)에 부착된 것으로 도시되어 있다. 구조물(100)을 참조하면 반도체 다이(110)는 다이 어태치(112)에 의해 다이 어태치 패드(111)에 부착되어 있다. 반도체 다이(110)와 같은 "반도체 다이"는 본 발명에서는 "칩" 또는 "반도체 칩"으로 칭해지기도 한다. 다이 어태치 패드(111)는 AUS-5 솔더 마스크일 수 있으며, 반도체 다이 바로 하부의 솔더 마스크의 세그먼트로 칭해진다. 솔더 마스크의 형성 및 패터닝은 본 발명의 뒷 부분에서 보다 상세히 설명한다. 그러나 다이 어태치 패드(111)는 솔더 마스크를 제외한 다른 물질을 포함할 수 있다. 다이 어태치 패드(111)의 두께는 예컨대 10.0미크론 내지 30.0미크론일 수 있다. 다이 어태치(112)는 은으로 충진된 에폭시 또는 비스말레마이드(bismalemide)를 포함할 수 있다. 일반적으로 다이 어태치(112)는 전기적으로 전도성이거나 절연성인 열경화성 접착제 또는 그 화합물일 수 있다. 그러나 본 발명의 실시예에서 다이 어태치(112)는 전기적 및 열적으로 전도성이다.
솔더 마스크(113)는 기판(120)의 상면(118)에 도포된다. 솔더 마스크(113)의 두께는 예컨대 10.0미크론 내지 30.0미크론일 수 있다. 솔더 마스크(113)는 AUS-5일 수 있으나, 솔더 마스크(113)는 다른 물질을 포함할 수 있다. 솔더 마스크(115)는 기판(120)의 하면(124)에 도포된다. 솔더 마스크(115)의 두께는 예컨대 10.0미크론 내지 30.0미크론일 수 있다. 솔더 마스크(115)는 또한 AUS-5일 수 있으나, 솔더 마스크(115)는 다른 물질을 포함할 수 있다. 지지패드(117)는 기판(120)의 상면(118)에 형성되며, 일실시예로 지지패드(117)는 구리일 수 있다. 그러나 지지패드(117)는 다른 금속을 포함할 수 있다. 예컨대, 지지패드(117)는 알루미늄, 몰리브덴, 텅스텐 또는 금일 수 있다. 본 발명의 일실시예에서 반도체 다이(110)는 지지패드(117)에 직접 납땜될 수 있다. 지지패드(117)의 제조는 도 5와 관련하여 후술하기로 한다.
기판 다운본드 영역(114)은 기판(120)의 상면에 형성된다. 도 1의 구조물(100)에서, 기판 다운본드 영역(114)은 니켈-도금 구리를 포함할 수 있다. 기판 다운본드 영역(114)은 상기 니켈-도금 구리 위에 금 도금층을 더 포함할 수있다. 그러나 기판 다운본드 영역(114)은 다른 금속을 포함할 수도 있다. 예컨데, 기판 다운본드 영역(114)은 알루미늄, 몰리브덴, 텅스텐 또는 금일 수 있다. 기판 다운본드 영역(114)의 제조는 도 5와 관련하여 후술하기로 한다. 다운본딩 와이어(116)의 제 1 단부는 반도체 다이(110) 상의 반도체 다이 접지본드패드(108)에 접합된다. 다운본딩 와이어(116)의 제 2 단부는 기판 다운본드 영역(114)에 접합된다. 다운본딩 와이어(116)는 금일 수 있으나 알루미늄 등의 다른 금속을 포함할 수 있다. 다운본딩 와이어(116)의 직경은 대략 20.0미크론일 수 있으나, 다른 직경을 택할 수도 있다.
기판(120)은 폴리테트라플루오로에틸렌 등의 2층 유기 라미네이트를 포함할 수 있다. 그러나, 기판(120)은 FR4를 기본물로 하는 라미네이트 등의 다른 유기물질을 포함할 수 있다. 본 발명의 일실시예에서, 기판(120)은 세라믹 물질일 수 있다. 도 1의 구조물에서, 기판(120)의 두께(122)는 약 200.0미크론이나 기판(120)의 두께는 본 발명의 다른 실시예에서는 다를 수도 있다.
도 1을 계속 설명하면, 복수의 제 1 비아로 칭해지는 비아(128)와 복수의 제 2 비아로 칭해지는 비아(126)는 기판(120) 내에 위치된다. 비아(126), 비아(130) 및 비아(128)는 기판(120)의 상면(118)으로부터 하면(124)으로 연장된다. 비아(126), 비아(130) 및 비아(128)는 열전도성 물질을 포함할 수 있다. 비아(126), 비아(130) 및 비아(128)는 구리를 포함할 수 있으며, 사실 전형적인 구조물(100)에서 비아(126), 비아(130) 및 비아(128)는 구리로 충진된다. 그러나 비아(126), 비아(130) 및 비아(128)는 본 발명의 범위로부터 벗어남이 없이 다른 금속으로 충진될 수 있다. 본 발명의 다른 실시예에서는, 비아(126), 비아(130) 및 비아(128)는 금속으로 완전히 충진되지 않을 수도 있다. 일반적으로 비아(128), 비아(126) 및 비아(130)는 유사한 구조를 갖는다. 이처럼 예시된 예에 의해 전형적인 비아(126)의 구조를 도 2A 및 도 2B, 특히 점선(142)으로 둘러싼 영역(도 2B의 점선(242)으로 둘러싼 영역에 대응)과 관련하여 상세히 후술하기로 한다.
도 1에 도시된 바와 같이, 신호 본딩 와이어(134)의 제 1 단부는 반도체 다이(110) 상의 반도체 다이 신호 본드패드(104)에 접합된다. 신호 본딩 와이어(134)의 제 2 단부는 기판 신호 본드패드(132)에 접합된다. 신호 본딩 와이어(134)는 금일 수 있으며, 알루미늄 등의 다른 금속을 포함할 수도 있다. 신호 본딩 와이어(134)의 직경은 30.0미크론일 수 있으며 다른 크기의 직경을 선택할 수도 있다. 도 1에 도시된 바와 같이, 신호 본딩 와이어(140)의 제 1 단부는 반도체 다이(110) 상의 반도체 다이 신호 본드패드(106)에 접합된다. 신호 본딩 와이어(140)의 제 2 단부는 기판 신호 본드패드(138)에 접합된다. 신호 본딩 와이어(140)는 금일 수 있으나, 알루미늄 등의 다른 금속을 포함할 수 있다. 신호 본딩 와이어(140)의 직경은 30.0미크론일 수 있으며 다른 크기의 직경을 선택할 수 있다.
도 1에서, 기판 신호 본드패드(132)는 기판(120)의 상면에 형성된다. 구조물(100)에서, 기판 신호 본드패드(132)는 니켈-도금 구리를 포함할 수 있다. 기판 신호 본드패드(132)는 상기 니켈-도금 구리 위에 금 도금층을 추가로 포함할 수 있다. 그러나, 기판 신호 본드패드(132)는 다른 금속을 포함할 수 있다. 예컨대기판 신호 본드패드(132)는 알루미늄, 몰리브덴, 텅스텐 또는 금을 포함할 수 있다. 기판 신호 본드패드(132)의 제조에 대해서는 도 5를 참조하여 후술하기로 한다. 도 1의 구조물(100)에서, 기판 신호 본드패드(132)는 비아(130)와 오버랩된다. 본 발명의 다른 실시예에서, 기판 신호 본드패드(132)는 비아(130)와 오버랩되는 대신 비아(130)와 접촉한다.
기판 신호 본드패드(132)와 유사하게 기판 신호 본드패드(138)는 기판(120)의 상면에 형성된다. 구조물(100)에서 기판 신호 본드패드(138)는 니켈-도금 구리를 포함할 수 있다. 기판 신호 본드패드(138)는 상기 니켈-도금 구리 위에 금 도금층을 더 포함할 수 있다. 그러나 기판 신호 본드패드(138)는 다른 금속을 포함할 수 있다. 예컨대, 기판 신호 본드패드(138)는 알루미늄, 몰리브덴, 텅스텐, 또는 금을 포함할 수 있다. 기판 신호 본드패드(138)의 제조에 대해서는 도 5를 참조하여 후술하기로 한다. 구조물(100)에서, 기판 신호 본드패드(138)는 비아(126)를 오버랩한다. 본 발명의 다른 실시예에서, 기판 신호 본드패드(138)는 비아(126)를 오버랩하는 대신 비아(126)와 접촉한다.
또한 도 1에 도시된 바와 같이, 기판(120)의 하면(124) 상에는 랜드(144)가 형성된다. 구조물(100)에서, 랜드(144)는 구리를 포함할 수 있으나, 랜드(144)는 알루미늄, 몰리브덴, 텅스텐 또는 금 등의 다른 금속을 포함할 수도 있다. 랜드(144)의 형성은 도 5와 관련하여 후술하기로 한다. 랜드(144)는 솔더(147)에 의해 PCB(150)에 부착된다. 그러나 랜드(144)를 PCB(150)에 부착하기 위해 다른 공지의 방법이 사용될 수 있다. 구조물(100)에서 랜드(144)는 비아(126)를 오버랩한다. 본 발명의 다른 실시예에서 랜드(144)는 비아(126)를 오버랩하는 대신 비아(126)와 접촉한다.
랜드(144)와 유사하게, 기판(120)의 하면(124) 상에는 랜드(146)가 형성된다. 구조물(100)에서, 랜드(146)는 구리를 포함할 수 있으나, 랜드(146)는 알루미늄, 몰리브덴, 텅스텐 또는 금 등의 다른 금속을 포함할 수 있다. 랜드(146)의 제조는 도 5와 관련하여 후술하기로 한다. 도 1의 구조물(100)에서 랜드(146)는 솔더(147)에 의해 PCB(150)에 부착된다. 그러나 랜드(146)를 PCB(150)에 부착하기 위해 다른 공지의 방법이 사용될 수 있다. 구조물(100)에서 랜드(146)는 비아(130)와 오버랩된다. 본 발명의 다른 실시예에서 랜드(146)는 비아(126)와 접촉할 수 있다.
도 1에 도시된 열 스프레더(148)는 기판(120)의 하면(124) 상에 형성된다. 구조물(100)에서 열 스프레더(148)는 구리일 수 있으나, 열 스프레더(148)는 알루미늄, 몰리브덴, 텅스텐 또는 금 등의 다른 금속을 포함할 수 있다. 전형적인 구조물(100)에서 열 스프레더(148)는 솔더(147)에 의해 PCB(150)에 부착된다. 그러나 열 스프레더(148)를 PCB(150)에 부착하기 위해 다른 공지의 방법이 사용될 수 있다. 열 스프레더(148)의 제조에 대해서는 도 5와 관련하여 상세히 후술하기로 한다.
도 2A는 도 1의 영역(142)에 대응하는 도 2B의 영역(242)의 평면도이다. 특히, 기판(220), 비아(226) 및 기판 신호 본드패드(238)는 각각 도 1의 기판(120), 비아(126) 및 기판 신호 본드패드(138)에 대응한다. 도 2A는 또한 비아홀(262)을도시한다. 비아홀(262)은 도 2A의 1-1 라인을 따라 취한 단면도인 도 1에서는 나타나지 않는다. 그러나 비아홀(262)은 도 2B가 도 2A의 B-B선을 따라 취한 단면도이기 때문에 도 2B에는 나타난 것이다. 비아(226), 본드패드(238) 및 비아홀(262)에 대해서는 도 2B와 관련하여 후술하기로 한다.
도 2B는 도 2A의 B-B 라인을 따르는 영역(242)의 단면도이다. 그러나 도 1의 영역(142)은 도 2A의 1-1 라인을 따라 취한 단면도이다. 특히 상면(218), 기판(220), 하면(224), 비아(226), 기판 신호 본드패드(238) 및 랜드(244)는 각각 도 1의 상면(118), 기판(120), 하면(124), 비아(126), 기판 신호 본드패드(138) 및 랜드(144)에 대응한다.
도 2B에서 랜드패드의 두께(252)는 대략 12.7미크론 내지 30.0미크론이다. 비아 드릴 직경(254)은 150.0미크론일 수 있으나, 본드패드의 두께(256)는 약 12.7미크론 내지 30.0미크론일 수 있다. 비아 벽두께(258)는 약 20.0미크론일 수 있다. 비아홀 직경(260)은 약 110.0미크론일 수 있다. 도면작성의 용이화를 위해 도 1A 및 도 2B의 다양한 치수를 자로 재서 표시하지는 않았다.
비아(226)의 제조는 기판(220)에서 시작한다. 본 발명의 일실시예에서 구리는 기판(220)의 상면(218)과 하면(224)에 적층될 수 있다. 기판(220)의 상면(218)과 하면(224) 상에 적층된 구리의 두께는 예를 들어, 15.0미크론일 수 있다. 그러나 다른 금속이 기판(220)의 상면(218)과 하면(224)에 적층될 수 있다. 예를 들어, 기판(220)의 상면(218)과 하면(224)에 적층된 금속은 알루미늄, 몰리브덴, 텅스텐 또는 금일 수 있다. 다음으로, 비아 드릴 직경(254)을 갖는 비아 개구부가 미리 정해진 위치에서 기판(220)을 통해 천공된다. 기판(220)은 비아 벽두께(258)에 대응하는 비아 개구부의 내측에 구리층이 형성되도록 구리로 도금된다. 그러나 기판(220)은 다른 금속으로 도금될 수 있다. 따라서 비아(226)는 도 2A 및 도 2B에 도시된 바와 같이 비아홀 직경(262)을 갖도록 제조된다. 비아(226)를 제조하기 위한 상술한 공정은 도 1의 구조물(100)의 비아(128, 130)의 제조에 적용된다.
도 3의 구조물(300)은 간략하게 설명하면 도 3의 구조물(300)에 대응하는 도 1의 구조물(100) 등의 "단수화된(singulated)" 구조물을 달성하기 위해 기판을 다이싱하는 것을 포함하는 "소우 싱귤레이션(saw singulation)" 단계의 완료 후의 본 발명의 일실시예에 따르는 전형적인 구조물의 평면도이다. 소우 싱귤레이션 단계는 도 5와 관련하여 보다 상세히 설명된 공정에서의 최종 단계 중의 하나이다. 따라서 구조물(300)은 도 1의 기판(120)에 대응하는 기판(320)을 포함한다. 그러나 도 1의 구조물(100)과 대조적으로 구조물(300)에서는 기판 본드패드가 오버랩되는 대신에 비아와 접촉한다. 예를 들어, 기판 신호 본드패드(338)는 비아(326)와 오버랩되는 것이 아니라 접촉하는 것으로 도시되어 있다. 이것은 비아(126)와 접촉하는 것이 아니라 오버랩되고 있는 도 1의 기판 신호 본드패드(138)와는 대조적이다. 구조물(300)을 계속 설명하면, 본딩 와이어(340)의 제 1 단부는 기판 신호 본드패드(338)에 접합된다. 본딩 와이어(340)의 제 2 단부는 반도체 다이(310) 상의 반도체 다이 신호 본드패드(306)에 접합된다. 도 3에서 비아(326), 기판 신호 본드패드(338), 본딩 와이어(340) 및 반도체 다이 본드패드(306) 만이 단순화를 위해 도시되어 있다.
도 3의 구조물(300)의 모양은 정사각형일수도 있다. 예를 들면 단수화된 구조물(300)에서 기판(320)의 측변(384)과 측변(386)은 각각 4.0밀리미터일 수 있다. 또 다른 예로서, 또 다른 정사각형-모양의 "패키지 사이즈"는 5.0밀리미터 × 5.0밀리미터, 6.0밀리미터 × 6.0밀리미터 또는 7.0밀리미터 × 7.0밀리미터일 수도 있다. 또 다른 실시예에서, 구조물(300)의 모양은 직사각형일수도 있다. 직사각형-모양의 실시예의 "패키지 사이즈"는 3.9밀리미터 × 4.9밀리미터일 수 있다. 또 다른 예로서, 직사각형-모양의 실시예의 또 다른 "패키지 사이즈"는 4.4밀리미터 × 6.5밀리미터 또는 4.4밀리미터 × 7.8밀리미터일 수도 있다.
도 4의 구조물(400)은 "소우 싱귤레이션(saw singulation)" 단계 후 본 발명의 일실시예에 따르는 범례 구조물의 저면도를 도시한 것이다. 구조물(400)은 도 1의 기판(120)에 대응하는 기판(420)으로 구성된다. 그러나, 도 1의 구조물(100)과는 대조적으로 구조물(400)에서는 랜드가 비아와 오버랩되는 대신, 비아와 접촉한다. 예를 들면 랜드(444)는 비아(426)를 접촉하는 것으로 도시된 것이지, 오버랩되는 것은 아니다. 이는 비아(126)와 접촉된 것이 아니라, 오버랩된 것으로 도시된 도 1의 랜드(144)와는 대조적인 것이다. 또한 랜드와 비아를 열 스프레더에 연결시켜주는 도 4의 트레이스(414, 430, 436 및 442)와 같은 트레이스는 도 1의 구조물(100)에서는 사용되지 않는다.
도 4는 기판(420)의 하면(424)을 보여준다. 랜드(412, 428, 432, 440 및 444)는 각각 비아(402, 425, 434, 438 및 426)와 접촉한다. 트레이스(414)는 비아(402)와 열 스프레더(448)를 연결시킨다. 트레이스(436)는 비아(434)와 열 스프레더(448)를 연결시킨다. 트레이스(430)는 비아(428)와 열 스프레더(448)를 연결시킨다. 트레이스(442)는 비아(440)와 열 스프레더(448)를 연결시킨다. 따라서, 비아(402, 425, 434 및 438)는 각각 트레이스(414, 430, 436 및 442)에 의해 열 스프레더(448)와 연결되어 있다. 랜드 피치(445)는 예를 들어 500.0미크론일 수 있다. 랜드 폭(446)은 예를 들어 250.0미크론일 수 있다. 도 4에서는, 단순화를 위해, 단지 비아(402, 425, 426, 434 및 438)와 랜드(412, 428, 432, 440 및 444)만이 도시되어 있다는 것을 알아야 한다.
또 다른 실시예에서는, 비아와 랜드를 도 4의 열 스프레더(448)와 같은 열 스프레더에 연결되게 하기 위해 도 4의 트레이스(414, 430, 436 및 442)와 같은 트레이스를 사용하지 않는다. 이 실시예에서는, 도 4의 랜드(412, 428, 432 및 440)와 같은 랜드는 도 4의 열 스프레더(448)와 같은 접지에 연결되지 않고, "신호" 랜드로서 사용된다.
도 5에서, 도 1의 구조물(100)이 제조되는 공정의 일례를 도시하였다. 단계 502에서 공정이 시작된다. 단계 504에서, 비아 개구부(opening)가 구리 라미네이트된 기판 스트립 내에 형성된다. 예를 들면 이 스트립은 18인치 × 24인치 패널형의 구리 라미네이트된 기판일 수 있다. 도 1의 기판(120)은 구리 라미네이트된 기판 스트립의 단면에 대응된다. 전형적으로 기판(100)의 다중 유니트는 구리 라미네이트된 기판을 조립한 것이다. 제조공정의 후반 단계에서 구조물(100)의 다중 조립 유니트는 개개의 유니트로 분리된다. 구리 라미네이트된 기판 내에 형성된 비아 개구부의 직경은 약 150.0미크론일 수 있다.
전형적으로 모든 비아 개구부는 멀티-다이아몬드 비트를 사용하여 즉시 형성된다. 단계 506에서, 비아 개구부의 측벽은 무전해 도금욕(electroless plating bath)에서 구리로 도금된다. 여기서 무전해 도금이란 환원성 화학욕에 의해 다양한 물질의 표면상에 구리, 니켈, 은, 금 또는 팔라듐과 같은 금속을 침전시키는 것을 포함하는 도금 방법을 말한다. 무전해 도금욕의 결과로서, 비아는 구리 라미네이트된 기판의 상면과 하면 사이에 전기적 및 열적 전도성을 제공하게 된다. 일실시예에서, 무전해 도금 공정의 완료 후, 도 2B의 비아홀 직경 (260)과 같은 비아홀 직경은 약 110.0 미크론일 수 있다.
단계 508에서, 비아 개구부는 구리로 충진된다. 이 비아 개구부에 추가적인 구리를 가하면 열 유동성을 보다 큰 단면적에 제공함으로써 비아의 열전도도를 증가시키게 된다. 또한 전기적 흐름을 보다 큰 단면적에 제공함으로써 비아의 열전도도를 증가시키게 된다. 본 실시예에서는, 비아 개구부가 구리로 부분적으로(또는 거의 완전히) 충진되나, 또 다른 실시예에서는 비아 개구부가 구리로 완전히 충진된다. 본 발명의 한 실시예에서, 비아는 텅스텐으로 충진된다. 이 실시예에서, 텅스텐으로 충진된 비아는 바로 비아에 접합될 만큼 강하다.
단계 510에서, 기판의 상면과 하면상의 금속화 층에 전도체를 패턴화시키기 위해 마스크가 사용된다. 본 실시예에서, 금속화 층은 구리이다. 단계 512에서, 과량의 구리가 에칭 제거되며, 그 결과 기판의 상면과 하면 상에 한정된 금속 상호접속 또는 금속 트레이스 패턴, 또한 인쇄회로라고도 불리는 것을 얻는다. 예를 들면, 도 4의 구조물(400)에서 하면(424)상의 패턴화된 금속 층은 다른 것들 중에 열스프레더(448), 랜드(412, 418, 428, 432 및 440)와, 트레이스(414, 430, 436 및 442)를 포함한다.
단계 514에서, 기판의 상면과 하면에 솔더 마스크가 도포되며, 그럼으로써 기판의 상면과 하면 상에 노출된 패턴화된 구리를 커버링하게 된다. 솔더 마스크는 기판의 상면에 반도체 다이를 고착시키기 위해 사용되는 다이 어태치의 점착성을 향상시킨다. 예를 들면, 도 1의 구조물(100)에서, 솔더 마스크(113)는 기판(120)의 상면(118)에 반도체 다이(110)를 고착시키는데 있어서 다이 어태치(112)의 점착성을 향상시킨다. 또한 솔더 마스크는 기판 신호 본드패드, 기판 다운본드 영역 및 랜드의 오염을 방지한다.
단계 516에서, 솔더 마스크는 접합과 솔더링(soldering)이 일어나는 인쇄회로 영역에서 구리를 노출시키기 위해 에칭 제거된다. 예를 들면, 도 1의 기판 다운본드 영역(114), 기판 신호 본드패드(132, 138), 랜드(144, 146)와 열 스프레더(148)를 노출시키기 위해서 솔더 마스크를 에칭 제거한다. 단계 518에서, 접합과 솔더링이 일어나는 인쇄회로 영역에서 노출된 구리는 한 층의 니켈로 도금되고, 그 다음 이 니켈-도금된 구리의 상층에 한 층의 금이 도금된다. 금/니켈-도금은 노출된 구리를 산화로부터 보호한다. 또한 금/니켈-도금은 도 1의 기판 신호 본드패드(132, 138)와 기판 다운본드(114)와 같은 인쇄회로의 본드패드 및 기판 다운본드 영역에서의 접합을 노출된 구리에 제공한다. 또한 금/니켈-도금은 도 1의 랜드(144, 146)와 열 스프레더(148)와 같은 인쇄회로 랜드와 열 스프레더에서의 솔더링을 노출된 구리에 제공한다.
단계 520에서, 반도체 다이는 다이 어태치 물질을 구비한 다이 어태치 패드에 부착된다. 예를 들면, 도 1의 구조물(100)에서, 반도체 다이(110)는 다이 어태치(112)를 구비한 다이 어태치 패드(111)에 부착된다. 상술한 바와 같이, 다이 어태치 패드(111)는 AUS-5 솔더 마스크일 수 있으며, 이것(즉, 다이 어태치 패드(111))은 반도체 다이(110) 바로 아래의 솔더 마스크의 세그먼트(segment)를 말한다. 다이 어태치 물질, 예를 들어 도 1에 도시되어 있는 어태치(112)는 은으로 채워진 에폭시 또는 비스말레미드를 포함할 수 있다. 일반적으로 다이 어태치 물질은 전기적으로 전도성 또는 전기적으로 절연성, 열경화성 점착물 또는 이들의 혼합물일수도 있다. 본 발명의 또 다른 실시예에서, 반도체 다이는 도 1의 지지 패드(117)와 같은 지지 패드에 직접 솔더링될 수 있다.
단계 522에서, 와이어 본딩은 도 1의 반도체 다이 신호 본드패드(104, 106)와 같은 반도체 다이 본드패드와, 도 1의 기판 신호 본드패드(132, 138)와 같은 인쇄회로 본드패드 사이에서 수행된다. 예를 들면, 도 3의 구조물(300)에서, 와이어 본딩은 반도체 다이 본드패드(306)와 기판 신호 본드패드(338) 사이에서 수행된다. 도 1의 구조물(100)에서, 신호 본딩 와이어(134, 140)와 같은 와이어 본딩에 사용되는 본딩 와이어는 금을 포함할 수 있다. 단계 524에서, 도 1의 반도체 다이(110), 신호 본딩 와이어(134), 및 다운본딩 와이어(116)와 같은 반도체 다이 및 본딩 와이어는 적합한 몰드 화합물 내에 캡슐화된다. 몰드 화합물은 후속 제작 공정 및 사용시 화학적 오염 또는 물리적 손상으로부터 보호한다. 이러한 몰드 화합물은 예를 들면 다기능 에폭시, 노보락 및 비페닐 수지 또는 이들의 혼합물 등과같은 여러 가지 화학적 화합물을 포함한다.
단계 526에서, 구조물(100)의 다중 조립 유니트로 구성된 스트립은 개개의 유니트로 소우 싱귤레이트된다. 소우 싱귤레이션에 있어서, 구조물(100)의 개개의 조립 유니트는 구조물(100)의 다중 조립 유니트로 구성된 스트립으로부터 다이스됨으로써 다수의 구조물(100)과 같은 구조물이 얻어진다. 도 5에서 설명된 공정은 단지 도 1의 구조물(100) 제조의 한 방법이라는 것을 이해해야 할 것이다. 또한 도 5와 관련하여 기재된 각각의 단계 또는 총괄적 방법에 대한 수정 및 변경이 당해 기술분야의 숙련자에게는 가능하다는 것도 이해해야 할 것이다. 단계 528에서, 도 1의 구조물(100)이 제조되어 예시적 공정이 종료된다.
도 6의 구조물(600)은 "소우 싱귤레이션" 단계의 종료 후 본 발명의 일실시예에 따르는 예시적 구조물의 평면도를 도시한 것이다. 그러나 반도체 다이 및 본딩 와이어는 도 6에 도시되어 있지 않다. 구조물(600)은 도 1의 기판(120)에 대응하는 기판(620)을 포함한다. 그러나, 도 1의 구조물(100)과는 대조적으로, 구조물(600)에서는 기판 본드패드가 트레이스에 의해 비아와 연결되어 있다. 예를 들면, 트레이스(610)는 기판 신호 본드패드(638)와 비아(626)를 연결한다. 이에 대조적으로, 도 1의 구조물(100)에서는 본드패드가 비아와 오버랩된다. 예를 들면, 도 1에서 기판 신호 본드패드(138)는 비아(126)와 오버랩된다.
도 6은 기판(620)의 상면(618)을 보여준다. 트레이스(604)는 기판 본드패드(606)와 비아(602)를 연결한다. 트레이스(610)는 기판 본드패드(638)와 비아(626)를 연결한다. 트레이스(616)는 기판 본드패드(617)와 비아(614)를 연결한다. 도 6은 또한 다이 어태치 영역(622)을 보여준다. 도 6에서는 단순화를 위해, 단지 비아(602, 626 및 614), 트레이스(604, 610 및 616), 기판 본드패드(606, 617 및 638)만이 도시되어 있음을 알아야 할 것이다.
도 6의 구조물(600)에서 비아(602)는 다이 어태치 영역(622)에 인접하여 위치한다. 비아(602)는 도 1의 구조물(100)의 지지 패드(117)와 같은 통상적인 접지연결에 연결될 수 있다. 비아(614)는 다이 어태치 영역(622)의 코너에 위치한다. 구조물(600)에서, 비아(614)는 도 1의 구조물(100)의 지지 패드(117)와 같은, 도 6에 도시되어 있지 않은 통상적인 접지연결에 연결될 수 있다. 도 6의 구조물(600)에서, 비아(626)와 같은 "주변" 비아는 전형적으로 "신호" 비아로서 역할을 한다.
도 6의 구조물(600)에서, 트레이스(604, 610 및 616)는 각각 기판 본드패드(606, 638 및 617)를 비아(602, 626 및 614)에 연결시킨다. 트레이스(604, 610 및 616)는 서로 다른 길이를 가진다. 따라서, 기판 본드패드(606, 638 및 617)는 각각 비아(602, 626 및 614)로부터 다른 거리에 있다. 또한 트레이스(604) 및 트레이스(616)는 서로 다른 두께를 가진다. 도 6의 구조물(600)은 다양한 기판 본드패드의 사용 및 비아 위치, 트레이스 길이 및 트레이스 두께에 디자인 융통성을 부여한다.
II. 본 발명의 멀티-다이 실시예
본 발명의 실시예는 멀티-다이(또는 멀티칩) 무연 캐리어에 관한 것이다. 본 실시예에서, 2 또는 그 이상의 다이가 본 발명의 무연 칩 캐리어에 사용된다. 상술한 바와 같이, 동일한 "패키지"의 2 또는 그 이상의 다이를 수용하는 것이 다이를개별적으로 패키지하는 것에 비해 유리하다. 또한 동일한 "패키지"의 2 또는 그 이상의 다이를 수용하기 위한 선택 사항도 단일의 다이에서 2 또는 그 이상의 다이의 기능성을 포함하는 선택사항에 비해 유리하다. 예를 들면, 상술한 바와 같이, 단일의 다이에서 디지털 기능과 RF 아날로그 기능과 같은 서로 다른 기능을 혼합하면, 전압 레벨의 작은 변화에 별로 민감하지 않은 디지털 회로와 작은 전압 변화에도 매우 민감한 RF 아날로그에 의해 발생되는 소음의 결합이 허용할 수 없는 정도가 되는 결과를 가져올 수 있다. 때때로 두 개의 별개의 다이가 각각 디지털 기능과 아날로그 기능을 가지도록 하는 것이 바람직하다.
도 7의 구조물(700)은 "소우 싱귤레이션" 단계의 종료 후 본 발명의 "멀티-다이" 실시예에 따르는 예시적 구조물의 평면도를 도시한 것이다. 구조물(700)은 도 1의 기판(120)에 대응하는 기판(720)을 포함한다. 그러나, 도 1의 구조물(100)과는 대조적으로, 구조물(700)은 기판(720)의 상면(718)에 두 가지 반도체 다이, 즉 반도체 다이(710)와 반도체 다이(712)를 포함한다.
도 7에서, 신호 본딩 와이어(714)의 제 1 단부는 반도체 다이(710)의 반도체 다이 신호 본드패드(726)에 연결되어 있고, 신호 본딩 와이어(714)의 제 2 단부는 기판 신호 본드패드(722)에 연결되어 있다. 마찬가지로, 신호 본딩 와이어(716)의 제 1 단부는 반도체 다이(710)의 반도체 다이 신호 본드패드(728)에 연결되어 있고, 신호 본딩 와이어(716)의 제 2 단부는 기판 신호 본드패드(724)에 연결되어 있다. 또한, 신호 본딩 와이어(730)의 제 1 단부는 반도체 다이(710)의 반도체 다이 신호 본드패드(734)에 연결되어 있고, 신호 본딩 와이어(730)의 제 2 단부는 기판신호 본드패드(732)에 연결되어 있다.
기판 신호 본드패드(722, 724 및 732)는 기판(720)의 상면(718)에 형성되어 있다. 구조물(700)에서, 기판 신호 본드패드(722, 724 및 732)는 니켈-도금 구리를 포함할 수 있다. 기판 신호 본드패드(722, 724 및 732)는 니켈-도금 구리 상에 한 층의 금 도금을 추가적으로 포함할 수 있다. 그러나, 기판 신호 본드패드(722, 724 및 732)는 또한 알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수도 있다. 신호 본딩 와이어(714, 716 및 730)는 금일 수도 있고, 알루미늄과 같은 기타 다른 금속을 포함할 수도 있다. 신호 본딩 와이어(714, 716 및 730)의 직경은 30.0미크론일 수도 있고, 다른 직경의 선택도 가능하다.
도 7에 도시된 바와 같이, 다운본딩 와이어(736)의 제 1 단부는 반도체 다이(710)의 반도체 다이 접지 본드패드(740)에 연결되어 있고, 다운본딩 와이어(736)의 제 2 단부는 기판 다운본드 영역(738)에 연결되어 있다. 기판 다운본드 영역(738)은 기판(720)의 상면(718)에 형성되어 있다. 도 1의 구조물(100)의 기판 다운본드 영역(114)에 대응하는 기판 다운본드 영역(738)은 일반적으로 다운본드 영역(114)과 동일한 물질을 포함한다. 도 7의 구조물(700)에서, 기판 다운본드 영역(738)은 니켈-도금 구리를 포함할 수 있으며, 또한 니켈-도금 구리 상에 한 층의 금 도금을 추가적으로 포함할 수 있다. 그러나, 기판 다운본드 영역(738)은 또한 알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수도 있다. 다운본딩 와이어(736)는 금일 수도 있고, 알루미늄과 같은 기타 다른 금속을 포함할 수도 있다. 상술한 신호 본딩 와이어(714, 716 및 730)와 마찬가지로, 다운본딩 와이어(736)의 직경도 또한 30.0미크론일 수도 있고, 다른 직경의 선택도 가능하다.
도 7에서 더 설명하자면, 신호 본딩 와이어(742)의 제 1 단부는 반도체 다이(710)의 반도체 다이 신호 본드패드(748)에 연결되어 있고, 신호 본딩 와이어(742)의 제 2 단부는 반도체 다이(712)의 반도체 다이 신호 본드패드(754)에 연결되어 있다. 마찬가지로, 신호 본딩 와이어(744)의 제 1 단부는 반도체 다이(710)의 반도체 다이 신호 본드패드(750)에 연결되어 있고, 신호 본딩 와이어(744)의 제 2 단부는 반도체 다이(712)의 반도체 다이 신호 본드패드(756)에 연결되어 있다. 또한, 신호 본딩 와이어(746)의 제 1 단부는 반도체 다이(710)의 반도체 다이 신호 본드패드(752)에 연결되어 있고, 신호 본딩 와이어(746)의 제 2 단부는 반도체 다이(712)의 반도체 다이 신호 본드패드(758)에 연결되어 있다. 상술한 신호 본딩 와이어(714, 716 및 730)와 마찬가지로, 신호 본딩 와이어(742, 744 및 746)도 또한 금일 수도 있고, 알루미늄과 같은 기타 다른 금속을 포함할 수도 있으며, 신호 본딩 와이어(742, 744 및 746)의 직경도 또한 30.0미크론일 수도 있고, 다른 직경의 선택도 가능하다.
도 7에서, 신호 본딩 와이어(760)의 제 1 단부는 반도체 다이(712)의 반도체 다이 신호 본드패드(728)에 연결되어 있고, 신호 본딩 와이어(760)의 제 2 단부는 기판 신호 본드패드(764)에 연결되어 있다. 또한, 신호 본딩 와이어(762)의 제 1 단부는 반도체 다이(712)의 반도체 다이 신호 본드패드(770)에 연결되어 있고, 신호 본딩 와이어(762)의 제 2 단부는 기판 신호 본드패드(766)에 연결되어 있다. 마찬가지로, 신호 본딩 와이어(772)의 제 1 단부는 반도체 다이(712)의 반도체 다이 신호 본드패드(776)에 연결되어 있고, 신호 본딩 와이어(772)의 제 2 단부는 기판 신호 본드패드(774)에 연결되어 있다. 상기 기재한 기판 신호 본드패드(722, 724 및 732)와 마찬가지로, 기판 신호 본드패드(764, 766 및 774)도 기판(720)의 상면(718)에 형성되어 있다. 도 7의 구조물(700)에서, 기판 신호 본드패드(764, 766 및 774)는 니켈-도금 구리를 포함할 수 있다. 기판 신호 본드패드(764, 766 및 774)는 또한 니켈-도금 구리 상에 한 층의 금 도금을 추가적으로 포함할 수 있다. 그러나, 기판 신호 본드패드(764, 766 및 774)는 또한 알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수도 있다. 앞서 기재한 신호 본딩 와이어(714, 716 및 730)와 마찬가지로, 신호 본딩 와이어(760, 762 및 772)는 금일 수도 있고, 알루미늄과 같은 기타 다른 금속을 포함할 수도 있다. 앞서 기재한 신호 본딩 와이어(714, 716 및 730)와 마찬가지로, 신호 본딩 와이어(760, 762 및 772)의 직경도 또한 30.0미크론일 수도 있고, 다른 직경의 선택도 가능하다.
또한 도 7에서 더 설명하자면, 다운본딩 와이어(778)의 제 1 단부는 반도체 다이(712)의 반도체 다이 접지 본드패드(782)에 연결되어 있고, 다운본딩 와이어(778)의 제 2 단부는 기판 다운본드 영역(780)에 연결되어 있다. 기판 다운본드 영역(738)과 마찬가지로, 기판 다운본드 영역(780)도 기판(720)의 상면(718)에 형성되어 있다. 도 1의 구조물(100)의 기판 다운본드 영역(114)에 대응하는 기판 다운본드 영역(780)은 일반적으로 다운본드 영역(114)과 동일한 물질을 포함한다. 도 7의 구조물(700)에서, 기판 다운본드 영역(780)은 니켈-도금 구리를 포함할수 있으며, 또한 니켈-도금 구리 상에 한 층의 금 도금을 추가적으로 포함할 수 있다. 그러나, 기판 다운본드 영역(780)은 또한 알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수도 있다. 다운본딩 와이어(778)는 금일 수도 있고, 알루미늄과 같은 기타 다른 금속을 포함할 수도 있으며, 다운본딩 와이어(778)의 직경도 또한 30.0미크론일 수도 있고, 다른 직경의 선택도 가능하다.
도 7을 더 설명하면, 트레이스(784)는 기판(720)의 상면(718)에 형성되어 있으며, 기판 신호 본드패드(732)와 기판 신호 본드패드(774)를 연결시켜 준다. 구조물(700)에서, 트레이스(784)는 구리일수도 있고, 알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수도 있다. 제 7도에서, 간략화를 위해 단지 기판 신호 본드패드(722, 724, 732, 764, 766 및 774), 기판 다운본드 영역(738 및 780), 반도체 다이(710)의 반도체 다이 신호 본드패드(726, 728, 748, 750 및 752), 반도체 다이(710)의 반도체 다이 접지 본드패드(740), 반도체 다이(712)의 반도체 다이 신호 본드패드(754, 756, 758, 768 및 770), 반도체 다이(712)의 반도체 다이 접지패드(782) 만을 본 명세서에서 특정적으로 기술하였다는 것을 이해해야 한다.
도 8의 구조물(800)은 도 7의 라인 8-8을 따르는 "멀티-다이" 구조물의 평면도를 도시한 것이다. 특히, 구조물(800)의 반도체 다이(810, 812)는 각각 구조물(700)의 반도체 다이(710, 712)에 대응한다. 또한, 구조물(800)의 기판 신호 본드패드(822, 824, 864 및 866)는 각각 구조물(700)의 기판 신호 본드패드(722,724, 764 및 766)에 대응한다. 또한, 구조물(800)의 기판 다운본드 영역(838, 880)은 각각 구조물(700)의 기판 다운본드 영역(738, 780)에 대응한다. 구조물(800)의 신호 본딩 와이어(824, 816, 860, 862 및 846)는 각각 구조물(700)의 신호 본딩 와이어(714, 716, 760, 762 및 746)에 대응하며, 구조물(800)의 다운본딩 와이어(836, 878)는 각각 구조물(700)의 다운본딩 와이어(736, 778)에 대응한다.
도 8에서 계속 설명하자면, 구조물(800)의 반도체 다이(810)의 반도체 다이 신호 본드패드(826, 828 및 852)는 각각 구조물(700)의 반도체 다이(710)의 반도체 다이 신호 본드패드(726, 728 및 752)에 대응한다. 또한, 구조물(800)의 반도체 다이(810)의 반도체 다이 접지 본드패드(840)는 각각 구조물(700)의 반도체 다이(710)의 반도체 다이 접지 본드패드(740)에 대응한다. 그리고, 구조물(800)의 반도체 다이(812)의 반도체 다이 신호 본드패드(858, 868 및 870)는 각각 구조물(700)의 반도체 다이(712)의 반도체 다이 신호 본드패드(758, 769 및 770)에 대응한다. 또한, 구조물(800)의 반도체 다이(812)의 반도체 다이 접지 패드(882)는 구조물(700)의 반도체 다이(712)의 반도체 다이 접지 패드(782)에 대응한다.
도 8에 도시되어 있는 바와 같이, 구조물(800)은 PCB 898에 부착되어 있다. 반도체 다이(810, 812)는 각각 다이 어태치(804) 및 다이 어태치(808)에 의해 다이 어태치 패드(802, 806)에 부착되어 있다. 다이 어태치 패드(802, 806)는 도 1의 구조물(100)의 다이 어태치 패드(111)와 유사하며, AUS-5 솔더 마스크를 포함할 수 있다. 다이 어태치 패드(802, 806)는 반도체 다이(810, 812) 바로 아래의 솔더 마스크의 세그먼트를 말한다. 다이 어태치 패드(802, 806)의 두께는 예를 들어 10.0~ 30.0 미크론일 수 있다. 다이 어태치(804) 및 다이 어태치(808)는 도 1의 구조물(100)의 다이 어태치(112)와 유사하며, 은으로 채워진 에폭시 또는 비스말레미드를 포함할 수 있다. 일반적으로, 다이 어태치(804) 및 다이 어태치(808)는 전기적으로 전도성 또는 전기적으로 절연성, 열경화성 점착물 또는 이들의 혼합물일수도 있다. 그러나, 본 발명의 실시예에서 다이 어태치(804) 및 다이 어태치(808)는 전기적으로 및 열적으로 전도성이다.
또한 도 8에 도시된 바와 같이, 솔더 마스크(813)는 기판(820)의 상면(818)에 도포된다. 솔더 마스크(813)는 도 1의 구조물(100)의 솔더 마스크(113)에 대응하며, 일반적으로 솔더 마스크(113)와 동일한 물질을 포함한다. 솔더 마스크(113)는 AUS-5일 수 있으나, 솔더 마스크(113)는 다른 물질을 포함할 수 있다. 솔더 마스크(815)는 기판(820)의 하면(825)에도 도포되며, 도 1의 구조물(100)의 솔더 마스크(115)에 대응한다. 솔더 마스크(113)도 또한 AUS-5 또는 다른 물질을 포함할 수 있다. 솔더 마스크(113, 115)의 두께는 예컨대 10.0미크론 내지 30.0미크론일 수 있다.
도 8에서, 신호 본딩 와이어(814)의 제 1 단부는 반도체 다이(810)의 반도체 다이 신호 본드패드(826)에 연결되어 있고, 신호 본딩 와이어(814)의 제 2 단부는 기판 신호 본드패드(822)에 연결되어 있다. 마찬가지로, 신호 본딩 와이어(816)의 제 1 단부는 반도체 다이(810)의 반도체 다이 신호 본드패드(828)에 연결되어 있고, 신호 본딩 와이어(816)의 제 2 단부는 기판 신호 본드패드(824)에 연결되어 있다. 기판 신호 본드패드(822, 824)는 각각 도 1의 구조물(100)의 기판 신호 본드패드(138, 132)에 대응하며, 일반적으로 기판 신호 본드패드(138, 132)와 동일한 물질을 포함한다. 기판 신호 본드패드(822, 824)는 기판(820)의 상면(818)에 형성되어 있다. 구조물(800)에서, 기판 신호 본드패드(822, 824)는 각각 비아(827, 831)와 오버랩된다. 본 발명의 또 다른 실시예에서, 기판 신호 본드패드(822, 824)는 비아(827, 831)와 오버랩되는 대신, 각각 비아(827, 831)와 "접촉"된다. 신호 본딩 와이어(814, 816)는 각각 도 1의 구조물(100)의 신호 본딩 와이어(140, 134)에 대응하며, 일반적으로 신호 본딩 와이어(140, 134)와 동일한 물질을 포함한다.
또한 도 8에 도시된 바와 같이, 다운본딩 와이어(836)의 제 1 단부는 반도체 다이(810)의 반도체 다이 접지 본드패드(840)에 연결되어 있고, 다운본딩 와이어(836)의 제 2 단부는 기판 다운본드 영역(838)에 연결되어 있다. 기판 다운본드 영역(838)은 도 1의 구조물(100)의 기판 다운본드 영역(114)과 유사하며, 일반적으로 다운본드 영역(114)과 동일한 물질을 포함한다. 기판 다운본드 영역(838)은 기판(820)의 상면(818)에 형성되어 있다. 다운본딩 와이어(836)는 도 1의 구조물(100)의 다운본딩 와이어(116)와 유사하며, 일반적으로 다운본딩 와이어(116)와 동일한 물질을 포함한다.
도 8에서 더 설명하자면, 신호 본딩 와이어(846)의 제 1 단부는 반도체 다이(810)의 반도체 다이 신호 본드패드(852)에 연결되어 있고, 신호 본딩 와이어(846)의 제 2 단부는 반도체 다이(812)의 반도체 다이 신호 본드패드(858)에 연결되어 있다. 신호 본딩 와이어(846)는 금일 수도 있고, 알루미늄과 같은 기타 다른 금속을 포함할 수도 있다. 신호 본딩 와이어(846)의 직경은 30.0미크론일 수도 있고, 다른 직경의 선택도 가능하다.
도 8에서, 신호 본딩 와이어(860)의 제 1 단부는 반도체 다이(812)의 반도체 다이 신호 본드패드(868)에 연결되어 있고, 신호 본딩 와이어(860)의 제 2 단부는 기판 신호 본드패드(864)에 연결되어 있다. 또한, 신호 본딩 와이어(862)의 제 1 단부는 반도체 다이(812)의 반도체 다이 신호 본드패드(870)에 연결되어 있고, 신호 본딩 와이어(862)의 제 2 단부는 기판 신호 본드패드(866)에 연결되어 있다. 기판 신호 본드패드(864, 866)는 각각 도 1의 구조물(100)의 기판 신호 본드패드(138, 132)에 대응하며, 일반적으로 기판 신호 본드패드(138, 132)와 동일한 물질을 포함한다. 기판 신호 본드패드(864, 866)는 기판(820)의 상면(818)에 형성되어 있다. 구조물(800)에서, 기판 신호 본드패드(864, 866)는 기판 신호 본드패드(822, 824)와 동일한 물질을 포함한다. 구조물(800)에서, 기판 신호 본드패드(864, 866)는 각각 비아(837, 841)와 오버랩된다. 본 발명의 또 다른 실시예에서, 기판 신호 본드패드(864, 866)는 비아(837, 841)와 오버랩하는 대신, 각각 비아(837, 841)와 "접촉"된다. 신호 본딩 와이어 (860, 862)는 각각 도 8의 구조물(800)의 신호 본딩 와이어(814, 816)에 대응하고, 또한 도 1의 구조물(100)의 신호 본딩 와이어(140, 134)에 대응하며, 일반적으로 신호 본딩 와이어(140, 134)와 동일한 물질을 포함한다.
또한 도 8에서 더 설명하자면, 다운본딩 와이어(878)의 제 1 단부는 반도체 다이(812)의 반도체 다이 접지 본드패드(882)에 연결되어 있고, 다운본딩 와이어(878)의 제 2 단부는 기판 다운본드 영역(880)에 연결되어 있다.구조물(800)에서, 기판 다운본드 영역(880)은 기판 다운본드 영역(838)에 대응되며, 또한 도 1의 구조물(100)의 기판 다운본드 영역(114)에 대응된다. 기판 다운본드 영역(838)과 마찬가지로, 기판 다운본드 영역(880)도 기판(820)의 상면(818)에 형성되어 있으며, 기판 다운본드 영역(838)과 동일한 물질을 포함한다. 구조물(800)에서, 다운본딩 와이어(878)는 다운본딩 와이어(836)에 대응되며, 또한 도 1의 구조물(100)의 다운본딩 와이어(116)에 대응된다.
도 8을 계속해서 설명하면, 지지 패드(817, 819)는 기판(820)의 상면(818)에 형성되어 있다. 지지 패드(817, 819)는 도 1의 구조물(100)의 지지 피드(117)와 유사하며, 구리 또는 알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수 있다. 기판(820)은 폴리테트라플루오로에틸렌과 같은 두 층의 유기 라미네이트를 포함할 수 있다. 그러나 기판(820)은 FR4를 기본물로 하는 라미네이트 및 BT("비스밀리미드 트리아젠")와 같은 기타 다른 유기 물질을 포함할 수 있다. 일실시예에서, 기판(820)은 세라믹 물질일 수 있다. 도 8의 구조물(800)에서, 기판(820)의 두께(823)는 약 200.0미크론이다. 그러나 기판(820)의 두께는 본 발명의 또 다른 실시예에서 다를 수 있다. 기판(820)의 두께(823)는 도 1의 구조물(100)의 기판(120)의 두께(122)에 대응된다.
도 8을 계속 설명하면, 비아(827, 831, 841), 비아(829) 및 비아(839)는 기판(820)내에 위치한다. 비아(827, 837)는 도 1의 구조물(100)의 비아(126)에 대응되며, 비아(831, 841)는 도 1의 구조물(100)의 비아(130)에 대응된다. 비아(829, 839)는 도 1의 구조물(100)의 비아(128)에 대응된다. 비아 (827, 831, 841),비아(829) 및 비아(839)는 기판(820)의 상면(818)으로부터 하면(825)까지 연장되며, 구리로 채워진다. 그러나, 비아(827, 831, 841), 비아(829) 및 비아(839)는 본 발명의 범위를 벗어나지 않는 한도 내에서 기타 다른 금속으로 충진될 수 있다. 본 발명의 또 다른 실시예에서, 비아(827, 831, 841), 비아(829) 및 비아(839)는 금속으로 완전히 충진되지 않을 수도 있다.
또한 도 8에서, 랜드(843, 845, 847, 849)는 기판(820)의 하면(825)에 형성되어 있다. 랜드(843, 847)는 도 1의 구조물(100)의 랜드(144)에 대응되며, 랜드 (845, 849)는 도 1의 구조물(100)의 랜드(146)에 대응된다. 랜드(843, 845, 847, 849)는 구리를 포함할 수 있으나, 알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수도 있다. 랜드(843, 845, 847, 849)는 각각 솔더(851, 953, 855, 857)에 의해 PCB(898)에 부착된다. 그러나, 랜드(843, 845, 847, 849)를 PCB(898)에 부착시키는데 사용되는 또 다른 방법들이 당해 기술분야에 공지되어 있다. 구조물(800)에서, 랜드(843, 845, 847, 849)는 각각 비아(827, 831, 837, 841)와 오버랩된다. 본 발명의 또 다른 실시예에서, 랜드(843, 845, 847, 849)는 각각 비아(827, 831, 837, 841)와 오버랩되는 대신, 비아(827, 831, 837, 841)와 접촉된다.
도 8에 도시된 본 발명의 실시예에서, 두개의 별개의 열 스프레더(859, 861)는 기판(820)의 하면(825)에 형성된다. 각각의 열 스프레더(859, 861)는 도 1의 구조물(100)의 열 스프레더(148)와 유사하며, 일반적으로 열 스프레더(148)와 동일한 물질을 포함한다. 구조물(800)에서, 열 스프레더(859, 861)는 구리일 수도 있고,알루미늄, 몰리브덴, 텅스텐 또는 금과 같은 기타 다른 금속을 포함할 수도 있다. 예시적 구조물(800)에서, 열 스프레더(859, 861)는 솔더(863, 865)에 의하거나 또는 당해 기술분야에 공지된 기타 다른 방법에 의해 PCB(898)에 부착된다. 마지막으로 구조물(800)은 도 5에서 기술한 것과 같은 공정 단계에 의해 제조되며, 본 명세서에서 공정 단계 그 자체는 반복 기술하지 않는다.
구조물(800)에서 도시된 본 발명의 실시예와는 대조적으로, 구조물(900)은 두개의 별개의 열 스프레더(859, 861) 대신에 하나의 연속식 열 스프레더(967)를 사용하는 본 발명의 실시예에 따르는 또 다른 예의 멀티-다이 구조물의 단면도를 도시한 것이다. 구조물(900)은 도 8의 구조물(800)의 기판(820)에 대응되는 기판(920)을 포함한다.
도 9에서, 구조물(900)의 반도체 다이(910, 912)는 각각 도 8의 구조물(800)의 반도체 다이(810, 812)에 대응된다. 또한 구조물(900)의 다이 어태치 패드(902, 906)는 각각 구조물(800)의 다이 어태치 패드(802, 806)에 대응된다. 또 구조물 (900)의 다이 어태치(904, 908)는 각각 구조물(800)의 다이 어태치(804, 808)에 대응된다. 또한 구조물 (900)의 솔더 마스크(913, 915)는 각각 구조물(800)의 솔더 마스크(813, 815)에 대응된다.
또한 도 9에서, 반도체 다이(910)의 반도체 다이 신호 본드패드(926, 952)는 각각 도 8의 구조물(800)의 반도체 다이(810)의 반도체 다이 신호 본드패드(826, 852)에 대응된다. 반도체 다이(910)의 반도체 다이 접지 본드패드(940)는 구조물(800)의 반도체 다이(810)의 반도체 다이 접지 패드(840) 에 대응된다. 또한반도체 다이(912)의 반도체 다이 신호 본드패드(958, 970)는 구조물(800)의 반도체 다이(812)의 반도체 다이 신호 본드패드(858, 870)에 대응된다.
또한 도 9에서, 구조물(900)의 신호 본딩 와이어(914, 946, 962)는 각각 도 8의 구조물(800)의 신호 본딩 와이어(814, 846, 862)에 대응한다. 또한, 구조물(900)의 다운본딩 와이어(936, 978)는 구조물(800)의 다운본딩 와이어(836, 878)에 대응한다. 또한 구조물(900)의 기판 신호 본드패드(922, 926)는 각각 구조물(800)의 기판 신호 본드패드(822, 866)에 대응한다. 또한 구조물(900)의 기판 다운본드 영역(938, 980)은 각각 구조물(800)의 기판 다운본드 영역(838, 880)에 대응한다.
또한 도 9에서, 구조물(900)의 지지패드(917, 919)는 각각 도 8의 구조물(800)의 지지패드(817, 819)에 대응한다. 또한 구조물(900)의 비아(927, 941), 비아(929) 및 비아(939)는 각각 구조물(800)의 비아(827, 841), 비아(829) 및 비아(839)에 대응하고, 구조물(900)의 랜드(943, 949)는 각각 구조물(800)의 랜드(843, 849)에 대응한다. 구조물(900)의 솔더(951, 957)는 각각 구조물(800)의 솔더(851, 857)에 대응한다.
이제 도 9를 보다 상세히 설명하면, 구조물(900)은 PCB(998)에 부착된 것으로서 도시되어 있다. 구조물(900)을 참조하면, 반도체 다이(910, 912)는 다이 어태치(904, 908)에 의해 각각 다이 어태치 패드(902, 906)에 부착된다. 구조물(900)의 다이 어태치 패드(902, 906)는 일반적으로 도 8의 구조물(800)의 다이 어태치 패드(802, 806)와 동일한 물질을 포함한다. 또한 다이 어태치(904, 908)는 일반적으로 구조물(800)의 다이 어태치(804, 808)와 동일한 물질을 포함한다. 솔더 마스크(913, 915)는 각각 기판(920)의 상면(918)과 하면(925)에 도포된다. 솔더 마스크(913, 915)는 일반적으로는 구조물(800)의 솔더 마스크(813, 815)와 동일한 물질을 각각 포함한다.
또한 도 9에 도시된 바와 같이, 신호 본딩 와이어(914)의 제 1 단부는 반도체 다이(910) 상의 반도체 다이 신호 본드패드(926)에 접합되고, 신호 본딩 와이어(914)의 제 2 단부는 기판 신호 본드패드(922)에 접합된다. 기판 신호 본드패드(922)는 기판(920)의 상면(918) 상에 조립되고, 일반적으로는 도 8의 구조물(800)의 기판 신호 본드패드(822)와 동일한 물질을 포함한다. 또한 신호 본딩 와이어(914)는 일반적으로 구조물(800)의 신호 본딩 와이어(814)와 동일한 물질을 포함한다. 또한 도 9에서, 다운본딩 와이어(936)의 제 1 단부는 반도체 다이(910) 상의 반도체 다이 접지 본드패드(940)에 접합되고, 다운본딩 와이어(936)의 제 2 단부는 기판 다운본드 영역(938)에 접합된다. 기판 다운본드 영역(938)은 기판(920)의 상면에 조립되며, 일반적으로는 구조물(800)의 기판 다운본드 영역(838)과 동일한 물질을 포함한다. 또한 다운본딩 와이어(936)는 일반적으로 구조물(800)의 다운본딩 와이어(836)와 동일한 물질을 포함한다.
도 9에서, 신호 본딩 와이어(946)의 제 1 단부는 반도체 다이(910) 상의 반도체 다이 신호 본드패드(952)에 접합되고, 신호 본딩 와이어(946)의 제 2 단부는 반도체 다이(912) 상의 반도체 다이 신호 본드패드(958)에 접합된다. 신호 본딩 와이어(946)는 일반적으로 도 8의 구조물(800)의 신호 본딩 와이어(846)와 동일한 물질을 포함한다. 또한 신호 본딩 와이어(962)의 제 1 단부는 반도체 다이(912) 상의 반도체 다이 신호 본드패드(970)에 접합되고, 신호 본딩 와이어(962)의 제 2 단부는 기판 신호 본드(966)에 접합된다. 기판 신호 본드패드(966)는 기판(920)의 상면(918)에 조립되며, 일반적으로는 도 8의 구조물(800)의 기판 신호 본드패드(866)와 동일한 물질을 포함한다. 또한 신호 본딩 와이어(962)는 일반적으로 구조물(800)의 신호 본딩 와이어(862)와 동일한 물질을 포함한다. 또한 도 9에 도시된 바와 같이, 다운본딩 와이어(978)의 제 1 단부는 반도체 다이(912) 상의 반도체 다이 접지 본드패드(982)에 접합되고, 다운본딩 와이어(978)의 제 2 단부는 기판 다운본드 영역(980)에 접합된다. 기판 다운본드 영역(980)은 기판(920)의 상면(918) 상에 조립되며, 일반적으로는 구조물(800)의 기판 다운본드 영역(880)과 동일한 물질을 포함한다. 또한 다운본딩 와이어(978)는 일반적으로 구조물(800)의 다운본딩 와이어(878)와 동일한 물질을 포함한다.
계속하여 도 9에서, 지지패드(917, 919)는 기판(929)의 상면 상에 조립되며, 일반적으로는 도 8의 구조물(800)의 지지패드(817, 819)와 동일한 물질을 포함한다. 또한 기판(920)은 일반적으로 기판(820)과 동일한 물질을 포함한다. 도 9에서, 비아(927, 941), 비아(929), 및 비아(939)는 기판 내부(920)에 위치되어 기판(920)의 상면(918)으로부터 하면(925)으로 연장된다. 또한 비아(927, 941), 비아(929), 및 비아(939)는 일반적으로 도 8의 구조물(800)의 비아(827, 841), 비아(829), 및 비아(839)와 동일한 물질을 포함한다.
또한 도 9에서, 랜드(943, 949)는 기판(920)의 하면(925) 상에 형성되며, 일반적으로 구조물(800)의 랜드(843, 849)와 동일한 물질을 포함한다. 랜드(943, 949)는 각각 솔더(951, 957)에 의해 PCB(998)에 부착된다. 그러나 랜드(943, 949)를 PCB(998)에 부착하기 위해 다른 공지의 방법이 사용될 있다. 구조물(900)에서, 랜드(943, 949)는 각각 비아(927, 941)와 오버랩된다. 본 발명의 다른 실시예에서는 랜드(943, 949)가 비아(927, 941)와 오버랩되는 대신, 랜드(943, 949)가 비아(927, 941)와 접촉한다.
도 9에서, 열 스프레더(967)는 기판(920)의 하면(925) 상에 조립된다. 구조물(900)에서 열 스프레더(967)는 구리일 수 있으나, 열 스프레더(967)는 알루미늄, 몰리브덴, 텅스텐 또는 금 등의 다른 금속을 포함할 수 있다. 구조물(900)에서 열 스프레더(967)는 솔더(969)에 의해 PCB(998)에 부착될 수 있다. 그러나 열 스프레더(967)를 PCB(998)에 부착하기 위해 다른 공지의 방법이 사용될 수 있다. 마지막으로, 구조물(900)은 도 5와 관련하여 설명한 것과 유사한 공정단계를 이용하여 조립된다. 이 공정단계는 여기에서 반복하여 설명하지 않는다.
본 발명의 실시예에 대한 전기적 열적 특성은 구조물(800, 900)에서 비록 동일하지는 않지만 유사하다. 이와 같은 본 발명의 전기적 열적 특성은 구조물(800)과 관련하여 보다 상세히 설명하기로 하고, 구조물(800, 900)의 전기적 열적 특성의 차이점에 대해서는 후술하기로 한다. 구조물(800)에서, 다운본딩 와이어(836)는 반도체 다이(810) 상의 반도체 다이 접지 본드패드(840)와 기판 다운본드 영역(838) 사이에 전기적 접지접속을 제공한다. 기판 다운본드 영역(838)은 반도체 다이(810)에 근접하여 위치된다. 반도체 다이(810)에 밀접하게 기판 다운본드영역(838)을 위치시킴으로써 구조물(800)은 반도체 다이(810) 상의 반도체 다이 접지 본드패드(840)와 기판 다운본드 영역(838) 사이에 최소 길이의 전기적 접지접속을 제공한다.
반도체 다이 접지 본드패드(882), 기판 다운본드 영역(880), 및 다운본딩 와이어(878)는 반도체 다이 접지 본드패드(840), 기판 다운본드 영역(838), 및 다운본딩 와이어(836)가 반도체 다이(810)에 대해 위치되는 것처럼 반도체 다이(812)에 대하여 유사하게 위치된다. 그러므로 구조물(800)은 반도체 다이(812) 상의 반도체 다이 접지 패드(882)와 기판 다운본드 영역(880) 사이에 최소길이의 전기적 접지접속을 제공한다.
지지패드(817)는 반도체 다이 접지 본드패드를 큰 공통의 접지접속에 제공함으로써 반도체 다이(810)에 대한 "접지면"으로서 기능한다. 예를 들어, 반도체 다이 접지패드(840)는 다운본딩 와이어(836)에 의해 기판 다운본드 영역(838)에 전기적으로 접속되고, 기판 다운본드 영역(838)은 지지패드(817)에 전기적으로 접속된다. 따라서 지지패드(817)는 반도체 다이(810)에 대한 공통 접지접속, 즉 접지면 을 제공한다. 지지패드(817)는 기판 다운본드 영역(838)에 부착되기 때문에 구조물(800)은 반도체 다이 접지패드(840)와 지지패드(817) 사이에 최소길이의 전기적 접지접속을 제공한다. 또한 비아(829)는 지지패드(817) 및 열 스프레더(859)에 전기적으로 접속된다. 따라서 기판 다운본드 영역(839), 지지패드(817), 비아(829) 및 열 스프레더(859)는 반도체 다이(810) 상의 반도체 다이 접지패드(840)와 열 스프레더(859) 사이에 최소 길이의 전기적 접지 접속을 제공하도록 결합된다. 기판 다운본드 영역(880), 지지패드(819), 비아(839) 및 열 스프레더(861)는 각각 기판 다운본드 영역(838), 지지패드(817), 비아(829) 및 열 스프레더(859)가 반도체 다이(810)에 대하여 위치되는 것과 유사하게 반도체 다이(812)에 대하여 각각 위치된다. 따라서 기판 다운본드 영역(880), 지지패드(819), 비아(839) 및 열 스프레더(861)는 반도체 다이(810) 상의 반도체 다이 접지패드(882)와 열 스프레더(861) 사이에 최소 길이의 전기적 접지 접속을 제공하도록 유사하게 결합되는 것이 분명하다.
또한 도 8의 구조물(800)에서 다수의 비아(829)가 사용될 수 있다. 비아(829)는 지지패드(817)와 열 스프레더(859) 사이에 전기적으로 병렬 접속되기 때문에 이들 비아(829)는 지지패드(817)와 열 스프레더(859) 사이에 단일 비아에 의해 제공되는 저항성 및 유도성 경로보다 훨씬 낮은 저항성 및 유도성 경로를 제공한다. 따라서 도 8의 비아(829) 등과 같은 다수의 비아를 이용함으로써, 구조물(800)은 지지패드(817)와 열 스프레더(859) 사이에 저저항, 저인덕턴스의 최소길이의 전기적 접지접속을 제공한다.
비아(839), 지지패드(819) 및 열 스프레더(861)는 각각 비아(829), 지지패드(817) 및 열 스프레더(859)와 유사한 기능을 갖는다. 또한 비아(839), 지지패드(819), 및 열 스프레더(861)는 비아(829), 지지패드(817), 및 열 스프레더(859)가 반도체 다이(810)에 대하여 위치되는 것과 유사하게 반도체 다이(812)에 대하여 위치된다. 따라서, 구조물(800)은 유사하게 지지패드(819)와 열 스프레더(861) 사이에 저저항, 저인덕턴스, 최소길이의 전기적 접지접속을 제공한다.
도 8의 구조물(800)의 이점은 기판 다운본드 영역(838)이 충분한 크기를 가져 "더블본딩(double bonding)"으로 알려져 있는 순서를 거쳐 본딩 와이어(836)에 의해 생성된 기생 인덕턴스와 저항을 더욱 최소화한다는 점이다. "더블본딩"에서 2개의 다운본딩 와이어는 반도체 다이 접지 본드패드와 기판 다운본드 영역 사이에서 병렬로 접속된다. 예컨대, 구조물(800)에서 2개의 다운본딩 와이어는 도 8의 반도체 다이(810) 상의 반도체 다이 접지 본드패드(840)와 기판 다운본드 영역(838) 사이에 접속된다. 반도체 다이(810) 상의 반도체 다이 접지 본드패드(840)와 기판 다운본드 영역(838) 사이의 2개의 병렬 다운본딩 와이어에 의해 발생되는 기생 인덕턴스와 저항은 단일 다운본딩 와이어에 의해 발생된 기생 인덕턴스 및 저항의 약 1/2이다. 더블본딩은 구조물(100, 900)로 예시된 본 발명의 다른 실시예에서도 또한 수용될 수 있다.
기판 다운본드 영역(880)은 기판 다운본드 영역(838)과 기능상 유사하다. 또한 기판 다운본드 영역(880)은 기판 다운본드 영역(838)이 반도체 다이(810)에 대해 위치되는 것과 유사하게 반도체 다이(812)에 대해 위치된다. 그러므로, 반도체 다이(812) 상의 반도체 다이 접지 본드패드(882)와 기판 다운본드 영역(880) 사이의 2개의 병렬 다운본딩 와이어에 의해 발생되는 기생 인덕턴스와 저항은 단일 다운본딩 와이어에 의해 발생된 기생 인덕턴스 및 저항의 약 1/2이다.
도 8에 도시된 본 발명의 실시예에서, 기판 신호 본드패드(822, 824)는 각각 비아(827, 831)와 오버랩된다. 또한 랜드(843, 845)는 각각 비아(827, 831)와 오버랩된다. 따라서 비아(827, 831)는 기판 신호 본드패드(822, 824)와 랜드(843, 845) 사이에 각각 최소 길이의 전기적 접속을 제공한다. 이처럼 오버랩하는 비아(827, 831)를 이용함으로써 구조물(800)은 기판 신호 본드패드(822, 824)와 랜드(843, 845) 사이에 발생된 기생 인덕턴스를 최소화한다. 즉, 비아(827, 831)를 연결하기 위해 필요한 상호 접속선이 불필요하게 되어 그것에 의해 도입될 수 있는 기생 인덕턴스와 저항을 감축시킬 수 있게 된다.
유사하게, 구조물(800)에서, 기판 신호 본드패드(864, 866)는 각각 비아(837, 841)와 오버랩된다. 또한 랜드(847, 849)는 각각 비아(837, 841)와 오버랩된다. 따라서 비아(837, 841)는 기판 신호 본드패드(864, 866)와 랜드(847, 849) 사이에 각각 최소 길이의 전기적 접속을 제공한다. 이처럼 오버랩하는 비아(837, 841)를 이용함으로써 구조물(800)은 기판 신호 본드패드(864, 866)와 랜드(847, 849) 사이에 발생된 기생 인덕턴스를 최소화한다.
도 8의 구조물은 지지패드(829), 비아(829) 및 열 스프레더(859)에 의해 반도체 다이(810)로부터 과도한 열을 뺏어간다. 구조물(800)에서, 비아(829)는 구리 등의 열전도성 금속으로 충진될 수 있다. 비아(829)에 추가로 구리를 첨가하면 단면적이 증가한다. 따라서 열이 잘 전도될 수 있는 보다 큰 단면적을 제공하는 것으로 비아(829)의 열전도율을 증가시킨다. 구조물(800)에서, 지지패드(817)는 구리 등의 열전도성 금속일 수 있다. 또한 지지패드(817)의 보다 큰 표면적은 반도체 다이(810)에 의해 생성된 열의 전도를 위한 큰 도관을 제공한다. 유사하게, 열 스프레더(859)는 구리 등의 열 전도성 금속일 수 있으며, 열 스프레더(859)의 보다 큰표면적은 비아(819)를 통해 흐르는 큰 열전도용의 도관을 제공한다. 비아(829)는 또한 지지패드(817)와 열 스프레더(859) 사이에 유효하고 "다중(multiple)"의 열접속을 제공한다. 따라서 지지패드(817), 비아(829) 및 열 스프레더(859)의 이용을 통해 구조물(800)은 반도체 다이(810)에 의해 생성된 열을 효과적으로 소모하기 위한 유효한 메커니즘을 제공한다.
지지패드(819), 비아(839) 및 열 스프레더(861)는 각각 지지패드(817), 비아(829) 및 열 스프레더(859)와 동일한 물질을 포함한다. 또한 지지패드(819), 비아(839) 및 열 스프레더(861)는 지지패드(817), 비아(829) 및 열 스프레더(859)가 반도체 다이(810)에 대해 위치하는 것과 마찬가지로 반도체 다이(812)에 대하여 각각 유사하게 위치된다. 따라서 지지패드(819), 비아(839) 및 열 스프레더(861)의 이용을 통해 구조물(800)은 반도체 다이(812)에 의해 생성된 열을 효과적으로 소모하기 위한 유효한 메커니즘을 또한 제공한다.
도 8의 구조물(800)의 열팽창 계수(CTE)와 PCB(898)에는 그들을 조립하기 위해 사용되는 물질이 다르기 때문에 열팽창 계수의 차가 존재한다는 것에 주목해야 한다. 결국, 구조물(800)이 동작이나 환경적인 요인에 의해 가열되면, 구조물(800)은 PCB(898)와 다른 속도로 팽창한다. 구조물(800)과 PCB(898)의 팽창속도의 차는 구조물(800)과 PCB(898)을 접속하는 "솔더 조인트(solder joint)"에 대응하는 변형을 일으킨다. "솔더 조인트"는 도 8에서 PCB(898)와 각각의 랜드(843, 845, 847) 사이에, 각각 솔더(851, 853, 855, 857)로서 칭해지는 솔더 접속부와, PCB(898)와 열 스프레더(859, 861) 사이에, 각각 솔더(863, 865)로서 칭해지는 솔더 접속부를포함한다. 그러나 열 스프레더(859, 861)의 비례적으로 보다 큰 크기 때문에 열 스프레더(859, 861)는 그들의 "솔더 조인트"에 대하여 대응하는 보다 큰 전체적인 변형량을 흡수한다. 그러므로, 열 스프레더(859, 861)는 "솔더 조인트"에 대한 보다 큰 전체적인 변형량을 흡수함으로써 구조물(800)의 물리적 신뢰성을 증가시킨다.
도 9에서 구조물(900)의 열적 전기적 특성은 상술한 도 8의 구조물(800)의 열적 전기적 특성과 유사하다. 구조물(900)과 구조물(800) 사이의 차이점의 하나는 구조물(900)은 단일한 열 스프레더, 즉 열 스프레더(967)이고, 구조물(800)은 두 개의 열 스프레더, 즉 열 스프레더(859, 861)라는 점이다. 상술한 바와 같이, 열 스프레더(859, 861)의 보다 큰 표면적은 각각 비아(829, 839)를 통해 흐르는 열의 전도를 위해 큰 도관을 제공한다. 유사하게, 열 스프레더(967)의 보다 큰 표면적은 비아(929, 939)를 통해 흐르는 열의 전도를 위해 큰 도관을 제공한다. 또한 상술한 바와 같이, 병렬비아(829)와 병렬비아(839)는 지지패드(817, 819)와 열 스프레더(859, 861) 사이에 낮은 저항성 및 유도성 경로를 제공한다. 유사하게 병렬비아(929)와 병렬비아(939)는 지지패드(917, 919)와 열 스프레더(967) 사이에 낮은 저항성 및 유도성 경로를 제공한다. 또한 열 스프레더(967)의 큰 사이즈는 PCB(998)을 구조물(900)에 접속하는 솔더 조인트에 대한 전체적인 큰 변형량을 흡수함으로써 구조물(900)의 물리적 신뢰성을 증가시킨다. 그러나, 그들의 유사성에도 불구하고 구조물(800, 900)은 각각 후술하는 바와 같은 독특한 이점을 누리고 있다.
단일 열 스프레더 구조물(900)의 이점은 구조물(900)에서의 단일 열 스프레더(967)가 2개의 열 스프레더가 병렬인 것과 마찬가지로 효과적으로 작용한다는 점이다. 따라서, 두 개의 열화산기 구조물(800)과 비교하면 단일 열 스프레더 구조물(900)은 PCB(998)로부터 지지패드(917, 919)로의 유도성 및 저항성 경로는 더 감축된다. 이 유도성 및 저항성 경로의 감축은 반도체 다이(910, 912)에 대한 감소된 잡음 접지에 기인한 것이며, 또한 반도체 다이(910, 912)의 접지전압 레벨이 너무 멀리 위로 상승하지 않거나 너무 멀리 아래로 하강하여 0볼트로 되지 않게 보장해 준다. 단일 열 스프레더 구조물(900)의 다른 이점은 두 개의 분리된 열 스프레더(859, 861)에 존재하는 불연속 구조물과 보다 작은 집중표면적에 대하여, 보다 큰 표면적을 갖는 연속 구조물이 PCB(998)을 구조물(900)에 접속하는 솔더 조인트에 대한 추가적인 변형의 감축이 있기 때문에 단일 열 스프레더(967)가 구조적으로 더 안정하다는 점이다. 그러나 단일 열 스프레더 구조물(900)의 다른 이점은 열 스프레더(967)가 일반적으로 구조물(800)의 두 개의 분리된 열 스프레더(859, 861)의 집중 표면적에 비해 보다 큰 표면적을 갖기 때문에 단일 열 스프레더(967)가 더욱 효과적인 열전도를 달성한다.
구조물(800)에서 두 개의 분리 열 스프레더(859, 861)의 이점은 두 개의 반도체 다이(810, 812)와, 그들의 각 지지패드(817, 819)와, 열 스프레더(859, 861)가 공통의 열 스프레더(967)를 공유하기 때문에 구조물(900)에서 요구되는 바와 같이, 서로 근접할 필요는 없다. 이처럼, 구조물(800)은 PCB(898) 상의 반도체 다이(810, 812)의 물리적 위치에 추가적인 유연성을 허용해준다. 이 유연성은 와이어 본딩의 용이성 등의 다양한 이유로 다양한 환경하에서 유익할 수 있으며,PCB(898) 상의 반도체 다이(810, 812)의 물리적 위치를 분리하는 것이 바람직하다.
두 구조물(800, 900)에 공통인 이점은 도 7의 구조물(700)을 참조하여 설명하기로 한다. 본 발명의 다양한 멀티-다이 실시예는 반도체 다이 신호본드패드가 본딩 와이어에 의해 직접일 뿐아니라 "트레이스(traces)"에 의해 기판의 상면에 접속되도록 해주는 이점을 제공해 준다. 예컨대, 도 7의 반도체 다이(710) 상의 반도체 다이 신호본드패드(734)는 신호본딩 와이어(730, 772), 기판신호 본드패드, 기판(720)의 상면(718) 상의 트레이스(784)를 통해 반도체 다이(712) 상의 반도체 다이 신호본드패드(776)에 접속될 수 있다. 트레이스(784)를 이용하는 이점의 하나는 그 트레이스가 기판(720) 내의 비아와, 기판(720)의 하면 상의 랜드와, 기판의 하면에 접속된 인쇄회로기판 상의 트레이스를 이용하는 다른 접속 루틴보다 짧고 저항성과 유도성이 작은 루트가 된다는 점에 있다. 본 발명의 다양한 멀티-다이의 실시예는 인쇄회로기판의 표면 상의 트레이스들을 따를 필요없이 기판의 상면 상의 트레이스(784)와 같은 트레이스들을 추적할 수 있는 능력을 제공해 준다.
즉 본 발명의 다양한 실시예에 따르면 기판(720)의 상면(718)을 떠나도록 하고, 인쇄회로기판(기판(720)의 하면에 부착됨)을 통해 루트를 확보하며, 반도체 다이 신호본드패드(776)와 같이 원하는 신호본드패드에 도달하도록 기판에 대해 다시 루트가 확보되도록 하기 위한 트레이스(784)와 같은 트레이스가 불필요하다. 구조물(720)에 도시된 바와 같이, 트레이스(784)는 기판(720)을 떠날 필요없이 기판(720)의 상면(718) 상의 전체에 걸쳐 루트가 확보될 수 있다. 트레이스(784)와 같은 트레이스는 인쇄회로기판 상에서 루트가 확보될 필요가 없다는 사실은 보다짧고 유도성과 저항성이 보다 작은 트레이스를 달성하게 해주며, 설계의 복잡성을 줄여주고 제조비용을 절감시켜 준다.
확실히, 볼 그리드 어레이(BGA: Ball Grid Array) 기술과 같은 다른 경쟁기술은 멀티-다이 BGA 패키지의 기판과 같은 멀티-다이 패키지의 기판 상에 트레이스(784)와 같은 트레이스의 루틴을 수용할 수 있도록 시도하고 있다. 그러나, BGA 기술과 같은 이러한 경쟁기술은 본 발명의 다양한 실시예의 구조물(700, 800, 900)에 의해 요구되는 "풋프린트"에 비해 멀티-다이 BGA 패키지에 필요한 풋프린트 등의 훨씬 큰 멀티-다이 패키지용 풋프린트를 필요로 한다. 이처럼, 본 발명의 멀티-다이 실시예에서 트레이스(784)와 같은 트레이스를 따르는 능력은 양 구조물(800, 900)에 공통인 독특한 이점이 있다.
본 발명은 무연 멀티-다이 캐리어의 구조물과 그 제조방법을 제공하는 상술한 설명에 의해 충분히 인식될 수 있다. 본 발명은 반도체 다이에 의해 생성된 열을 효과적으로 소모할 수 있다. 더욱이 본 발명은 낮은 기생인자와 낮은 유도성 및 저항성 접지 접속을 제공해 준다.
본 발명의 상술한 설명으로부터 본 발명의 범위로부터 벗어나지 않고도 본 발명의 사상을 실현하기 위해 다양한 기술이 실행될 수 있음이 분명해졌다. 더욱이, 본 발명은 특정 실시예를 참고로 설명하였으나 당해 기술분야의 숙련된 기술자라면 본 발명의 사상 및 범위로부터 벗어나지 않고도 변경을 가할 수 있다는 것을 알 수 있다. 예컨대, 본 발명의 다양한 실시예 단지 두 개의 다이를 수용하는 구조물과 관련하여 설명되었지만 당해 기술분야의 숙련된 기술자라면 본 발명의 원리를2이상의 다이를 수용하는 구조물에도 동일하게 적용할 수 있다는 것을 충분히 인식할 수 있다. 상술한 실시예는 모두 예시를 위해 고려된 것이며 제한하기 위한 것이 아니다. 본 발명은 본 명세서에 기술된 특정 실시예로 한정되는 것은 아니며, 본 발명의 범위로부터 벗어남이 없이 많은 재배열, 수정, 및 대체가 가능하다.
따라서 무연 멀티-다이 캐리어의 구조물 및 그 제조방법에 대해서 설명하였다.

Claims (30)

  1. 상면과 하면을 갖는 기판과;
    상기 기판의 상면에 부착된 제 1 반도체 다이 및 제 2 반도체 다이와;
    상기 기판의 상기 하면에 부착된 제 1 열 스프레더 및 제 2 열 스프레더와;
    상기 기판 내의 제 1 비아 및 제 2 비아를 구비하며,
    상기 제 1 비아는 상기 제 1 반도체 다이와 상기 제 1 열 스프레더 사이에 접속을 제공하고, 상기 제 2 비아는 상기 제 2 반도체 다이와 상기 제 2 열 스프레더 사이에 접속을 제공하는 것을 특징으로 하는 구조체.
  2. 제 1 항에 있어서,
    상기 제 1 열 스프레더 및 상기 제 2 열 스프레더는 인쇄회로기판에 부착되는 것을 특징으로 하는 구조체.
  3. 제 1 항에 있어서,
    상기 기판의 상면에 부착된 제 1 기판 다운본드 영역을 추가로 포함하며, 상기 제 1 비아는 상기 제 1 기판 다운본드 영역과 상기 제 1 열 스프레더 사이에 전기적 접속을 제공하는 것을 특징으로 하는 구조체.
  4. 제 3 항에 있어서,
    상기 제 1 반도체 다이 상의 제 1 반도체 다이 접지본드패드는 제 1 다운본딩 와이어에 의해 상기 제 1 기판 다운본드 영역에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  5. 제 1 항에 있어서,
    상기 기판 내의 제 3 비아는 상기 제 1 반도체 다이의 제 1 신호 본드패드와 인쇄회로기판 사이에 접속을 제공하는 것을 특징으로 하는 구조체.
  6. 제 1 항에 있어서,
    상기 기판은 유기물질을 포함하는 것을 특징으로 하는 구조체.
  7. 제 6 항에 있어서,
    상기 유기물질은 폴리테트라플루오로에틸렌 물질과 FR4를 기본물로 하는 라미네이트 물질로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 구조체.
  8. 제 1 항에 있어서, 상기 기판은 세라믹 물질을 포함하는 것을 특징으로 하는 구조체.
  9. 제 5 항에 있어서,
    상기 제 3 비아는 제 1 기판 본드패드와 상기 인쇄회로기판 사이에 전기적접속을 제공하며, 상기 제 1 기판 본드패드는 상기 제 1 반도체 다이의 상기 제 1 신호 본드패드에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  10. 제 9 항에 있어서,
    상기 제 1 기판 본드패드는 상기 제 3 비아와 오버랩되는 것을 특징으로 하는 구조체.
  11. 제 9 항에 있어서,
    상기 제 1 기판 본드패드는 제 1 신호 본딩 와이어에 의해 상기 제 1 반도체 다이의 상기 제 1 신호 본드패드에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  12. 제 5 항에 있어서,
    상기 제 3 비아는 상기 제 1 반도체 다이의 제 1 신호 본드패드와 제 1 랜드 사이에 전기적 접속을 제공하고, 상기 제 1 랜드는 상기 인쇄회로기판에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  13. 제 12 항에 있어서,
    상기 제 3 비아는 상기 랜드에 오버랩되는 것을 특징으로 하는 구조체.
  14. 상면과 하면을 갖는 기판과;
    상기 기판의 상면에 부착된 제 1 반도체 다이 및 제 2 반도체 다이와;
    상기 기판의 상기 하면에 부착된 열 스프레더와;
    상기 기판 내의 제 1 비아 및 제 2 비아를 구비하며,
    상기 제 1 비아는 상기 제 1 반도체 다이와 상기 열 스프레더 사이에 접속을 제공하고, 상기 제 2 비아는 상기 제 2 반도체 다이와 상기 열 스프레더 사이에 접속을 제공하는 것을 특징으로 하는 구조체.
  15. 제 14 항에 있어서,
    상기 열 스프레더는 인쇄회로기판에 부착되는 것을 특징으로 하는 구조체.
  16. 제 14 항에 있어서,
    상기 기판의 상기 상면에 부착된 제 1 기판 다운본드 영역을 추가로 포함하며, 상기 제 1 비아는 상기 제 1 기판 다운본드 영역과 상기 열 스프레더 사이에 전기적 접속을 제공하는 것을 특징으로 하는 구조체.
  17. 제 16 항에 있어서,
    상기 제 1 반도체 다이 상의 제 1 반도체 다이 접지본드패드는 제 1 다운본딩 와이어에 의해 상기 제 1 기판 다운본드 영역에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  18. 제 14 항에 있어서,
    상기 기판 내의 제 3 비아는 상기 제 1 반도체 다이의 제 1 신호 본드패드와 인쇄회로기판 사이에 접속을 제공하는 것을 특징으로 하는 구조체.
  19. 제 18 항에 있어서,
    상기 제 3 비아는 제 1 기판 본드패드와 상기 인쇄회로기판 사이에 전기적 접속을 제공하며, 상기 제 1 기판 본드패드는 상기 제 1 반도체 다이의 상기 제 1 신호 본드패드에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  20. 제 19 항에 있어서,
    상기 제 1 기판 본드패드는 상기 제 3 비아와 오버랩되는 것을 특징으로 하는 구조체.
  21. 제 19 항에 있어서,
    상기 제 1 기판 본드패드는 제 1 신호 본딩 와이어에 의해 상기 제 1 반도체 다이의 상기 제 1 신호 본드패드에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  22. 제 18 항에 있어서,
    상기 제 3 비아는 상기 제 1 반도체 다이의 제 1 신호 본드패드와 제 1 랜드 사이에 전기적 접속을 제공하고, 상기 제 1 랜드는 상기 인쇄회로기판에 전기적으로 접속되는 것을 특징으로 하는 구조체.
  23. 제 22 항에 있어서,
    상기 제 3 비아는 상기 랜드와 오버랩되는 것을 특징으로 하는 구조체.
  24. 제 1 반도체 다이와 제 2 반도체 다이를 수용하기 위한 구조체의 제조방법에 있어서,
    기판에 제 1 홀 및 제 2 홀을 형성하는 단계와;
    상기 제 1 홀 및 제 2 홀에 금속을 충진하여 각각 제 1 비아 및 제 2 비아를 형성하는 단계와;
    상기 기판의 상면에 제 1 지지패드 및 제 2 지지패드를 패터닝하고, 상기 기판의 하면에 제 1 열 스프레더와 제 2 열 스프레더를 패터닝하는 단계를 포함하며,
    상기 제 1 비아는 상기 제 1 열 스프레더와 상기 제 1 지지패드 사이에 전기적 접속을 제공하고, 상기 제 1 지지패드는 상기 제 1 반도체 다이를 수용하기에 적합하며,
    상기 제 2 비아는 상기 제 2 열 스프레더와 상기 제 2 지지패드 사이에 전기적 접속을 제공하고, 상기 제 2 지지패드는 상기 제 2 반도체 다이를 수용하기에 적합한 것을 특징으로 하는 제조방법.
  25. 제 24 항에 있어서,
    상기 기판에 제 3 홀을 형성하는 단계와;
    상기 제 3 홀에 금속을 충진하여 제 3 비아를 형성하는 단계와;
    상기 기판의 상면에 제 1 기판 본드패드를 패터닝하고, 상기 기판의 하면에 제 1 랜드를 패터닝하는 단계를 포함하며, 상기 제 3 비아는 상기 제 1 기판 본드패드와 상기 제 1 랜드 사이에 전기적 접속을 제공하는 것을 특징으로 하는 제조방법.
  26. 제 24 항에 있어서,
    상기 제 1 지지패드와 제 2 지지패드에 상기 제 1 반도체 다이와 상기 제 2 반도체 다이를 각각 부착하는 단계를 추가로 포함하는 것을 특징으로 하는 제조방법.
  27. 제 24 항에 있어서,
    상기 기판의 상면에 제 1 기판 다운본드 영역을 패터닝하는 단계를 추가로 포함하며, 상기 제 1 기판 다운본드 영역은 상기 제 1 지지패드에 전기적으로 접속되는 것을 특징으로 하는 제조방법.
  28. 제 27 항에 있어서,
    상기 제 1 반도체 다이의 제 1 접지 본드패드를 제 1 다운본딩 와이어에 의해 상기 제 1 기판 본드패드에 전기적으로 접속하는 단계를 추가로 포함하는 것을 특징으로 하는 제조방법.
  29. 제 25 항에 있어서,
    상기 제 1 반도체 다이의 제 1 신호본드패드를 제 1 신호 본딩 와이어에 의해 상기 제 1 기판 본드패드에 전기적으로 접속하는 단계를 추가로 포함하며, 상기 제 1 반도체 다이의 상기 제 1 신호 본드패드는 상기 제 1 랜드에 전기적으로 접속되는 것을 특징으로 하는 제조방법.
  30. 제 24 항에 있어서,
    인쇄회로기판을 상기 제 1 열 스프레더 및 제 2 열 스프레더에 납땜하는 단계를 추가로 포함하며, 상기 인쇄회로기판은 상기 제 1 지지패드와 제 2 지지패드에 전기적으로 접속되는 것을 특징으로 하는 제조방법.
KR1020037017039A 2001-06-28 2002-06-27 레드리스 멀티-다이 캐리어의 구조 및 제조방법 KR100579621B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/894,728 US6867493B2 (en) 2000-11-15 2001-06-28 Structure and method for fabrication of a leadless multi-die carrier
US09/894,728 2001-06-28
PCT/US2002/020515 WO2003003797A2 (en) 2001-06-28 2002-06-27 Structure and method for fabrication of a leadless multi-die carrier

Publications (2)

Publication Number Publication Date
KR20040020945A true KR20040020945A (ko) 2004-03-09
KR100579621B1 KR100579621B1 (ko) 2006-05-12

Family

ID=25403454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037017039A KR100579621B1 (ko) 2001-06-28 2002-06-27 레드리스 멀티-다이 캐리어의 구조 및 제조방법

Country Status (7)

Country Link
US (1) US6867493B2 (ko)
EP (1) EP1407641A4 (ko)
JP (2) JP2004537849A (ko)
KR (1) KR100579621B1 (ko)
CN (1) CN100483697C (ko)
TW (1) TW565917B (ko)
WO (1) WO2003003797A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714562B1 (ko) * 2006-04-21 2007-05-07 삼성전기주식회사 멀티칩 패키지
KR100731351B1 (ko) * 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US6622905B2 (en) * 2000-12-29 2003-09-23 Intel Corporation Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6646332B2 (en) * 2002-01-18 2003-11-11 Terence Quintin Collier Semiconductor package device
US7550845B2 (en) * 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US20030152773A1 (en) * 2002-02-14 2003-08-14 Chrysler Gregory M. Diamond integrated heat spreader and method of manufacturing same
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
CN1639862A (zh) * 2002-07-24 2005-07-13 三菱电机株式会社 半导体器件
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
DE10316355C5 (de) * 2003-04-10 2008-03-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbeitermodul mit flexibler äusserer Anschlussbelegung
TW573444B (en) * 2003-04-22 2004-01-21 Ind Tech Res Inst Substrate having organic and inorganic functional package
US7109573B2 (en) * 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
US6924170B2 (en) * 2003-06-30 2005-08-02 Intel Corporation Diamond-silicon hybrid integrated heat spreader
AT501081B8 (de) * 2003-07-11 2007-02-15 Tridonic Optoelectronics Gmbh Led sowie led-lichtquelle
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102004020172A1 (de) * 2004-04-24 2005-11-24 Robert Bosch Gmbh Monolithischer Regler für die Generatoreinheit eines Kraftfahrzeugs
US20050253616A1 (en) * 2004-04-30 2005-11-17 Parker Kenneth P Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2006024755A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 回路基板
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8048028B2 (en) * 2005-02-17 2011-11-01 Boston Scientific Scimed, Inc. Reinforced medical balloon
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
US7521793B2 (en) * 2005-09-26 2009-04-21 Temic Automotive Of North America, Inc. Integrated circuit mounting for thermal stress relief useable in a multi-chip module
EP1950805A4 (en) * 2005-11-16 2010-03-03 Fujitsu Ltd ELECTRONIC ELEMENT, CAPSULATION THEREFOR AND ELECTRONIC ARRANGEMENT
JP4881620B2 (ja) 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
GB2448270B (en) * 2006-02-10 2012-02-08 Innovatech Ltd Circuit board and radiating heat system for circuit board
US7772036B2 (en) * 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP5142119B2 (ja) * 2006-09-20 2013-02-13 住友電装株式会社 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
US8063484B2 (en) * 2006-11-02 2011-11-22 Nec Corporation Semiconductor device and heat sink with 3-dimensional thermal conductivity
CN100433322C (zh) * 2006-12-25 2008-11-12 南通大学 一种无引线集成电路芯片封装
US20080218979A1 (en) * 2007-03-08 2008-09-11 Jong-Ho Park Printed circuit (PC) board module with improved heat radiation efficiency
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
JP5458517B2 (ja) * 2008-07-02 2014-04-02 オムロン株式会社 電子部品
KR101479509B1 (ko) * 2008-08-29 2015-01-08 삼성전자주식회사 반도체 패키지
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US8125074B2 (en) * 2009-09-11 2012-02-28 St-Ericsson Sa Laminated substrate for an integrated circuit BGA package and printed circuit boards
TWI419272B (zh) * 2009-12-19 2013-12-11 Bridge Semiconductor Corp 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
TWI469289B (zh) 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8174044B2 (en) * 2010-01-14 2012-05-08 Shang-Yi Wu Light emitting diode package and method for forming the same
CN102142411B (zh) * 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
US8319336B2 (en) * 2010-07-08 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of etch microloading for through silicon vias
TWI424593B (zh) * 2010-09-10 2014-01-21 Ho Cheng Ind Co Ltd Light - emitting diodes of the thermal substrate and thermal module structure
US8803183B2 (en) * 2010-10-13 2014-08-12 Ho Cheng Industrial Co., Ltd. LED heat-conducting substrate and its thermal module
CN102368483A (zh) * 2011-10-11 2012-03-07 常熟市广大电器有限公司 一种新型的芯片封装结构
US20130249073A1 (en) * 2012-03-22 2013-09-26 Hsin Hung Chen Integrated circuit packaging system with support structure and method of manufacture thereof
JP2013214611A (ja) * 2012-04-02 2013-10-17 Elpida Memory Inc 半導体装置
US8618677B2 (en) * 2012-04-06 2013-12-31 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
JP5852929B2 (ja) * 2012-06-29 2016-02-03 株式会社日立製作所 インターポーザ、プリント基板及び半導体装置
US8822327B2 (en) * 2012-08-16 2014-09-02 Infineon Technologies Ag Contact pads with sidewall spacers and method of making contact pads with sidewall spacers
JP6282425B2 (ja) * 2012-10-29 2018-02-21 新光電気工業株式会社 配線基板の製造方法
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
JP6034279B2 (ja) * 2013-11-29 2016-11-30 京セラ株式会社 配線基板
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
TWI543308B (zh) * 2014-04-16 2016-07-21 Viking Tech Corp Electronic packaging structure and its ceramic substrate
KR102341755B1 (ko) * 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
DE102015211843A1 (de) * 2015-06-25 2016-12-29 Conti Temic Microelectronic Gmbh Elektronische Komponente und Verfahren zur Herstellung einer elektronischen Komponente
KR20170016047A (ko) * 2015-08-03 2017-02-13 에스케이하이닉스 주식회사 플래나 스택된 반도체칩들을 포함하는 반도체 패키지
KR102538908B1 (ko) * 2015-09-25 2023-06-01 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP3386277B1 (en) * 2015-11-30 2022-07-06 NSK Ltd. Heat-dissipating substrate and electrically driven power steering device
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
CN108090267B (zh) * 2017-12-11 2022-02-11 广州全界通讯科技有限公司 一种pcb版图结构
US12010799B2 (en) 2018-06-28 2024-06-11 Black & Decker Inc. Electronic switch module with oppositely-arranged power switches and discrete heat sinks
CN111029338A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 电路基板及堆叠电路结构

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPS55165657A (en) * 1979-06-11 1980-12-24 Chiyou Lsi Gijutsu Kenkyu Kumiai Multi-chip package
JP2660295B2 (ja) 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
JPH0513610A (ja) * 1991-07-04 1993-01-22 Fujitsu Ltd 半導体集積回路チツプ実装用基板
JPH0582717A (ja) * 1991-09-24 1993-04-02 Toshiba Corp 半導体集積回路装置
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
JPH05343556A (ja) * 1992-06-08 1993-12-24 Nec Corp 半導体の実装構造
EP0585021A3 (en) * 1992-08-18 1994-05-18 Black & Decker Inc. Improvements in battery operated electric machines
GB9225260D0 (en) * 1992-12-03 1993-01-27 Int Computers Ltd Cooling electronic circuit assemblies
JP2828385B2 (ja) * 1993-08-11 1998-11-25 沖電気工業株式会社 Ｉｃパッケージの構造
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5646826A (en) * 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
JP3314574B2 (ja) * 1995-03-15 2002-08-12 セイコーエプソン株式会社 半導体装置の製造方法
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
JPH09153679A (ja) 1995-11-30 1997-06-10 Kyocera Corp 積層ガラスセラミック回路基板
US5721454A (en) 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JP3426842B2 (ja) * 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JPH1079623A (ja) * 1996-09-02 1998-03-24 Olympus Optical Co Ltd アンテナ素子を内蔵する半導体モジュール
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JPH10313071A (ja) 1997-05-09 1998-11-24 Sony Corp 電子部品及び配線基板装置
JP3650689B2 (ja) 1997-05-28 2005-05-25 三菱電機株式会社 半導体装置
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
DE19736962B4 (de) * 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
JP3510971B2 (ja) * 1997-12-15 2004-03-29 京セラ株式会社 高周波用電力増幅器
TW430959B (en) * 1998-04-22 2001-04-21 World Wiser Electronics Inc Thermal enhanced structure of printed circuit board
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
JP2000188359A (ja) * 1998-12-24 2000-07-04 Sumitomo Metal Electronics Devices Inc 半導体パッケージ
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
DE19910500A1 (de) * 1999-03-10 2000-10-05 Bosch Gmbh Robert Elektrisches Gerät
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
JP4480818B2 (ja) * 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
US6421013B1 (en) * 1999-10-04 2002-07-16 Amerasia International Technology, Inc. Tamper-resistant wireless article including an antenna

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731351B1 (ko) * 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
KR100714562B1 (ko) * 2006-04-21 2007-05-07 삼성전기주식회사 멀티칩 패키지

Also Published As

Publication number Publication date
WO2003003797A2 (en) 2003-01-09
WO2003003797A3 (en) 2003-06-19
EP1407641A2 (en) 2004-04-14
JP2011082533A (ja) 2011-04-21
CN100483697C (zh) 2009-04-29
CN1520611A (zh) 2004-08-11
TW565917B (en) 2003-12-11
US20020149102A1 (en) 2002-10-17
US6867493B2 (en) 2005-03-15
EP1407641A4 (en) 2010-05-12
KR100579621B1 (ko) 2006-05-12
JP2004537849A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
KR100579621B1 (ko) 레드리스 멀티-다이 캐리어의 구조 및 제조방법
KR100612425B1 (ko) 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법
KR100786001B1 (ko) 인덕터가 내장된 무연 칩 캐리어의 구조 및 제조방법
US6611055B1 (en) Leadless flip chip carrier design and structure
US6477046B1 (en) Ball grid array package and method using enhanced power and ground distribution circuitry
US6218731B1 (en) Tiny ball grid array package
US6921972B1 (en) Leadless chip carrier design and structure
US20140048951A1 (en) Semiconductor assembly with dual connecting channels between interposer and coreless substrate
KR20060079754A (ko) 반도체 패키지용 칩 패드가 라우트된 리드 프레임
US20180130732A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
US20050224934A1 (en) Circuit device
US7109573B2 (en) Thermally enhanced component substrate
KR100635408B1 (ko) 집적 회로 패키지
KR100803643B1 (ko) 집적 회로 패키지의 제조 방법
US10553556B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US7247516B1 (en) Method for fabricating a leadless chip carrier
US20200357729A1 (en) Electronic device with double-sided cooling
US20180130731A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
JP2001267486A (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160426

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180426

Year of fee payment: 13