JPH0513610A - 半導体集積回路チツプ実装用基板 - Google Patents
半導体集積回路チツプ実装用基板Info
- Publication number
- JPH0513610A JPH0513610A JP16436291A JP16436291A JPH0513610A JP H0513610 A JPH0513610 A JP H0513610A JP 16436291 A JP16436291 A JP 16436291A JP 16436291 A JP16436291 A JP 16436291A JP H0513610 A JPH0513610 A JP H0513610A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- wiring layer
- circuit chip
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体集積回路チップに発生する
熱を基板を通して放熱する半導体集積回路チップ実装用
基板に関し、半導体集積回路チップを支持する回路基板
が熱伝導性の不充分な材料で構成されていても充分な放
熱効果が可能な実装用基板を提供することを目的とす
る。 【構成】 セラミック基板２と、このセラミック基板２
の上に形成された良熱伝導性材料層３と、この良熱伝導
性材料層３の上に形成された薄膜多層配線層４を有し、
この薄膜多層配線層４には厚さ方向に設けられた開口内
に良熱伝導性材料が充填された複数のサーマルビア５が
形成されており、この薄膜多層配線層５上に実装される
半導体集積回路チップ７で発生する熱をこのサーマルビ
ア５によってこの良熱伝導性材料層３に伝導して放熱す
るように構成した。
熱を基板を通して放熱する半導体集積回路チップ実装用
基板に関し、半導体集積回路チップを支持する回路基板
が熱伝導性の不充分な材料で構成されていても充分な放
熱効果が可能な実装用基板を提供することを目的とす
る。 【構成】 セラミック基板２と、このセラミック基板２
の上に形成された良熱伝導性材料層３と、この良熱伝導
性材料層３の上に形成された薄膜多層配線層４を有し、
この薄膜多層配線層４には厚さ方向に設けられた開口内
に良熱伝導性材料が充填された複数のサーマルビア５が
形成されており、この薄膜多層配線層５上に実装される
半導体集積回路チップ７で発生する熱をこのサーマルビ
ア５によってこの良熱伝導性材料層３に伝導して放熱す
るように構成した。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路チップ
実装用基板、特に、半導体集積回路チップに発生する熱
を基板を通して放熱する半導体集積回路チップ実装用基
板に関するものである。
実装用基板、特に、半導体集積回路チップに発生する熱
を基板を通して放熱する半導体集積回路チップ実装用基
板に関するものである。
【０００２】
【従来の技術】従来から、各種のセラミックス基板上
に、ポリイミド樹脂からなる多層配線層を形成し、その
上に複数の半導体集積回路チップを実装する（マルチチ
ップモジュール）ことはよく知られている。そしてこの
場合、多層配線層上に実装した各半導体集積回路チップ
の熱を、多層配線層に形成した開口に良熱伝導性材料を
充填した多数のサーマルビアを通してその下のセラミッ
クス基板に伝導し、このセラミックス基板によって外部
に放散することもよく知られていることである。
に、ポリイミド樹脂からなる多層配線層を形成し、その
上に複数の半導体集積回路チップを実装する（マルチチ
ップモジュール）ことはよく知られている。そしてこの
場合、多層配線層上に実装した各半導体集積回路チップ
の熱を、多層配線層に形成した開口に良熱伝導性材料を
充填した多数のサーマルビアを通してその下のセラミッ
クス基板に伝導し、このセラミックス基板によって外部
に放散することもよく知られていることである。
【０００３】図２は、従来の半導体集積回路チップ実装
用基板の構成説明図である。図２中の１１は入出力ピ
ン、１２はセラミック多層基板、１３はポリイミド多層
配線層、１４はサーマルビア、１５は半導体集積回路チ
ップマウント用金属層、１６は半導体集積回路チップ、
１７はボンディングワイヤである。
用基板の構成説明図である。図２中の１１は入出力ピ
ン、１２はセラミック多層基板、１３はポリイミド多層
配線層、１４はサーマルビア、１５は半導体集積回路チ
ップマウント用金属層、１６は半導体集積回路チップ、
１７はボンディングワイヤである。
【０００４】従来の半導体集積回路チップ実装用基板に
おいては、図に示されているように、入出力ピン１１を
有するセラミック多層基板１２の上に、ポリイミド樹脂
からなる多層配線層１３が形成され、その上に形成され
た半導体集積回路チップマウント用金属層１５の上に半
導体集積回路チップ１６を実装し、半導体集積回路チッ
プ１６の電極とポリイミド樹脂からなる多層配線層１３
の配線層とをボンディングワイヤ１７によって接続する
ように構成されている。そして、ポリイミド樹脂からな
る多層配線層１３に形成された厚さ方向の開口内に良熱
伝導性材料を充填して形成された多数のサーマルビヤに
よって、半導体集積回路チップで発生した熱を、セラミ
ック多層基板１２に伝導し、このセラミック多層基板１
２によって外部に放熱するようになっていた。
おいては、図に示されているように、入出力ピン１１を
有するセラミック多層基板１２の上に、ポリイミド樹脂
からなる多層配線層１３が形成され、その上に形成され
た半導体集積回路チップマウント用金属層１５の上に半
導体集積回路チップ１６を実装し、半導体集積回路チッ
プ１６の電極とポリイミド樹脂からなる多層配線層１３
の配線層とをボンディングワイヤ１７によって接続する
ように構成されている。そして、ポリイミド樹脂からな
る多層配線層１３に形成された厚さ方向の開口内に良熱
伝導性材料を充填して形成された多数のサーマルビヤに
よって、半導体集積回路チップで発生した熱を、セラミ
ック多層基板１２に伝導し、このセラミック多層基板１
２によって外部に放熱するようになっていた。
【０００５】
【発明が解決しようとする課題】しかしながら、半導体
装置の高集積化が進むに従って半導体集積回路チップの
発熱量が増大し、その熱をいかに放散するかが大きな問
題となってきている。すなわち、上記のサーマルビアを
用いる場合、支持体として用いられているセラミック基
板がＡｌＮ、ＳｉＣ等の良熱伝導性材料であるときは放
熱効果があるが、アルミナ、ムライト、ガラスセラミッ
クス等の熱伝導性が充分でない材料であるときは満足な
放熱効果が得られなかった。したがって、本発明は、半
導体集積回路チップを支持するセラミック基板が熱伝導
性の不充分な材料で構成されているときでも充分な放熱
効果が期待できる半導体集積回路チップ実装用基板を提
供することを目的とする。
装置の高集積化が進むに従って半導体集積回路チップの
発熱量が増大し、その熱をいかに放散するかが大きな問
題となってきている。すなわち、上記のサーマルビアを
用いる場合、支持体として用いられているセラミック基
板がＡｌＮ、ＳｉＣ等の良熱伝導性材料であるときは放
熱効果があるが、アルミナ、ムライト、ガラスセラミッ
クス等の熱伝導性が充分でない材料であるときは満足な
放熱効果が得られなかった。したがって、本発明は、半
導体集積回路チップを支持するセラミック基板が熱伝導
性の不充分な材料で構成されているときでも充分な放熱
効果が期待できる半導体集積回路チップ実装用基板を提
供することを目的とする。
【０００６】
【課題を解決するための手段】本発明にかかる半導体集
積回路チップ実装用基板においては、セラミック基板
と、該セラミック基板の上に形成された良熱伝導性材料
層と、該良熱伝導性材料層の上に形成された薄膜多層配
線層を有し、該薄膜多層配線層にはその厚さ方向に設け
られた開口内に良熱伝導性材料が充填された複数のサー
マルビアが形成されており、該薄膜多層配線層上に実装
される半導体集積回路チップで発生する熱を該サーマル
ビアによって該良熱伝導性材料層に伝導して放熱する構
成を採用した。また、この場合、セラミック基板上に形
成される良熱伝導性材料層として、ダイヤモンドまたは
立方晶系窒化ボロンの層を採用した。
積回路チップ実装用基板においては、セラミック基板
と、該セラミック基板の上に形成された良熱伝導性材料
層と、該良熱伝導性材料層の上に形成された薄膜多層配
線層を有し、該薄膜多層配線層にはその厚さ方向に設け
られた開口内に良熱伝導性材料が充填された複数のサー
マルビアが形成されており、該薄膜多層配線層上に実装
される半導体集積回路チップで発生する熱を該サーマル
ビアによって該良熱伝導性材料層に伝導して放熱する構
成を採用した。また、この場合、セラミック基板上に形
成される良熱伝導性材料層として、ダイヤモンドまたは
立方晶系窒化ボロンの層を採用した。
【０００７】
【作用】本発明にかかる半導体集積回路チップ実装用基
板においては、熱伝導性が必ずしも充分でない基板上
に、良熱伝導性材料層を形成したため、半導体集積回路
チップは、半導体集積回路チップマウント用金属層とサ
ーマルビアを介してこの良熱伝導性材料層に熱的に接続
されるため、半導体集積回路チップで発生する熱を良熱
伝導性材料層に伝導して外部に放散することができる。
板においては、熱伝導性が必ずしも充分でない基板上
に、良熱伝導性材料層を形成したため、半導体集積回路
チップは、半導体集積回路チップマウント用金属層とサ
ーマルビアを介してこの良熱伝導性材料層に熱的に接続
されるため、半導体集積回路チップで発生する熱を良熱
伝導性材料層に伝導して外部に放散することができる。
【０００８】
【実施例】以下、本発明の実施例を説明する。
（第１実施例）図１は、本発明の一実施例の半導体集積
回路チップ実装用基板の構成説明図である。図１中の１
は入出力ピン、２はセラミック多層基板、３は良熱伝導
性材料層、４は薄膜多層配線層、５はサーマルビア、６
は半導体集積回路チップマウント用金属層、７は半導体
集積回路チップ、８はボンディングワイヤである。
回路チップ実装用基板の構成説明図である。図１中の１
は入出力ピン、２はセラミック多層基板、３は良熱伝導
性材料層、４は薄膜多層配線層、５はサーマルビア、６
は半導体集積回路チップマウント用金属層、７は半導体
集積回路チップ、８はボンディングワイヤである。
【０００９】本実施例の半導体集積回路チップ実装用基
板においては、入出力ピン１を有するセラミック多層基
板２の上に、炭素化合物気体をプラズマ分解することに
よってダイヤモンドからなる絶縁性の良熱伝導性材料層
３が形成され、その上にポリイミド樹脂の塗布あるいは
スピンコートと配線層の形成を繰り返すことによって薄
膜多層配線層４が形成され、この薄膜多層配線層４に
は、厚さ方向に設けられた開口内部に銅をメッキし、あ
るいは、この開口内に良熱伝導性低融点金属を溶融注入
したサーマルビア５が設けられており、その上に半導体
集積回路チップマウント用金属層６が形成され、その上
に半導体集積回路チップ７がフェースアップで実装さ
れ、その電極と薄膜多層配線層４の所定の配線層とがボ
ンディングワイヤ８によって接続されている。
板においては、入出力ピン１を有するセラミック多層基
板２の上に、炭素化合物気体をプラズマ分解することに
よってダイヤモンドからなる絶縁性の良熱伝導性材料層
３が形成され、その上にポリイミド樹脂の塗布あるいは
スピンコートと配線層の形成を繰り返すことによって薄
膜多層配線層４が形成され、この薄膜多層配線層４に
は、厚さ方向に設けられた開口内部に銅をメッキし、あ
るいは、この開口内に良熱伝導性低融点金属を溶融注入
したサーマルビア５が設けられており、その上に半導体
集積回路チップマウント用金属層６が形成され、その上
に半導体集積回路チップ７がフェースアップで実装さ
れ、その電極と薄膜多層配線層４の所定の配線層とがボ
ンディングワイヤ８によって接続されている。
【００１０】この構成を有する半導体集積回路チップ実
装用基板によると、半導体集積回路チップ７で発生した
熱を、半導体集積回路チップマウント用金属層６とサー
マルビア５によって良熱伝導性材料層３に導き、この良
熱伝導性材料層３によって外部に放散することができ
る。なお、半導体集積回路チップ７と多層配線層４の配
線層との接続は、上記のボンディングワイヤによる他、
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）によって行うこともできる。
装用基板によると、半導体集積回路チップ７で発生した
熱を、半導体集積回路チップマウント用金属層６とサー
マルビア５によって良熱伝導性材料層３に導き、この良
熱伝導性材料層３によって外部に放散することができ
る。なお、半導体集積回路チップ７と多層配線層４の配
線層との接続は、上記のボンディングワイヤによる他、
ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）によって行うこともできる。
【００１１】また、薄膜多層配線層の層間絶縁膜は、上
記のポリイミド樹脂の他、テフロン樹脂、ＳｉＯ2 など
によって形成することができる。そしてまた、良熱伝導
性材料層として、ダイヤモンドのほかに例えば立方晶窒
化ボロン（Ｃ−ＢＮ）等を用いることができる。また、
熱伝導性が充分でない基板を構成するセラミックスとし
てはアルミナ、ムライト、ガラスセラミックス等が挙げ
られる。
記のポリイミド樹脂の他、テフロン樹脂、ＳｉＯ2 など
によって形成することができる。そしてまた、良熱伝導
性材料層として、ダイヤモンドのほかに例えば立方晶窒
化ボロン（Ｃ−ＢＮ）等を用いることができる。また、
熱伝導性が充分でない基板を構成するセラミックスとし
てはアルミナ、ムライト、ガラスセラミックス等が挙げ
られる。
【００１２】
【発明の効果】以上説明したように、本発明によると、
熱放散性および電気的伝送特性が共に優れた半導体集積
回路チップ実装用基板を提供することができ、高集積化
する半導体集積回路装置の技術分野において寄与すると
ころが大きい。
熱放散性および電気的伝送特性が共に優れた半導体集積
回路チップ実装用基板を提供することができ、高集積化
する半導体集積回路装置の技術分野において寄与すると
ころが大きい。
【図１】本発明の一実施例の半導体集積回路チップ実装
用基板の構成説明図である。
用基板の構成説明図である。
【図２】従来の半導体集積回路チップ実装用基板の構成
説明図である。
説明図である。
１ 入出力ピン
２ セラミック多層基板
３ 良熱伝導性材料層
４ 薄膜多層配線層
５ サーマルビア
６ 半導体集積回路チップマウント用金属層
７ 半導体集積回路チップ
８ ボンディングワイヤ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
7352−4Ｍ Ｈ０１Ｌ 23/12 Ｃ
7220−4Ｍ 23/36 Ｄ
Claims (3)
- 【請求項１】 セラミック基板と、該セラミック基板の
上に形成された良熱伝導性材料層と、該良熱伝導性材料
層の上に形成された薄膜多層配線層を有し、該薄膜多層
配線層にはその厚さ方向に設けられた開口内に良熱伝導
性材料が充填された複数のサーマルビアが形成されてお
り、該薄膜多層配線層上に実装される半導体集積回路チ
ップで発生する熱を該サーマルビアによって該良熱伝導
性材料層に伝導して放熱するようにしたことを特徴とす
る半導体集積回路チップ実装用基板。 - 【請求項２】セラミック基板が、アルミナ、ムライト、
ガラスセラミックス等で構成されていることを特徴とす
る請求項１記載の半導体集積回路チップ実装用基板。 - 【請求項３】 セラミック基板上に形成される良熱伝導
性材料層が、ダイヤモンドまたは立方晶系窒化ボロンで
あることを特徴とする請求項１記載の半導体装置実装用
回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436291A JPH0513610A (ja) | 1991-07-04 | 1991-07-04 | 半導体集積回路チツプ実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16436291A JPH0513610A (ja) | 1991-07-04 | 1991-07-04 | 半導体集積回路チツプ実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513610A true JPH0513610A (ja) | 1993-01-22 |
Family
ID=15791706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16436291A Withdrawn JPH0513610A (ja) | 1991-07-04 | 1991-07-04 | 半導体集積回路チツプ実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513610A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632499A2 (en) * | 1993-05-28 | 1995-01-04 | Sumitomo Electric Industries, Ltd | Substrate for semiconductor device |
| US5731067A (en) * | 1995-06-07 | 1998-03-24 | Denso Corporation | Multi-layered substrate |
| JP2004537849A (ja) * | 2001-06-28 | 2004-12-16 | スカイワークス ソリューションズ，インコーポレイテッド | リードレスマルチダイキャリアの構造およびその作製のための方法 |
| WO2007040694A1 (en) | 2005-09-26 | 2007-04-12 | Motorola, Inc. | Integrated circuit mounting for thermal stress relief useable in a multi-chip module |
| JP2019045777A (ja) * | 2017-09-06 | 2019-03-22 | セイコーエプソン株式会社 | 電気光学装置、電子機器及びプロジェクター |
-
1991
- 1991-07-04 JP JP16436291A patent/JPH0513610A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632499A2 (en) * | 1993-05-28 | 1995-01-04 | Sumitomo Electric Industries, Ltd | Substrate for semiconductor device |
| EP0632499A3 (en) * | 1993-05-28 | 1995-03-29 | Sumitomo Electric Industries | Semiconductor device substrate. |
| US5682063A (en) * | 1993-05-28 | 1997-10-28 | Sumitomo Electric Industries, Ltd. | Substrate for semiconductor device |
| US5731067A (en) * | 1995-06-07 | 1998-03-24 | Denso Corporation | Multi-layered substrate |
| JP2004537849A (ja) * | 2001-06-28 | 2004-12-16 | スカイワークス ソリューションズ，インコーポレイテッド | リードレスマルチダイキャリアの構造およびその作製のための方法 |
| EP1407641A4 (en) * | 2001-06-28 | 2010-05-12 | Skyworks Solutions Inc | STRUCTURE AND METHOD FOR PRODUCING A LINE-FREE MULTIPLE CHIP CARRIER |
| WO2007040694A1 (en) | 2005-09-26 | 2007-04-12 | Motorola, Inc. | Integrated circuit mounting for thermal stress relief useable in a multi-chip module |
| EP1938383A1 (en) * | 2005-09-26 | 2008-07-02 | Motorola, Inc. | Integrated circuit mounting for thermal stress relief useable in a multi-chip module |
| JP2009510766A (ja) * | 2005-09-26 | 2009-03-12 | モトローラ・インコーポレイテッド | マルチチップ・モジュールで使用することができる熱応力を緩和するための集積回路の実装 |
| EP1938383A4 (en) * | 2005-09-26 | 2010-09-22 | Motorola Inc | INTEGRATED CIRCUIT ASSEMBLY FOR THERMAL STRAIN RELIEF USED IN A MULTI-CHIP MODULE |
| JP2019045777A (ja) * | 2017-09-06 | 2019-03-22 | セイコーエプソン株式会社 | 電気光学装置、電子機器及びプロジェクター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325265A (en) | High performance integrated circuit chip package | |
| KR970000218B1 (ko) | 반도체 패키지 | |
| JPH01307236A (ja) | 電子デバイス組立体及びその製造方法 | |
| JPH0758257A (ja) | 改良ヒートシンク能力を有する電子回路アセンブリ | |
| JPH06252285A (ja) | 回路基板 | |
| JPH0258358A (ja) | 電子部品搭載用基板 | |
| US6414847B1 (en) | Integral dielectric heatspreader | |
| JPS63307768A (ja) | 半導体搭載用多層回路板 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| JP3284969B2 (ja) | 多層配線基板 | |
| JPH06104350A (ja) | 多層配線基板 | |
| JPH0573079B2 (ja) | ||
| JPS6250981B2 (ja) | ||
| JPS59188948A (ja) | チツプキヤリア | |
| JPS6344745A (ja) | 電子部品搭載用基板 | |
| JPH0529533A (ja) | 半導体装置 | |
| JP3207248B2 (ja) | 半導体装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH05114665A (ja) | 放熱性基板 | |
| JP2965223B2 (ja) | 放熱用複合基板 | |
| JP2000323627A (ja) | フィルムキャリア型半導体装置 | |
| JPS6134989A (ja) | 電子部品搭載用基板 | |
| JP3036236B2 (ja) | 回路基板 | |
| JPH0571139B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |