JPH0529533A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0529533A JPH0529533A JP3182322A JP18232291A JPH0529533A JP H0529533 A JPH0529533 A JP H0529533A JP 3182322 A JP3182322 A JP 3182322A JP 18232291 A JP18232291 A JP 18232291A JP H0529533 A JPH0529533 A JP H0529533A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor
- semiconductor device
- substrate
- circuit forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】半導体装置に関し、より詳しくは、積層型の半
導体集積回路装置に関し、積層により高密度化を図ると
ともに、信頼性の高い素子間接続を得ること及び放熱を
向上することができる半導体装置を提供することを目的
とする。 【構成】基体１ａ〜１ｎ上の半導体チップ３ａ〜３ｎ
と、その周辺部の絶縁層４ａ〜４ｎ上の配線パッド６ａ
〜６ｎと、半導体チップ３ａ〜３ｎと配線パッド６ａ〜
６ｎとを接続する配線層５ａ〜５ｎとを有する複数の回
路形成基板32ａ〜32ｎが、絶縁物７ａ〜７ｎを介して積
層され、配線パッド６ａ〜６ｎの位置に対応するよう
に、積層された複数の回路形成基板32ａ〜32ｎ及び絶縁
物７ａ〜７ｎを貫通して接続孔８が形成され、接続すべ
き回路形成基板32ａ〜32ｎの配線層５ａ〜５ｎを、配線
パッド６ａ〜６ｎを介して互いに接続する導電物９が接
続孔８の内壁に形成されていることを含み構成する。
導体集積回路装置に関し、積層により高密度化を図ると
ともに、信頼性の高い素子間接続を得ること及び放熱を
向上することができる半導体装置を提供することを目的
とする。 【構成】基体１ａ〜１ｎ上の半導体チップ３ａ〜３ｎ
と、その周辺部の絶縁層４ａ〜４ｎ上の配線パッド６ａ
〜６ｎと、半導体チップ３ａ〜３ｎと配線パッド６ａ〜
６ｎとを接続する配線層５ａ〜５ｎとを有する複数の回
路形成基板32ａ〜32ｎが、絶縁物７ａ〜７ｎを介して積
層され、配線パッド６ａ〜６ｎの位置に対応するよう
に、積層された複数の回路形成基板32ａ〜32ｎ及び絶縁
物７ａ〜７ｎを貫通して接続孔８が形成され、接続すべ
き回路形成基板32ａ〜32ｎの配線層５ａ〜５ｎを、配線
パッド６ａ〜６ｎを介して互いに接続する導電物９が接
続孔８の内壁に形成されていることを含み構成する。
Description
【０００１】
（目次）
・産業上の利用分野
・従来の技術
・発明が解決しようとする課題
・課題を解決するための手段
・作用
・実施例
（１）第１〜第３の実施例（図１〜図３，図６，図７）
（２）第４の実施例（図４，図５）
・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、積層型の半導体集積回路装置に関する。
り詳しくは、積層型の半導体集積回路装置に関する。
【０００３】
【従来の技術】従来、半導体集積回路装置の高密度化の
ため、 （１）パターンの微細化及び絶縁膜を介在させて半導体
層を多層化する方法 （２）素子の組み込まれたパッケージを積層し、互いに
接続する方法 （３）チップ同士をパンプ電極を介在させて積層する方
法 がある。
ため、 （１）パターンの微細化及び絶縁膜を介在させて半導体
層を多層化する方法 （２）素子の組み込まれたパッケージを積層し、互いに
接続する方法 （３）チップ同士をパンプ電極を介在させて積層する方
法 がある。
【０００４】
【発明が解決しようとする課題】しかし、パターンの微
細化及び絶縁膜を介在させて半導体層を多層化する方法
では、解決すべき技術的な課題が多く、現状では限界が
ある。
細化及び絶縁膜を介在させて半導体層を多層化する方法
では、解決すべき技術的な課題が多く、現状では限界が
ある。
【０００５】また、素子の組み込まれたパッケージを積
層し、互いに接続する方法では、方法としては最も簡単
であるが、パッケージ自体の容積があるので、高密度化
には有効ではない。
層し、互いに接続する方法では、方法としては最も簡単
であるが、パッケージ自体の容積があるので、高密度化
には有効ではない。
【０００６】更に、チップ同士をパンプ電極を介在させ
て積層する方法では、半導体基板に貫通孔を形成し、か
つその貫通孔内にチップ同士を接続する電極を形成する
必要があり、大きな技術的な課題がある。また、信頼性
の高いチップ間の接続を得ること及び放熱を向上するこ
となど他の技術的な課題も多い。
て積層する方法では、半導体基板に貫通孔を形成し、か
つその貫通孔内にチップ同士を接続する電極を形成する
必要があり、大きな技術的な課題がある。また、信頼性
の高いチップ間の接続を得ること及び放熱を向上するこ
となど他の技術的な課題も多い。
【０００７】本発明は、かかる従来の問題点に鑑みてな
されたもので、積層により高密度化を図るとともに、信
頼性の高い素子間接続を得ること及び放熱を向上するこ
とができる半導体装置を提供することを目的とするもの
である。
されたもので、積層により高密度化を図るとともに、信
頼性の高い素子間接続を得ること及び放熱を向上するこ
とができる半導体装置を提供することを目的とするもの
である。
【０００８】
【課題を解決するための手段】上記課題は、第１に、素
子の形成された半導体チップ又はウエハが積載された基
体と、該積載された半導体チップ又はの周囲の基体上の
絶縁層と、該絶縁層上の配線パッドと、前記半導体チッ
プ又はウエハと前記配線パッドとを接続する前記絶縁層
上の配線層とを有する複数の回路形成基板が、絶縁物を
介在して積層され、前記各回路形成基板間で接続すべき
配線層の配線パッドの位置に対応するように、積層され
た複数の回路形成基板及び絶縁物を貫通して接続孔が形
成され、前記接続すべき回路形成基板の配線層を、前記
配線パッドを介して互いに接続する導電物が前記接続孔
の内壁に形成されている半導体装置によって達成され、
第２に、前記最上層の回路形成基板上に、外部接続を行
う引出しパッドを周縁部に有する配線引出し基板が形成
され、かつ前記引出しパッドと前記最上層の回路形成基
板の配線パッドとが接続されていることを特徴とする第
１の発明に記載の半導体装置によって達成され、第３
に、前記最下層の回路形成基板に絶縁体を介して放熱手
段が取りつけられ、かつ前記引出しパッドに外部リード
が接続され、かつ全体が保護体で保護されていることを
特徴とする第２の発明に記載の半導体装置によって達成
され、第４に、前記回路形成基板は、基体上に半導体チ
ップ又はウエハを載置した後、液状の絶縁物を塗布して
半導体チップ又はウエハの周辺部に絶縁層を形成し、そ
の後、該絶縁層上に配線パッド及び配線層を形成するこ
とにより作成されたものであることを特徴とする第１，
第２又は第３の発明に記載の半導体装置によって達成さ
れ、第５に、前記回路形成基板は、前記基体上に絶縁層
と該絶縁層により囲まれた凹部とを有する基板の前記凹
部に、前記半導体チップ又はウエハを載置し、固着した
後、該半導体チップ又はウエハと前記凹部の側壁との隙
間を絶縁性の充填材で埋め込み、その後、前記絶縁層上
に配線パッド及び配線層を形成することにより作成され
たものであることを特徴とする第１，第２又は第３の発
明に記載の半導体装置によって達成され、第６に、前記
半導体チップ又はウエハが載置されている前記基体は、
高い熱伝導性を有する部材で形成されていることを特徴
とする第１，第２，第３，第４又は第５の発明に記載の
半導体装置によって達成され、第７に、前記接続孔は、
レーザ光又はドリルにより選択的に形成されたものであ
ることを特徴とする第１，第２，第３，第４，第５又は
第６の発明に記載の半導体装置によって達成される。
子の形成された半導体チップ又はウエハが積載された基
体と、該積載された半導体チップ又はの周囲の基体上の
絶縁層と、該絶縁層上の配線パッドと、前記半導体チッ
プ又はウエハと前記配線パッドとを接続する前記絶縁層
上の配線層とを有する複数の回路形成基板が、絶縁物を
介在して積層され、前記各回路形成基板間で接続すべき
配線層の配線パッドの位置に対応するように、積層され
た複数の回路形成基板及び絶縁物を貫通して接続孔が形
成され、前記接続すべき回路形成基板の配線層を、前記
配線パッドを介して互いに接続する導電物が前記接続孔
の内壁に形成されている半導体装置によって達成され、
第２に、前記最上層の回路形成基板上に、外部接続を行
う引出しパッドを周縁部に有する配線引出し基板が形成
され、かつ前記引出しパッドと前記最上層の回路形成基
板の配線パッドとが接続されていることを特徴とする第
１の発明に記載の半導体装置によって達成され、第３
に、前記最下層の回路形成基板に絶縁体を介して放熱手
段が取りつけられ、かつ前記引出しパッドに外部リード
が接続され、かつ全体が保護体で保護されていることを
特徴とする第２の発明に記載の半導体装置によって達成
され、第４に、前記回路形成基板は、基体上に半導体チ
ップ又はウエハを載置した後、液状の絶縁物を塗布して
半導体チップ又はウエハの周辺部に絶縁層を形成し、そ
の後、該絶縁層上に配線パッド及び配線層を形成するこ
とにより作成されたものであることを特徴とする第１，
第２又は第３の発明に記載の半導体装置によって達成さ
れ、第５に、前記回路形成基板は、前記基体上に絶縁層
と該絶縁層により囲まれた凹部とを有する基板の前記凹
部に、前記半導体チップ又はウエハを載置し、固着した
後、該半導体チップ又はウエハと前記凹部の側壁との隙
間を絶縁性の充填材で埋め込み、その後、前記絶縁層上
に配線パッド及び配線層を形成することにより作成され
たものであることを特徴とする第１，第２又は第３の発
明に記載の半導体装置によって達成され、第６に、前記
半導体チップ又はウエハが載置されている前記基体は、
高い熱伝導性を有する部材で形成されていることを特徴
とする第１，第２，第３，第４又は第５の発明に記載の
半導体装置によって達成され、第７に、前記接続孔は、
レーザ光又はドリルにより選択的に形成されたものであ
ることを特徴とする第１，第２，第３，第４，第５又は
第６の発明に記載の半導体装置によって達成される。
【０００９】
【作用】本発明の半導体装置によれば、第１に、直接半
導体チップ又はウエハを積載した複数の回路形成基板が
積層されているので、従来のパッケージを積載する構造
と異なり高密度化に有効である。
導体チップ又はウエハを積載した複数の回路形成基板が
積層されているので、従来のパッケージを積載する構造
と異なり高密度化に有効である。
【００１０】第２に、半導体チップ又はウエハが載置さ
れ、積層された複数の回路形成基板に対して、例えばレ
ーザ光又はドリルにより、半導体チップ又はウエハとは
別の各基板及び回路形成基板間に介在する絶縁物を貫通
させることにより、接続孔を形成し、かつその接続孔内
に半導体チップ又はウエハ同士の配線層を接続する導電
物を形成しているので、従来の半導体チップ又はウエハ
そのものに接続孔を貫通させる場合と異なり、大きな技
術的な困難性を伴なわずに、信頼性の高いチップ間の接
続を得ることができる。
れ、積層された複数の回路形成基板に対して、例えばレ
ーザ光又はドリルにより、半導体チップ又はウエハとは
別の各基板及び回路形成基板間に介在する絶縁物を貫通
させることにより、接続孔を形成し、かつその接続孔内
に半導体チップ又はウエハ同士の配線層を接続する導電
物を形成しているので、従来の半導体チップ又はウエハ
そのものに接続孔を貫通させる場合と異なり、大きな技
術的な困難性を伴なわずに、信頼性の高いチップ間の接
続を得ることができる。
【００１１】第３に、各回路形成基板のチップの積載さ
れた基体は、高い熱伝導性を有する部材で形成され、ま
た最下層の回路形成基板に絶縁膜を介して放熱手段が取
りつけられているので、放熱を向上することができる。
れた基体は、高い熱伝導性を有する部材で形成され、ま
た最下層の回路形成基板に絶縁膜を介して放熱手段が取
りつけられているので、放熱を向上することができる。
【００１２】
【実施例】（１）第１〜第３の実施例の半導体装置
図１（ａ）〜（ｄ），図２（ｅ）〜（ｇ），図３
（ｈ），（ｉ）は、本発明の第１の実施例の積層型の半
導体集積回路装置の製造方法について説明する断面図で
ある。
（ｈ），（ｉ）は、本発明の第１の実施例の積層型の半
導体集積回路装置の製造方法について説明する断面図で
ある。
【００１３】まず、図１（ａ）に示すように、積層され
た複数の回路形成基板間の配線接続を行うために、接続
孔として後に導電物が充填される孔２ａの形成された、
銅にニッケルメッキされた基体１ａ上に半導体チップ３
ａを高温半田や共晶合金等により接着・固定する。
た複数の回路形成基板間の配線接続を行うために、接続
孔として後に導電物が充填される孔２ａの形成された、
銅にニッケルメッキされた基体１ａ上に半導体チップ３
ａを高温半田や共晶合金等により接着・固定する。
【００１４】次いで、液体状のポリイミドを塗布・硬化
した後、半導体チップ３ａ上のポリイミド膜を研磨又は
エッチングして半導体チップ３ａの周辺部に残存し、絶
縁層４ａを形成する（図１（ｂ））。
した後、半導体チップ３ａ上のポリイミド膜を研磨又は
エッチングして半導体チップ３ａの周辺部に残存し、絶
縁層４ａを形成する（図１（ｂ））。
【００１５】次に、半導体チップ３ａ及び絶縁層４ａ上
にＡｌ膜を蒸着により形成した後、パターニングして、
所望の配置の配線層５ａを形成するとともに、絶縁層４
ａ上の所定の位置に配線パッド６ａを形成して回路形成
基板32ａが作成される（図１（ｃ））。なお、平面図を
図１（ｄ）に示す。
にＡｌ膜を蒸着により形成した後、パターニングして、
所望の配置の配線層５ａを形成するとともに、絶縁層４
ａ上の所定の位置に配線パッド６ａを形成して回路形成
基板32ａが作成される（図１（ｃ））。なお、平面図を
図１（ｄ）に示す。
【００１６】次いで、上記と同じようにして、他の基体
１ｂ〜１ｎ上に半導体チップ３ｂ〜３ｎを積載した後、
半導体チップ３ｂ〜３ｎの周辺部に絶縁層４ｂ〜４ｎを
形成し、次いで、半導体チップ３ｂ〜３ｎ及び絶縁層４
ｂ〜４ｎ上に所望の配置の配線層５ｂ〜５ｎを形成する
とともに、接続孔を形成すべき位置であって選択された
位置に配線パッド６ｂ〜６ｎを形成して、他の回路形成
基板32ｂ〜32ｎを形成する。このようにして作成された
回路形成基板32ａ〜32ｎを積層した場合の、各回路形成
基板32ａ〜32ｎの配線パッド６の相対位置は、所定の配
線層５ａ〜５ｎ同士を接続するための接続孔を形成すべ
き位置に互いに対応づけて形成されている。
１ｂ〜１ｎ上に半導体チップ３ｂ〜３ｎを積載した後、
半導体チップ３ｂ〜３ｎの周辺部に絶縁層４ｂ〜４ｎを
形成し、次いで、半導体チップ３ｂ〜３ｎ及び絶縁層４
ｂ〜４ｎ上に所望の配置の配線層５ｂ〜５ｎを形成する
とともに、接続孔を形成すべき位置であって選択された
位置に配線パッド６ｂ〜６ｎを形成して、他の回路形成
基板32ｂ〜32ｎを形成する。このようにして作成された
回路形成基板32ａ〜32ｎを積層した場合の、各回路形成
基板32ａ〜32ｎの配線パッド６の相対位置は、所定の配
線層５ａ〜５ｎ同士を接続するための接続孔を形成すべ
き位置に互いに対応づけて形成されている。
【００１７】次に、ポリイミド或いはＳＯＧ等の絶縁物
７ａ〜７ｎを介して作成された回路形成基板32ａ〜32ｎ
を互いに接着し、積層する（図２（ｅ））。次いで、レ
ーザ光により全ての回路形成基板32ａ〜32ｎを貫通し、
所望の孔２ａ〜２ｎの位置に対応して接続孔８を形成す
る。このとき、孔２ａ〜２ｎはポリイミドにより充填さ
れているので、比較的容易に貫通孔を形成することがで
きる（図２（ｆ））。
７ａ〜７ｎを介して作成された回路形成基板32ａ〜32ｎ
を互いに接着し、積層する（図２（ｅ））。次いで、レ
ーザ光により全ての回路形成基板32ａ〜32ｎを貫通し、
所望の孔２ａ〜２ｎの位置に対応して接続孔８を形成す
る。このとき、孔２ａ〜２ｎはポリイミドにより充填さ
れているので、比較的容易に貫通孔を形成することがで
きる（図２（ｆ））。
【００１８】次に、無電界メッキにより、接続孔８に導
電物９としてＡｕを充填する。これにより、所望の回路
形成基板32ａ〜32ｎ間の配線層５ａ〜５ｎ同士が接続さ
れ、所望の回路接続が行われる（図２（ｇ））。
電物９としてＡｕを充填する。これにより、所望の回路
形成基板32ａ〜32ｎ間の配線層５ａ〜５ｎ同士が接続さ
れ、所望の回路接続が行われる（図２（ｇ））。
【００１９】次いで、最下層の回路形成基板32ｎ下及び
半導体集積回路装置の側面に、アルミナセラミック、或
いは必要な場合には熱伝導性の良いダイヤモンドを介し
て放熱手段13ａとしての銅板を張りつけるとともに、図
３（ｉ）に示す、周辺部に引出しパッド１１が形成され
た配線引出し基板１０を、最上層の回路形成基板32ａ上
に接着・固定して、最上層の回路形成基板32ａ上の配線
パッド６ａと引出しパッド１１とを接続する（図３
（ｈ），（ｉ））と。半導体集積回路装置が完成する。
なお、外部リードを接続する代わりに、引出しパッド１
１と対応する位置に形成されている突起電極に接触によ
り接続する。なお、図６に示すように、引出しパッド１
１に外部リード１８を接続することも可能である。
半導体集積回路装置の側面に、アルミナセラミック、或
いは必要な場合には熱伝導性の良いダイヤモンドを介し
て放熱手段13ａとしての銅板を張りつけるとともに、図
３（ｉ）に示す、周辺部に引出しパッド１１が形成され
た配線引出し基板１０を、最上層の回路形成基板32ａ上
に接着・固定して、最上層の回路形成基板32ａ上の配線
パッド６ａと引出しパッド１１とを接続する（図３
（ｈ），（ｉ））と。半導体集積回路装置が完成する。
なお、外部リードを接続する代わりに、引出しパッド１
１と対応する位置に形成されている突起電極に接触によ
り接続する。なお、図６に示すように、引出しパッド１
１に外部リード１８を接続することも可能である。
【００２０】以上のように、本発明の第１の実施例によ
れば、直接半導体チップ３ａ〜３ｎを積載した複数の回
路形成基板32ａ〜32ｎが積層されているので、従来のパ
ッケージを積載する構造と異なり高密度化に有効であ
る。
れば、直接半導体チップ３ａ〜３ｎを積載した複数の回
路形成基板32ａ〜32ｎが積層されているので、従来のパ
ッケージを積載する構造と異なり高密度化に有効であ
る。
【００２１】例えば、一層当たり１ｍｍとすると、高さ
５ｃｍの範囲内で、５０枚の回路形成基板を積層するこ
とができる。いま、チップ当たり２０ＭｂｉｔのＤＲＡ
Ｍを形成した場合、完成された半導体集積回路装置全体
では１Ｇｂｉｔのメモリを作成することができる。因み
に同じ容量のメモリを従来の方法で作成した場合には５
０ｃｍ3 の堆積が必要となり、この従来例と比較する
と、第１の実施例では約1000倍の高密度化が可能とな
る。
５ｃｍの範囲内で、５０枚の回路形成基板を積層するこ
とができる。いま、チップ当たり２０ＭｂｉｔのＤＲＡ
Ｍを形成した場合、完成された半導体集積回路装置全体
では１Ｇｂｉｔのメモリを作成することができる。因み
に同じ容量のメモリを従来の方法で作成した場合には５
０ｃｍ3 の堆積が必要となり、この従来例と比較する
と、第１の実施例では約1000倍の高密度化が可能とな
る。
【００２２】また、半導体チップ３ａ〜３ｎを回路形成
基板32ａ〜32ｎに載置し、半導体チップ３ａ〜３ｎとは
別の回路形成基板32ａ〜32ｎを貫通する接続孔８を、レ
ーザ光又はドリルにより形成し、かつその接続孔８内に
半導体チップ３ａ〜３ｎ同士の配線層５ａ〜５ｎを接続
する導電物９を、例えば無電界メッキにより形成してい
るので、従来の半導体チップ３ａ〜３ｎそのものに接続
孔を貫通させる場合と異なり、大きな技術的な困難性を
伴なわずに、信頼性の高い半導体チップ３ａ〜３ｎ間の
接続を得ることができる。
基板32ａ〜32ｎに載置し、半導体チップ３ａ〜３ｎとは
別の回路形成基板32ａ〜32ｎを貫通する接続孔８を、レ
ーザ光又はドリルにより形成し、かつその接続孔８内に
半導体チップ３ａ〜３ｎ同士の配線層５ａ〜５ｎを接続
する導電物９を、例えば無電界メッキにより形成してい
るので、従来の半導体チップ３ａ〜３ｎそのものに接続
孔を貫通させる場合と異なり、大きな技術的な困難性を
伴なわずに、信頼性の高い半導体チップ３ａ〜３ｎ間の
接続を得ることができる。
【００２３】また、各基板のチップの積載された基体１
ａ〜１ｎは、高い熱伝導性を有する銅で形成され、また
放熱手段１１や保護体14ａとして装置全体が銅板１１で
被覆されているので、放熱を向上することができる。
ａ〜１ｎは、高い熱伝導性を有する銅で形成され、また
放熱手段１１や保護体14ａとして装置全体が銅板１１で
被覆されているので、放熱を向上することができる。
【００２４】なお、第１の実施例では、放熱手段13ａと
して銅板を、保護体14ａとして銅板を用いているが、第
２の実施例として、図６に示すように、放熱手段13ｂと
して、絶縁体12ｂを介して放熱フィン13ｂを取り付け、
保護体14ｂとして、ポリイミド板14ｂ等により被覆する
こともできる。これにより、更に放熱を向上することが
できる。
して銅板を、保護体14ａとして銅板を用いているが、第
２の実施例として、図６に示すように、放熱手段13ｂと
して、絶縁体12ｂを介して放熱フィン13ｂを取り付け、
保護体14ｂとして、ポリイミド板14ｂ等により被覆する
こともできる。これにより、更に放熱を向上することが
できる。
【００２５】また、第１の実施例では、半導体チップ３
ａ〜３ｎを用いているが、第３の実施例として、図７に
示すように、ウエハ20ａを用いることができる。この場
合も図１（ｄ）に示す場合と同様に、絶縁層上に配線パ
ッド22ａ及びこの配線パッド22ａとウエハ20ａとを接続
する配線層21ａとを形成することにより回路形成基板33
ａを作成することができる。
ａ〜３ｎを用いているが、第３の実施例として、図７に
示すように、ウエハ20ａを用いることができる。この場
合も図１（ｄ）に示す場合と同様に、絶縁層上に配線パ
ッド22ａ及びこの配線パッド22ａとウエハ20ａとを接続
する配線層21ａとを形成することにより回路形成基板33
ａを作成することができる。
【００２６】（２）第２の実施例の半導体装置
図４（ａ）〜（ｄ），図２（ｅ）は、本発明の第２の実
施例の積層型の半導体集積回路装置の製造方法について
説明する断面図である。
施例の積層型の半導体集積回路装置の製造方法について
説明する断面図である。
【００２７】まず、図４（ａ）に示すように、中央部に
凹部が形成され、セラミックやダイヤモンドからなる絶
縁性の基体23ａの周辺部の凸部上に、Siの熱膨張係数に
近いセラミックからなる絶縁層24ａを張り合わせた後、
絶縁層24ａにより囲まれた凹部25ａの底部に露出する基
体23ａ上に、半導体チップ３ａを載置し、固着する。
凹部が形成され、セラミックやダイヤモンドからなる絶
縁性の基体23ａの周辺部の凸部上に、Siの熱膨張係数に
近いセラミックからなる絶縁層24ａを張り合わせた後、
絶縁層24ａにより囲まれた凹部25ａの底部に露出する基
体23ａ上に、半導体チップ３ａを載置し、固着する。
【００２８】次いで、Si粒子を混入した樹脂からなる絶
縁性の充填材26ａを流し込んで半導体チップ３ａと凹部
25ａの側壁との隙間を埋め込む（図４（ｂ））。次に、
絶縁層24ａ上に配線パッド及び配線層27ａを形成する。
これにより、回路形成基板34ａが作成される（図４
（ｃ））。
縁性の充填材26ａを流し込んで半導体チップ３ａと凹部
25ａの側壁との隙間を埋め込む（図４（ｂ））。次に、
絶縁層24ａ上に配線パッド及び配線層27ａを形成する。
これにより、回路形成基板34ａが作成される（図４
（ｃ））。
【００２９】次いで、同じようにして、他の回路形成基
板34ｂ〜34ｎを作成した後、ポリイミド或いはＳＯＧ等
の絶縁物28ａ〜28ｎを介在させて積層し、固着する（図
４（ｄ））。
板34ｂ〜34ｎを作成した後、ポリイミド或いはＳＯＧ等
の絶縁物28ａ〜28ｎを介在させて積層し、固着する（図
４（ｄ））。
【００３０】次に、積層された複数の回路形成基板34ａ
〜34ｎ間の配線接続を行うために、レーザ光により所望
の孔の位置に回路形成基板34ａ〜34ｎ及び絶縁物28ａ〜
28ｎを貫通して接続孔２９を形成する（図５（ｅ））。
〜34ｎ間の配線接続を行うために、レーザ光により所望
の孔の位置に回路形成基板34ａ〜34ｎ及び絶縁物28ａ〜
28ｎを貫通して接続孔２９を形成する（図５（ｅ））。
【００３１】次いで、無電界メッキにより、接続孔２９
にＡｕからなる導電物を充填する。これにより、所望の
回路形成基板34ａ〜34ｎ間の配線層27ａ〜27ｎ同士が接
続され、所望の回路接続が行われる。その後、図３
（ｈ），（ｉ）に示す工程と同様な工程を経て、半導体
集積回路装置が完成する。
にＡｕからなる導電物を充填する。これにより、所望の
回路形成基板34ａ〜34ｎ間の配線層27ａ〜27ｎ同士が接
続され、所望の回路接続が行われる。その後、図３
（ｈ），（ｉ）に示す工程と同様な工程を経て、半導体
集積回路装置が完成する。
【００３２】以上のように、本発明の第２の実施例によ
れば、直接半導体チップ３ａ〜３ｎを積載した複数の回
路形成基板34ａ〜34ｎが積層されているので、従来のパ
ッケージを積載する構造と異なり高密度化に有効であ
る。
れば、直接半導体チップ３ａ〜３ｎを積載した複数の回
路形成基板34ａ〜34ｎが積層されているので、従来のパ
ッケージを積載する構造と異なり高密度化に有効であ
る。
【００３３】また、半導体チップ３ａ〜３ｎを回路形成
基板34ａ〜34ｎに載置し、半導体チップ３ａ〜３ｎとは
別の回路形成基板34ａ〜34ｎを貫通する接続孔８を、レ
ーザ光又はドリルにより形成し、かつその接続孔２９内
に半導体チップ３ａ〜３ｎ同士の配線層27ａ〜27ｎを接
続する導電物を、例えば無電界メッキにより形成してい
るので、従来の半導体チップ３ａ〜３ｎそのものに接続
孔を貫通させる場合と異なり、大きな技術的な困難性を
伴なわずに、信頼性の高い半導体チップ３ａ〜３ｎ間の
接続を得ることができる。
基板34ａ〜34ｎに載置し、半導体チップ３ａ〜３ｎとは
別の回路形成基板34ａ〜34ｎを貫通する接続孔８を、レ
ーザ光又はドリルにより形成し、かつその接続孔２９内
に半導体チップ３ａ〜３ｎ同士の配線層27ａ〜27ｎを接
続する導電物を、例えば無電界メッキにより形成してい
るので、従来の半導体チップ３ａ〜３ｎそのものに接続
孔を貫通させる場合と異なり、大きな技術的な困難性を
伴なわずに、信頼性の高い半導体チップ３ａ〜３ｎ間の
接続を得ることができる。
【００３４】更に、各基板33ａ〜33ｎの半導体チップ３
ａ〜３ｎの積載された基体１ａ〜１ｎは、高い熱伝導性
を有する銅で形成されているので、放熱を向上すること
ができる。また、第２の実施例と同様に、最下層の基体
23ｎに絶縁膜を介して放熱手段を取りつけることもでき
るので、更に放熱を向上することができる。
ａ〜３ｎの積載された基体１ａ〜１ｎは、高い熱伝導性
を有する銅で形成されているので、放熱を向上すること
ができる。また、第２の実施例と同様に、最下層の基体
23ｎに絶縁膜を介して放熱手段を取りつけることもでき
るので、更に放熱を向上することができる。
【００３５】
【発明の効果】以上のように、本発明の半導体装置によ
れば、直接半導体チップ又はウエハを積載した複数の回
路形成基板が積層されているので、大幅な高密度化が可
能である。
れば、直接半導体チップ又はウエハを積載した複数の回
路形成基板が積層されているので、大幅な高密度化が可
能である。
【００３６】また、半導体チップ又はウエハを基板に載
置し、半導体チップ又はウエハとは別の回路形成基板自
体を貫通する接続孔を形成し、かつその接続孔内にチッ
プ同士の配線を接続する導電物を形成しているので、従
来の場合と異なり、大きな技術的な困難性を伴なわず
に、信頼性の高い半導体チップ間の接続を得ることがで
きる。
置し、半導体チップ又はウエハとは別の回路形成基板自
体を貫通する接続孔を形成し、かつその接続孔内にチッ
プ同士の配線を接続する導電物を形成しているので、従
来の場合と異なり、大きな技術的な困難性を伴なわず
に、信頼性の高い半導体チップ間の接続を得ることがで
きる。
【００３７】更に、半導体チップの積載された基体は、
高い熱伝導性を有する部材で形成され、また最下層の回
路形成基板の基体に絶縁膜を介して放熱手段が取りつけ
られているので、放熱効果の大きい半導体集積回路装置
を提供することができる。
高い熱伝導性を有する部材で形成され、また最下層の回
路形成基板の基体に絶縁膜を介して放熱手段が取りつけ
られているので、放熱効果の大きい半導体集積回路装置
を提供することができる。
【図１】本発明の第１の実施例の半導体集積回路装置の
製造方法について説明する図（その１）である。
製造方法について説明する図（その１）である。
【図２】本発明の第１の実施例の半導体集積回路装置の
製造方法について説明する図（その２）である。
製造方法について説明する図（その２）である。
【図３】本発明の第１の実施例の半導体集積回路装置の
製造方法について説明する図（その３）である。
製造方法について説明する図（その３）である。
【図４】本発明の第４の実施例の半導体集積回路装置の
製造方法について説明する図（その１）である。
製造方法について説明する図（その１）である。
【図５】本発明の第４の実施例の半導体集積回路装置の
製造方法について説明する図（その２）である。
製造方法について説明する図（その２）である。
【図６】本発明の第２の実施例の半導体集積回路装置に
ついて説明する断面図である。
ついて説明する断面図である。
【図７】本発明の第３の実施例の半導体集積回路装置に
ついて説明する平面図である。
ついて説明する平面図である。
１ａ〜１ｎ，23ａ〜23ｎ 基体、
２ａ〜２ｎ 孔、
３ａ〜３ｎ 半導体チップ、
４ａ〜４ｎ，24ａ〜24ｎ 絶縁層、
５ａ〜５ｎ，27ａ〜27ｎ 配線層、
６ａ〜６ｎ 配線パッド、
７ａ〜７ｎ，28ａ〜28ｎ 絶縁物、
８，２９ 孔、
９ 導電物、
31ａ〜31ｎ，33ａ〜33ｎ 基板、
32ａ〜32ｎ，34ａ〜34ｎ 回路形成基板、
１０ 配線引出し基板、
１１ 引出しパッド、
12ａ 絶縁体、
13ａ 放熱手段、
14ａ 保護体、
25ａ〜25ｎ 凹部、
26ａ〜26ｎ 充填材。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０１Ｌ 25/18
Claims (7)
- 【請求項１】 素子の形成された半導体チップ又はウエ
ハが積載された基体と、該積載された半導体チップ又は
ウエハの周囲の基体上の絶縁層と、該絶縁層上の配線パ
ッドと、前記半導体チップ又はウエハと前記配線パッド
とを接続する前記絶縁層上の配線層とを有する複数の回
路形成基板が、絶縁物を介在して積層され、 前記各回路形成基板間で接続すべき配線層の配線パッド
の位置に対応するように、積層された複数の回路形成基
板及び絶縁物を貫通して接続孔が形成され、 前記接続すべき回路形成基板の配線層を、前記配線パッ
ドを介して互いに接続する導電物が前記接続孔の内壁に
形成されている半導体装置。 - 【請求項２】 前記最上層の回路形成基板上に、外部接
続を行う引出しパッドを周縁部に有する配線引出し基板
が形成され、かつ前記引出しパッドと前記最上層の回路
形成基板の配線パッドとが接続されていることを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記最下層の回路形成基板に絶縁体を介
して放熱手段が取りつけられ、かつ前記引出しパッドに
外部リードが接続され、かつ全体が保護体で保護されて
いることを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記回路形成基板は、基体上に半導体チ
ップ又はウエハを載置した後、液状の絶縁物を塗布して
半導体チップ又はウエハの周辺部に絶縁層を形成し、そ
の後、該絶縁層上に配線パッド及び配線層を形成するこ
とにより作成されたものであることを特徴とする請求項
１，請求項２又は請求項３記載の半導体装置。 - 【請求項５】 前記回路形成基板は、前記基体上に絶縁
層と該絶縁層により囲まれた凹部とを有する基板の前記
凹部に、前記半導体チップ又はウエハを載置し、固着し
た後、該半導体チップ又はウエハと前記凹部の側壁との
隙間を絶縁性の充填材で埋め込み、その後、前記絶縁層
上に配線パッド及び配線層を形成することにより作成さ
れたものであることを特徴とする請求項１，請求項２又
は請求項３記載の半導体装置。 - 【請求項６】 前記半導体チップ又はウエハが載置され
ている前記基体は、高い熱伝導性を有する部材で形成さ
れていることを特徴とする請求項１，請求項２，請求項
３，請求項４又は請求項５記載の半導体装置。 - 【請求項７】 前記接続孔は、レーザ光又はドリルによ
り選択的に形成されたものであることを特徴とする請求
項１，請求項２，請求項３，請求項４，請求項５又は請
求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182322A JPH0529533A (ja) | 1991-07-23 | 1991-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3182322A JPH0529533A (ja) | 1991-07-23 | 1991-07-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529533A true JPH0529533A (ja) | 1993-02-05 |
Family
ID=16116286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3182322A Withdrawn JPH0529533A (ja) | 1991-07-23 | 1991-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529533A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151702A (ja) * | 1992-11-09 | 1994-05-31 | Nec Corp | マルチチップモジュール |
| US5726493A (en) * | 1994-06-13 | 1998-03-10 | Fujitsu Limited | Semiconductor device and semiconductor device unit having ball-grid-array type package structure |
| US6265772B1 (en) | 1998-06-17 | 2001-07-24 | Nec Corporation | Stacked semiconductor device |
| US7205670B2 (en) | 2002-08-30 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| JP2009164152A (ja) * | 2007-12-28 | 2009-07-23 | Nikon Corp | 積層型半導体装置 |
| JP2012009808A (ja) * | 2010-06-28 | 2012-01-12 | Headway Technologies Inc | 積層半導体基板および積層チップパッケージ並びにこれらの製造方法 |
| CN110137147A (zh) * | 2019-07-02 | 2019-08-16 | 贵州大学 | 基于下粗上细型tsv的嵌套式散热网络结构 |
-
1991
- 1991-07-23 JP JP3182322A patent/JPH0529533A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151702A (ja) * | 1992-11-09 | 1994-05-31 | Nec Corp | マルチチップモジュール |
| US5726493A (en) * | 1994-06-13 | 1998-03-10 | Fujitsu Limited | Semiconductor device and semiconductor device unit having ball-grid-array type package structure |
| US6265772B1 (en) | 1998-06-17 | 2001-07-24 | Nec Corporation | Stacked semiconductor device |
| US7205670B2 (en) | 2002-08-30 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| JP2009164152A (ja) * | 2007-12-28 | 2009-07-23 | Nikon Corp | 積層型半導体装置 |
| JP2012009808A (ja) * | 2010-06-28 | 2012-01-12 | Headway Technologies Inc | 積層半導体基板および積層チップパッケージ並びにこれらの製造方法 |
| CN110137147A (zh) * | 2019-07-02 | 2019-08-16 | 贵州大学 | 基于下粗上细型tsv的嵌套式散热网络结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2185042C2 (ru) | Термоэлектрический модуль с улучшенным теплообменом и способ его изготовления | |
| US6326696B1 (en) | Electronic package with interconnected chips | |
| US5081563A (en) | Multi-layer package incorporating a recessed cavity for a semiconductor chip | |
| US8729690B2 (en) | Assembly having stacked die mounted on substrate | |
| US6005778A (en) | Chip stacking and capacitor mounting arrangement including spacers | |
| TWI282154B (en) | Die-up ball grid array package with a heat spreader and method for making the same | |
| CA1257402A (en) | Multiple chip interconnection system and package | |
| US4866501A (en) | Wafer scale integration | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| CN111508912A (zh) | 功率覆盖结构及其制作方法 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JPH08335782A (ja) | 多層基板 | |
| JPH0529533A (ja) | 半導体装置 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JPH06104350A (ja) | 多層配線基板 | |
| JP3229456U (ja) | 放熱埋め込み型パッケージ構造 | |
| TWI275150B (en) | Embedded chip package structure | |
| US6706624B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors | |
| JPH1145977A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH041738Y2 (ja) | ||
| JPH0613529A (ja) | 半導体装置 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JP2003110044A (ja) | 半導体素子収納用パッケージ | |
| TWI286456B (en) | Multi-layer circuit board integrated with electronic elements and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |