JP2592869Y2 - 混成ｉｃ装置 - Google Patents
混成ｉｃ装置Info
- Publication number
- JP2592869Y2 JP2592869Y2 JP1993010333U JP1033393U JP2592869Y2 JP 2592869 Y2 JP2592869 Y2 JP 2592869Y2 JP 1993010333 U JP1993010333 U JP 1993010333U JP 1033393 U JP1033393 U JP 1033393U JP 2592869 Y2 JP2592869 Y2 JP 2592869Y2
- Authority
- JP
- Japan
- Prior art keywords
- hybrid
- wiring
- chip
- circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【０００１】
【産業上の利用分野】本考案は混成ＩＣ装置に関し、特
にＡｌＮ等のセラミック基板に回路素子を実装し配線接
続して電子回路を構成した混成ＩＣ装置において、該セ
ラミック基板上に回路素子をダイボンディングするため
の導電体板と、配線パターンを形成するためのプリント
基板を積層することにより、電気的特性を安定させると
ともに、配線効率を向上させる技術に関する。
にＡｌＮ等のセラミック基板に回路素子を実装し配線接
続して電子回路を構成した混成ＩＣ装置において、該セ
ラミック基板上に回路素子をダイボンディングするため
の導電体板と、配線パターンを形成するためのプリント
基板を積層することにより、電気的特性を安定させると
ともに、配線効率を向上させる技術に関する。
【０００２】
【従来の技術】コンピュータのように大量に半導体部品
を使用する電子機器においては、ＩＣチップ等の回路素
子の集積度を高め、できる限りＩＣチップ間の配線長さ
を短くして配線の導体抵抗を下げ、遅延時間を減少させ
て、回路の小型化と信号伝送特性を向上させることが必
要とされている。
を使用する電子機器においては、ＩＣチップ等の回路素
子の集積度を高め、できる限りＩＣチップ間の配線長さ
を短くして配線の導体抵抗を下げ、遅延時間を減少させ
て、回路の小型化と信号伝送特性を向上させることが必
要とされている。
【０００３】一般に回路部品は、ＩＣチップ等の回路素
子を個別にパッケージに封止した個別半導体部品が使用
されているが、集積度を高めるために、複数の回路素子
（チップ）を一つのパッケージ内に配置してパッケージ
内で直接配線接続して回路を構成する技術がある。その
技術として、配線パターンを形成した絶縁基板等に回路
素子を実装し回路を構成したハイブリッドＩＣまたは混
成ＩＣや、半導体基板上に薄膜技術により集積回路等の
回路素子を直接形成したＷＳＩ等があるが、ＷＳＩは歩
留まりや冗長度の点から課題が多く、また採算的にもあ
る程度の量産規模が必要とされるため、さまざまな必要
に応じて柔軟に対応できる混成ＩＣの技術が重要なもの
となっている。
子を個別にパッケージに封止した個別半導体部品が使用
されているが、集積度を高めるために、複数の回路素子
（チップ）を一つのパッケージ内に配置してパッケージ
内で直接配線接続して回路を構成する技術がある。その
技術として、配線パターンを形成した絶縁基板等に回路
素子を実装し回路を構成したハイブリッドＩＣまたは混
成ＩＣや、半導体基板上に薄膜技術により集積回路等の
回路素子を直接形成したＷＳＩ等があるが、ＷＳＩは歩
留まりや冗長度の点から課題が多く、また採算的にもあ
る程度の量産規模が必要とされるため、さまざまな必要
に応じて柔軟に対応できる混成ＩＣの技術が重要なもの
となっている。
【０００４】一般に、混成ＩＣではガラスエポキシやＡ
ｌＮ等のセラミックの絶縁基板上に配線パターンと共に
薄膜抵抗や薄膜コンデンサー等を形成するとともにＩＣ
チップ等の回路素子をダイボンディングし、ＩＣチップ
と配線パターンをワイヤボンディング等により接続する
ことにより回路を構成する。さらに、混成ＩＣをプリン
ト基板に実装するための外部端子を装着接続し、かつ外
部環境から保護するために樹脂等で封止する。
ｌＮ等のセラミックの絶縁基板上に配線パターンと共に
薄膜抵抗や薄膜コンデンサー等を形成するとともにＩＣ
チップ等の回路素子をダイボンディングし、ＩＣチップ
と配線パターンをワイヤボンディング等により接続する
ことにより回路を構成する。さらに、混成ＩＣをプリン
ト基板に実装するための外部端子を装着接続し、かつ外
部環境から保護するために樹脂等で封止する。
【０００５】このような混成ＩＣの配線基板に使用され
る絶縁基板は、基板本来の役割という点では、ダイボン
ディングされたＩＣチップ等が外部応力等によって破損
しないように硬質で、また回路素子で発生する熱を吸収
して放熱させるために熱伝導率が大きい材料が好まし
く、セラミックはその条件を満たすものであった。
る絶縁基板は、基板本来の役割という点では、ダイボン
ディングされたＩＣチップ等が外部応力等によって破損
しないように硬質で、また回路素子で発生する熱を吸収
して放熱させるために熱伝導率が大きい材料が好まし
く、セラミックはその条件を満たすものであった。
【０００６】このため、従来、混成ＩＣの基板としては
放熱特性が優れたＡｌＮ等のセラミック基板が使用され
ている。そして、ベアＩＣチップのような回路素子をこ
のようなセラミック基板上に接着剤により直接ダイボン
ディングし、セラミック基板上に印刷などの方法で形成
された配線パターンと配線接続することにより電子回路
を構成していた。
放熱特性が優れたＡｌＮ等のセラミック基板が使用され
ている。そして、ベアＩＣチップのような回路素子をこ
のようなセラミック基板上に接着剤により直接ダイボン
ディングし、セラミック基板上に印刷などの方法で形成
された配線パターンと配線接続することにより電子回路
を構成していた。
【０００７】
【考案が解決しようとする課題】しかしながら、このよ
うな従来の混成ＩＣでは、セラミック基板に直接ＩＣチ
ップ等の回路素子がダイボンディングされることにな
り、ＩＣチップのダイボンディング面が絶縁されるた
め、ＩＣチップ裏面の電位が変動しやすく電気的特性が
不安定になり、外部からのノイズ等の影響を受けやすか
った。
うな従来の混成ＩＣでは、セラミック基板に直接ＩＣチ
ップ等の回路素子がダイボンディングされることにな
り、ＩＣチップのダイボンディング面が絶縁されるた
め、ＩＣチップ裏面の電位が変動しやすく電気的特性が
不安定になり、外部からのノイズ等の影響を受けやすか
った。
【０００８】またセラミック基板に直接配線パターンを
形成する方法では多層配線を形成することが困難で、回
路素子相互を効率よく接続し実装効率を高めることが困
難であった。
形成する方法では多層配線を形成することが困難で、回
路素子相互を効率よく接続し実装効率を高めることが困
難であった。
【０００９】従って、本考案の目的は、混成ＩＣ装置に
おいて、セラミック基板に搭載した回路素子裏面の電位
を固定し、電気的特性を安定させることにより外部から
のノイズの影響を受けにくいような実装構造を提供する
ことである。
おいて、セラミック基板に搭載した回路素子裏面の電位
を固定し、電気的特性を安定させることにより外部から
のノイズの影響を受けにくいような実装構造を提供する
ことである。
【００１０】また、本考案の他の目的は、混成ＩＣ装置
において、多層配線によって回路素子の配線を行なうこ
とができるようにし、もって配線密度の向上および回路
素子の集積度の向上を図ることである。
において、多層配線によって回路素子の配線を行なうこ
とができるようにし、もって配線密度の向上および回路
素子の集積度の向上を図ることである。
【００１１】
【課題を解決するための手段】上記問題点の解決のた
め、本考案によれば、絶縁体基板にチップ回路素子を実
装し配線接続することにより電子回路を構成した混成Ｉ
Ｃ装置において、絶縁体基板の前記チップ回路素子をダ
イボンディングする領域に銅タングステン等の導電体板
を積層配置し、回路素子を該導電体板にダイボンディン
グし、該導電体板に接地電圧または電源電圧を印加す
る。
め、本考案によれば、絶縁体基板にチップ回路素子を実
装し配線接続することにより電子回路を構成した混成Ｉ
Ｃ装置において、絶縁体基板の前記チップ回路素子をダ
イボンディングする領域に銅タングステン等の導電体板
を積層配置し、回路素子を該導電体板にダイボンディン
グし、該導電体板に接地電圧または電源電圧を印加す
る。
【００１２】また、プリント基板等の多層配線基板を前
記絶縁体基板のチップ回路素子周囲の領域に接着し、該
回路素子と該多層配線基板とをワイヤボンディング接続
する。
記絶縁体基板のチップ回路素子周囲の領域に接着し、該
回路素子と該多層配線基板とをワイヤボンディング接続
する。
【００１３】
【作用】このような実装構造により、ＩＣチップ等の回
路素子は接地電圧または電源電圧が印加された導電体板
にダイボンディングされるので、ＩＣチップ裏面の電位
が固定され、電気的特性が安定し外部からのノイズによ
る影響を受けにくくなる。
路素子は接地電圧または電源電圧が印加された導電体板
にダイボンディングされるので、ＩＣチップ裏面の電位
が固定され、電気的特性が安定し外部からのノイズによ
る影響を受けにくくなる。
【００１４】また、あらかじめ別工程で多層配線を形成
したプリント基板を絶縁体基板に接着し配線層を形成す
る構造にしたので、セラミック基板上での多層配線が可
能となり、回路素子相互を効率よく配線接続でき、回路
素子の実装密度を高めることができる。
したプリント基板を絶縁体基板に接着し配線層を形成す
る構造にしたので、セラミック基板上での多層配線が可
能となり、回路素子相互を効率よく配線接続でき、回路
素子の実装密度を高めることができる。
【００１５】
【実施例】以下、図面を参照して本考案の実施例につき
説明する。図１は本考案の一実施例に係わる混成ＩＣ装
置の一部の実装構造を示す断面図であり、図２はその回
路素子のワイヤボンディング接続の様子を示す部分拡大
斜視図である。また、図３は本考案の混成ＩＣにおいて
回路素子を実装した後樹脂封止工程を行なう前の様子を
上面から見た図である。
説明する。図１は本考案の一実施例に係わる混成ＩＣ装
置の一部の実装構造を示す断面図であり、図２はその回
路素子のワイヤボンディング接続の様子を示す部分拡大
斜視図である。また、図３は本考案の混成ＩＣにおいて
回路素子を実装した後樹脂封止工程を行なう前の様子を
上面から見た図である。
【００１６】これらの図に示された構造においては、熱
伝導性を有しかつ電気絶縁性のＡｌＮからなるセラミッ
ク基板１上に、導電性で熱膨張係数が小さい銅タングス
テン板７がメタライズ形成されており、かつ該銅タング
ステン板７上にベアＩＣチップ３がダイボンディングさ
れている。また、ベアＩＣチップ３のダイボンディング
部分の周囲のＡｌＮ基板１上にはプリント基板２が接着
されている。
伝導性を有しかつ電気絶縁性のＡｌＮからなるセラミッ
ク基板１上に、導電性で熱膨張係数が小さい銅タングス
テン板７がメタライズ形成されており、かつ該銅タング
ステン板７上にベアＩＣチップ３がダイボンディングさ
れている。また、ベアＩＣチップ３のダイボンディング
部分の周囲のＡｌＮ基板１上にはプリント基板２が接着
されている。
【００１７】このプリント基板２は配線パターンを形成
したＣｕ等の導電体からなる配線層２ｂとガラスエポキ
シ等の絶縁体層２ａとが積層された多層回路基板となっ
ている。配線層２ｂの配線パターンにはセカンドパッド
６ａ、６ｂ等が形成されている。セカンドパッド６ａは
ベアＩＣチップ３のボンディングパッド４ａとボンディ
ングワイヤ５ａによって接続されている。また、セカン
ドパッド６ｂは銅タングステン板７のボンディング部分
４ｂとボンディングワイヤ５ｂによって接続されてい
る。そして、セカンドパッド６ｂは例えばグランドパタ
ーンまたは電源パターンと接続することにより、銅タン
グステン板７には接地電圧または電源電圧が印加されて
いる。
したＣｕ等の導電体からなる配線層２ｂとガラスエポキ
シ等の絶縁体層２ａとが積層された多層回路基板となっ
ている。配線層２ｂの配線パターンにはセカンドパッド
６ａ、６ｂ等が形成されている。セカンドパッド６ａは
ベアＩＣチップ３のボンディングパッド４ａとボンディ
ングワイヤ５ａによって接続されている。また、セカン
ドパッド６ｂは銅タングステン板７のボンディング部分
４ｂとボンディングワイヤ５ｂによって接続されてい
る。そして、セカンドパッド６ｂは例えばグランドパタ
ーンまたは電源パターンと接続することにより、銅タン
グステン板７には接地電圧または電源電圧が印加されて
いる。
【００１８】このような構成においては、ベアＩＣチッ
プ３をＡｌＮ基板１上の導電性の銅タングステン板７に
ダイボンディングし、銅タングステン板７を接地電圧ま
たは電源電圧に接続することにより、ベアＩＣチップ３
裏面の電位を固定することができ、電気的特性が安定
し、外部からのノイズの影響を受けにくくなる。
プ３をＡｌＮ基板１上の導電性の銅タングステン板７に
ダイボンディングし、銅タングステン板７を接地電圧ま
たは電源電圧に接続することにより、ベアＩＣチップ３
裏面の電位を固定することができ、電気的特性が安定
し、外部からのノイズの影響を受けにくくなる。
【００１９】また、銅タングステン板７は熱伝導性で熱
膨張係数が小さいため、ベアＩＣチップ３で発生した熱
を効率よくＡｌＮ基板１に伝導させ放熱することがで
き、またベアＩＣチップ３の温度上昇時におけるダイボ
ンディング面での熱膨張率の違いによるベアＩＣチップ
３の歪みやクラックの発生を防止することができる。
膨張係数が小さいため、ベアＩＣチップ３で発生した熱
を効率よくＡｌＮ基板１に伝導させ放熱することがで
き、またベアＩＣチップ３の温度上昇時におけるダイボ
ンディング面での熱膨張率の違いによるベアＩＣチップ
３の歪みやクラックの発生を防止することができる。
【００２０】さらに、ＡｌＮ基板１にプリント基板２を
接着積層することにより配線パターンを形成したので、
プリント基板に配線パターンを形成する従来の技術によ
りＡｌＮ基板１上に配線パターンを形成することがで
き、多層配線など効率的な配線パターンを形成すること
も可能となる。
接着積層することにより配線パターンを形成したので、
プリント基板に配線パターンを形成する従来の技術によ
りＡｌＮ基板１上に配線パターンを形成することがで
き、多層配線など効率的な配線パターンを形成すること
も可能となる。
【００２１】なお、本実施例では熱伝導性の絶縁体基板
としてＡｌＮ基板を使用しているが、同等の性質を有す
る基板であれば他の材料でもよく、金属基板に絶縁体膜
を形成したものでもよい。
としてＡｌＮ基板を使用しているが、同等の性質を有す
る基板であれば他の材料でもよく、金属基板に絶縁体膜
を形成したものでもよい。
【００２２】また、本実施例では回路素子のダイボンデ
ィング領域に銅タングステン板をメタライズ形成してい
るが、導電性かつ熱伝導性で熱膨張係数が小さい材料で
あれば他の材料でもよく、また形成領域はダイボンディ
ング領域に限定されず、絶縁体基板表面全体に形成しそ
の上にプリント基板を接着してもよい。
ィング領域に銅タングステン板をメタライズ形成してい
るが、導電性かつ熱伝導性で熱膨張係数が小さい材料で
あれば他の材料でもよく、また形成領域はダイボンディ
ング領域に限定されず、絶縁体基板表面全体に形成しそ
の上にプリント基板を接着してもよい。
【００２３】
【考案の効果】以上のように、本考案によれば、混成Ｉ
Ｃの回路素子をＡｌＮ基板上に銅タングステン板を介し
てダイボンディングし、回路素子裏面の電位を固定する
から、回路素子の電気的特性を安定させることができ、
外部のノイズの影響を受けにくくなり混成ＩＣの信頼性
が向上する。
Ｃの回路素子をＡｌＮ基板上に銅タングステン板を介し
てダイボンディングし、回路素子裏面の電位を固定する
から、回路素子の電気的特性を安定させることができ、
外部のノイズの影響を受けにくくなり混成ＩＣの信頼性
が向上する。
【００２４】また、熱伝導性で熱膨脹係数が小さい銅タ
ングステン板を介してダイボンディングしたので、回路
素子で発生した熱を効率よく混成ＩＣ基板に伝導するこ
とができ放熱効率が向上するとともに、回路素子の温度
上昇時におけるダイボンディング面での熱膨張率の違い
による回路素子の歪みやクラックの発生を防止すること
ができ、混成ＩＣの耐久性を向上させることができる。
ングステン板を介してダイボンディングしたので、回路
素子で発生した熱を効率よく混成ＩＣ基板に伝導するこ
とができ放熱効率が向上するとともに、回路素子の温度
上昇時におけるダイボンディング面での熱膨張率の違い
による回路素子の歪みやクラックの発生を防止すること
ができ、混成ＩＣの耐久性を向上させることができる。
【００２５】また、プリント基板をＡｌＮ基板に接着す
ることにより配線パターンを形成するので、配線パター
ンの形成が容易になり製造効率が向上すると共に、多層
配線などにより配線効率を高めることができるので、回
路素子の実装密度を高め、混成ＩＣを小型化することが
できる。
ることにより配線パターンを形成するので、配線パター
ンの形成が容易になり製造効率が向上すると共に、多層
配線などにより配線効率を高めることができるので、回
路素子の実装密度を高め、混成ＩＣを小型化することが
できる。
【図１】本考案の一実施例による混成ＩＣ装置の回路素
子実装部分の構造を示す断面的説明図である。
子実装部分の構造を示す断面的説明図である。
【図２】図１の混成ＩＣ装置の一部を詳細に示す拡大断
面斜視図である。
面斜視図である。
【図３】図１の混成ＩＣ装置の配線基板に回路素子を実
装したようすを上面から見た説明図である。
装したようすを上面から見た説明図である。
１ ＡｌＮ基板 ２ プリント基板 ２ａ 絶縁体層 ２ｂ 配線層 ３ ベアＩＣチップ ４ａ、４ｂ ボンディングパッド ５ａ，５ｂ ボンディングワイヤ ６ａ，６ｂ セカンドパッド ７ 銅タングステン板 ８ テストパッド
Claims (1)
- 【請求項１】 絶縁体基板にチップ回路素子を実装して
配線接続することにより電子回路を構成した混成ＩＣ装
置において、前記絶縁体基板上に導電体板が配置され、前記チップ回
路素子は前記導電体板にダイボンディングされ、そして
前記導電体板には電源電圧または接地電圧が印加される
ことを特徴とする混成ＩＣ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993010333U JP2592869Y2 (ja) | 1993-02-16 | 1993-02-16 | 混成ｉｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993010333U JP2592869Y2 (ja) | 1993-02-16 | 1993-02-16 | 混成ｉｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662543U JPH0662543U (ja) | 1994-09-02 |
| JP2592869Y2 true JP2592869Y2 (ja) | 1999-03-31 |
Family
ID=11747281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993010333U Expired - Fee Related JP2592869Y2 (ja) | 1993-02-16 | 1993-02-16 | 混成ｉｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592869Y2 (ja) |
-
1993
- 1993-02-16 JP JP1993010333U patent/JP2592869Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0662543U (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6331221B1 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US6326696B1 (en) | Electronic package with interconnected chips | |
| JPH0590482A (ja) | 半導体装置およびその製造方法 | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| JPH06224246A (ja) | 半導体素子用高多端子化パッケージ | |
| JPH05211275A (ja) | 半導体装置及びその製造方法 | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JPH06104350A (ja) | 多層配線基板 | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JP2812014B2 (ja) | 半導体装置 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JPS6220707B2 (ja) | ||
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH05175407A (ja) | 半導体搭載基板 | |
| JPH08274214A (ja) | 半導体装置 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP3831173B2 (ja) | 半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |