JPH05211275A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH05211275A
JPH05211275A JP3023279A JP2327991A JPH05211275A JP H05211275 A JPH05211275 A JP H05211275A JP 3023279 A JP3023279 A JP 3023279A JP 2327991 A JP2327991 A JP 2327991A JP H05211275 A JPH05211275 A JP H05211275A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3023279A
Other languages
English (en)
Other versions
JP2816028B2 (ja
Inventor
Yasuhiro Yamaji
地 泰 弘 山
Yoichi Hiruta
田 陽 一 蛭
Tsutomu Nakazawa
澤 勉 仲
Katsuto Kato
藤 克 人 加
Yoshihiro Atsumi
美 良 宏 渥
Naohiko Hirano
野 尚 彦 平
Akihiro Mase
勢 晃 弘 真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP3023279A priority Critical patent/JP2816028B2/ja
Priority to KR1019920002157A priority patent/KR950006439B1/ko
Publication of JPH05211275A publication Critical patent/JPH05211275A/ja
Priority to US08/118,786 priority patent/US5401688A/en
Application granted granted Critical
Publication of JP2816028B2 publication Critical patent/JP2816028B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 薄型化、小型化の追及が可能で実装密度の向
上を図ることができ、耐湿性及び放熱性に優れた半導体
装置と、このような装置を製造時間の短縮、製造コスト
の低減を達成しつつ製造し得る製造方法を提供する。 【構成】 複数の半導体チップ１３と、配線層１５が形
成された複数のフィルム基板から成る多層フィルム基板
１１とを有し、半導体チップは、電極パッド１３と配線
層１５とが電気的に接続された状態で、重ね合わされた
多層フィルム基板１１の内部に実装されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
にマルチチップモジュールのパッケージ構造に関するも
のである。
【０００２】
【従来の技術】近年では、一つのパッケージ内に複数の
半導体チップを内蔵するマルチチップモジュールが用い
られている。従来のマルチチップモジュールのパッケー
ジ構造を、図１０に示す。半導体チップ１０２は、電極
パッド１０３がボンディングワイヤ１０５を介してプリ
ント配線基板１０１上のパターン電極１０４に接続され
た状態で実装されている。また半導体チップ１０６及び
１１６は、パターン電極１１０及び１２０上に形成され
たバンプ１０８及び１１８を介して、電極パッド１０７
及び１１７がパターン電極１１０及び１２０に接続され
た状態で実装されている。またプリント配線基板１０１
は、配線層１０９を内蔵している。
【０００３】
【発明が解決しようとする課題】しかし、このようなプ
リント配線基板１０１の材質には、多層構造にする必要
上、ガラスエポキシ樹脂が一般に用いられていた。この
ため、プリント配線基板１０１は折り曲げが不可能であ
り、ＩＣカード等の小型部品用としてケース内に収納す
る際に大きな制約となっていた。また耐湿性を確保する
必要上、半導体チップ１０２，１０６及び１１６を露出
した状態でプリント配線基板１０１に実装することはで
きない。そこで、なんらかの形で半導体チップ１０２，
１０６及び１１６を封止しなければならず、モジュール
の寸法増大を招いていた。さらに、図１０に示されたよ
うな従来のマルチチップモジュールでは、プリント配線
基板１０１の表面上に半導体チップ１０２，１０６及び
１１６を実装する構造となっている。このため、半導体
チップが上下方向に並ぶ３次元的な実装は困難であり、
実装密度の向上にも限度があった。また従来のマルチチ
ップモジュールは、製造する上で工程数が多く、製造時
間の増大、及び製造コストの上昇を招いていた。これ
は、プリント配線基板１０１の配線層１０９を積層する
工程と、半導体チップ１０２，１０６及び１１６とプリ
ント配線基板１０１とを電気的に接続させる工程と、半
導体チップ１０２，１０６及び１１６を封止する工程と
が全て別個であることに起因していた。
【０００４】本発明は上記事情に鑑みてなされたもので
あり、より薄型化、小型化の追及が可能で実装密度の向
上を図ることができ、高信頼性を得ることのできる半導
体装置を提供することと、このような装置を製造時間の
短縮、製造コストの低減を達成しつつ製造し得る製造方
法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
複数の半導体チップと、表面に配線パターンが形成され
た複数のフィルム基板とを有し、半導体チップは、電極
パッドと配線パターンとが電気的に接続された状態で、
重ね合わされたフィルム基板の内部に実装されているこ
とを特徴としている。また、複数の半導体チップと、熱
可塑性樹脂から成り、表面に前記配線パターンが形成さ
れ、バイアホール接続されるべき箇所に穴が開孔された
複数のフィルム基板とを有し、重ね合わされ加熱及び加
圧されて硬化したフィルム基板の内部に、半導体チップ
が電極パッドと配線パターンとが直接接続され、又は穴
を介してバイアホール接続された状態で実装されている
ものであってもよい。
【０００６】本発明の半導体装置の製造方法は、複数の
フィルム基板上に、導体ペーストを印刷して配線パター
ンを形成し、バイアホール接続すべき箇所に穴を開孔す
る工程と、フィルム基板を重ね合わせ、その内部に半導
体チップの電極パッドと配線パターンとが接続され得る
位置に半導体チップを設置した状態で加熱及び加圧を行
い、フィルム基板の積層、半導体チップとフィルム基板
との電気的接続、及び半導体チップの封止を同時に行う
工程とを備えたことを特徴としている。
【０００７】
【作用】本発明の半導体装置は、フィルム基板内に半導
体チップが実装されているため、外囲器は極めて薄型で
小型化されたものとなる。また外囲器がフィルム基板か
ら成るため、柔軟性に富み、折り曲げが可能である。半
導体チップはフィルム基板という極めて薄いものにより
封止されているため、耐湿性を確保しつつ、放熱性にも
優れている。本発明の半導体装置の製造方法は、フィル
ム基板の積層と、半導体チップとフィルム基板との電気
的接続と、半導体チップの封止とが同時に行われるた
め、製造時間が短縮され、製造コストが低減される。
【０００８】
【実施例】以下、本発明の一実施例による半導体装置に
ついて、図面を参照して説明する。
【０００９】本発明の第１の実施例によるマルチチップ
モジュールは、図１に示されるようなパッケージ構造を
有している。複数の半導体チップ１２がフィルム多層基
板１１の内部に配列されており、各々の半導体チップ１
２の電極パッド１３上にはバンプ１６が形成されてい
る。この半導体チップ１２とフィルム多層基板１１との
電気的な接続は、半導体チップ１２上のバンプ１６と、
フィルム多層基板１１内部の配線層１５とが直接接合さ
れることにより行われ、あるいは後述するバイアホール
を介して配線層１５とバンプ１６とが接合されることに
より行われている。このようなパッケージ構造で、フィ
ルム多層基板１１を外囲器とするマルチチップモジュー
ルが構成されている。このマルチチップモジュールは、
次のような方法により製造することができる。図２に、
工程別に素子断面を示す。図２（ａ）に示されたよう
に、熱可塑性樹脂フィルムに、導電性を有するペースト
２３がパターン状に印刷された単層フィルム基板２１を
用いる。この単層フィルム基板２１には、各層の間で電
気的に接続すべきバイアホール箇所に穴２２が開孔され
ている。
【００１０】また半導体チップ１２の電極パッド１３上
には、バンプ１６が形成される。バンプ１６は金属から
成る突起物であって、鍍金等により形成することができ
る。そして複数の半導体チップ１２が、上下に重ねられ
た単層フィルム基板２１の間であって、バンプ１６とペ
ースト１５とが接続可能な位置に設置される。このよう
に、単層フィルム基板２１の間に複数の半導体チップ１
２がそれぞれサンドイッチ状に設置された状態で、加熱
及び圧縮が行われる。この結果、各単層フィルム基板２
１同志が機械的に圧着される。さらに、半導体チップ１
２と単層フィルム基板２１とが、バンプ１６にペースト
１５が接合されることで、電気的に接続される。
【００１１】図３に、本発明の第２の実施例によるマル
チチップモジュールの縦断面を示す。第１の実施例と比
較し、半導体チップ１２の表面に絶縁保護膜３１が施さ
れている点が異なっている。これにより、半導体チップ
１２の表面が確実に保護され、耐湿性が向上する。絶縁
保護膜３１としては、ポリイミドやシリコン樹脂等を用
いることが可能である。他の構成要素は第１の実施例の
ものと同様であり、同一の番号を付して説明を省略す
る。また製造方法としては、半導体チップ１２上に絶縁
保護膜３１を形成する点を除いて第１の実施例の場合と
同様である。
【００１２】本発明の第３の実施例について述べる。こ
の実施例によるマルチチップモジュールのパッケージ構
造は、図４に示されるようである。半導体チップ１２が
実装されている層の上層及び下層に、それぞれ導電性の
薄膜から成るグランド層４１及び４２を設けている点に
特徴がある。このグランド層４１及び４２により、電気
的特性に悪影響を及ぼす外部からの電磁波を遮蔽する効
果が得られる。
【００１３】図５に、本発明の第４の実施例によるマル
チチップモジュールを示す。第１から第３の実施例で
は、いずれも半導体チップの電極パッド上にバンプが形
成されている。これに対し第４の実施例では、バンプを
設けずに直接電極パッド１３とフィルム多層基板１１の
配線層１５とが、バイアホール１４の部分で接続されて
いる。またこの実施例では、第２の実施例と同様に半導
体チップ１２の表面上は絶縁保護膜３１で覆われてい
る。
【００１４】次に、図６のように電極パッド７３がエリ
ア状に配置されている半導体チップ７２を実装した第５
の実施例について述べる。この半導体チップ７２を実装
したモジュールのＡ−Ａ線に沿う縦断面を、図７に示
す。半導体チップ７２上の全ての電極パッド７３と多層
基板７１の配線層７５とが、バイアーホール７４におい
て接続されている。このように、電極パッド７３が多数
設けられた半導体チップ７２を実装する場合にも本実施
例によるマルチチップモジュールは適合している。
【００１５】図８に、本発明の第６の実施例によるマル
チチップモジュールの外観を示す。複数の半導体チップ
８２と配線層８３とが電気的に接続された状態で、封止
されている。そしてフィルム多層基板８１は、モジュー
ル外部への接続端子として、挿入型のソケット対応用端
子電極８４ａ及び８４ｂを有している。これにより、外
部の装置との間で容易に電気的な接続を行うことができ
る。また、外部からの放射線による影響が半導体チップ
の特性に及ぶのを防止する必要がある場合は、図９に示
された第７の実施例のように、フィルム多層基板９１の
外部表面に放射線遮蔽効果のある樹脂９１を塗布すると
有効である。以上の実施例では、いずれも極めて薄い単
層フィルム基板を重ね合わせ、その内部に半導体チップ
を実装している。このため、薄型で柔軟性に富む多層の
フィルム基板を外囲器とするマルチチップモジュールが
得られ、小型のケース内に折り曲げて収納することがで
きる。また、実施例ではいずれも半導体チップが横方向
に配置されているが、上下方向に重なるように構成する
ことも可能であり、３次元的な実装が実現し、実装密度
を大幅に向上させることができる。
【００１６】また、極めて薄い単層フィルム基板により
半導体チップが封止されているため、ベアチップに近い
状態であり、放熱性に優れている。特に、液体冷却方式
を採用した場合には、極めて大きな冷却効果が得られ
る。また実施例の製造方法によれば、配線層を積層する
工程と、半導体チップとフィルム基板とを電気的に接続
させる工程と、半導体チップを封止する工程とが、一つ
の熱プレス加工工程によって同時に達成される。この結
果、工程数が減少し、製造時間の短縮と製造コストの低
減がもたらされる。上述した実施例はいずれも一例であ
り、本発明を限定するものではない。また電極パッド上
に設けるバンプは、フィルム多層基板の配線層と接合可
能な金属であれば、どのような材料であっても用いるこ
とができる。
【００１７】
【発明の効果】以上説明したように本発明の半導体装置
は、フィルム基板内に半導体チップが実装されているた
め、外囲器は極めて薄型で小型化され、柔軟性に富んで
折り曲げ可能であり、実装密度を大幅に向上させること
ができる。また、半導体チップが極めて薄いフィルム基
板により封止されているため、耐湿性を有すると共に、
放熱性に優れている。本発明の半導体装置の製造方法
は、フィルム基板の積層と、半導体チップとフィルム基
板との電気的接続と、半導体チップの封止とを同時に行
うことができるため、製造時間の短縮及び製造コストの
低減が可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置のパッ
ケージ構造を示した縦断面図。
【図２】本発明の第１の実施例による半導体装置を製造
する手順を示した工程別素子断面図。
【図３】本発明の第２の実施例による半導体装置のパッ
ケージ構造を示した縦断面図。
【図４】本発明の第３の実施例による半導体装置のパッ
ケージ構造を示した縦断面図。
【図５】本発明の第４の実施例による半導体装置のパッ
ケージ構造を示した縦断面図。
【図６】本発明の第５の実施例による半導体装置で実装
される半導体チップの電極パッドの配列を示した平面
図。
【図７】本発明の第５の実施例による半導体装置のパッ
ケージ構造を示した縦断面図。
【図８】本発明の第６の実施例による半導体装置のパッ
ケージ構造を示した縦断面図。
【図９】本発明の第７の実施例による半導体装置のパッ
ケージ構造を示した縦断面図。
【図１０】従来の半導体装置のパッケージ構造を示した
縦断面図。 １１ フィルム多層基板 １２ 半導体チップ １３ 電極パッド １４ バイアホール １５ 配線層 １６ バンプ ２１ 単層フィルム基板 ３１ 絶縁性保護膜 ４１ グランド層 ８４ａ，８４ｂ 端子電極 ９１ 絶縁性樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仲 澤 勉 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝総合研究所内 (72)発明者 加 藤 克 人 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝総合研究所内 (72)発明者 渥 美 良 宏 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝総合研究所内 (72)発明者 平 野 尚 彦 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝総合研究所内 (72)発明者 真 勢 晃 弘 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】複数の半導体チップと、 表面に配線パターンが形成された複数のフィルム基板と
    を有し、 前記半導体チップは、電極パッドと前記配線パターンと
    が電気的に接続された状態で、重ね合わされた前記フィ
    ルム基板の内部に実装されていることを特徴とする半導
    体装置。
  2. 【請求項２】複数の半導体チップと、 熱可塑性樹脂から成り、表面に前記配線パターンが形成
    され、バイアホール接続されるべき箇所に穴が開孔され
    た複数のフィルム基板とを有し、 重ね合わされ加熱及び加圧されて硬化した前記フィルム
    基板の内部に、前記半導体チップは電極パッドと前記配
    線パターンとが直接接続され、又は前記穴を介してバイ
    アホール接続された状態で実装されていることを特徴と
    する半導体装置。
  3. 【請求項３】複数のフィルム基板上に、導体ペーストを
    印刷して配線パターンを形成し、バイアホール接続すべ
    き箇所に穴を開孔する工程と、 前記フィルム基板を重ね合わせ、その内部に、前記半導
    体チップの電極パッドと前記配線パターンとが接続され
    得る位置に前記半導体チップを設置した状態で加熱及び
    加圧を行い、前記フィルム基板の積層、前記半導体チッ
    プと前記フィルム基板との電気的接続、及び前記半導体
    チップの封止を同時に行う工程とを備えたことを特徴と
    する半導体装置の製造方法。
JP3023279A 1991-02-18 1991-02-18 半導体装置の製造方法 Expired - Fee Related JP2816028B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3023279A JP2816028B2 (ja) 1991-02-18 1991-02-18 半導体装置の製造方法
KR1019920002157A KR950006439B1 (ko) 1991-02-18 1992-02-14 반도체장치 및 그 제조방법
US08/118,786 US5401688A (en) 1991-02-18 1993-09-09 Semiconductor device of multichip module-type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023279A JP2816028B2 (ja) 1991-02-18 1991-02-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05211275A true JPH05211275A (ja) 1993-08-20
JP2816028B2 JP2816028B2 (ja) 1998-10-27

Family

ID=12106164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023279A Expired - Fee Related JP2816028B2 (ja) 1991-02-18 1991-02-18 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5401688A (ja)
JP (1) JP2816028B2 (ja)
KR (1) KR950006439B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024162A1 (de) * 1995-02-02 1996-08-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung
US6479890B1 (en) 1998-01-22 2002-11-12 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Semiconductor microsystem embedded in flexible foil
US8107248B2 (en) 2004-09-10 2012-01-31 Samsung Electronics Co., Ltd. Flexible device, flexible pressure sensor
WO2014167988A1 (ja) * 2013-04-10 2014-10-16 株式会社村田製作所 樹脂多層基板およびその製造方法
WO2015194373A1 (ja) * 2014-06-18 2015-12-23 株式会社村田製作所 部品内蔵多層基板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
DE19542883C2 (de) * 1995-02-02 2002-01-17 Fraunhofer Ges Forschung Chip-Gehäusung sowie Verfahren zur Herstellung einer Chip-Gehäusung
AT1470U1 (de) * 1995-08-01 1997-05-26 Austria Card Laminierte karte und verfahren zu ihrer herstellung
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5656552A (en) * 1996-06-24 1997-08-12 Hudak; John James Method of making a thin conformal high-yielding multi-chip module
DE19729671A1 (de) * 1997-07-11 1999-01-14 Alsthom Cge Alcatel In einem Gehäuse angeordnete elektrische Schaltungsanordnung
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
FR2803675B1 (fr) * 2000-01-11 2002-03-29 Sagem Carte a puce avec capteur d'empreintes digitales
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
DE10111759A1 (de) * 2001-03-12 2002-10-02 Infineon Technologies Ag Gehäuseanordnung für Halbleiterchips
DE10113769A1 (de) * 2001-03-21 2002-10-02 Infineon Technologies Ag Halbleiterchip
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
CN101370360B (zh) * 2001-06-13 2011-04-27 株式会社电装 埋有电子器件的印刷线路板及其制造方法
DE10214847A1 (de) * 2002-04-04 2003-10-23 Diehl Munitionssysteme Gmbh Flexibler dünner Schaltungsaufbau
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE102006031844B4 (de) 2006-07-07 2013-04-11 Technische Universität Braunschweig Carolo-Wilhelmina Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
DE102008002532A1 (de) * 2008-06-19 2009-12-24 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
JP5492998B2 (ja) 2009-09-01 2014-05-14 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜バッテリを組み込んだプリント回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62501882A (ja) * 1985-02-19 1987-07-23 サンドストランド・コ−ポレ−ション 積層半導体アセンブリ
JPS635999A (ja) * 1986-06-27 1988-01-11 株式会社東芝 カ−ド型電子回路ユニツト

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2486685B1 (fr) * 1980-07-09 1985-10-31 Labo Electronique Physique Carte de paiement electronique et procede de realisation
FR2512990B1 (fr) * 1981-09-11 1987-06-19 Radiotechnique Compelec Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JPS61296745A (ja) * 1985-06-25 1986-12-27 Matsushita Electric Works Ltd チツプキヤリア
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
JPS63258046A (ja) * 1987-04-15 1988-10-25 Toshiba Corp 半導体集積回路装置
US4837408A (en) * 1987-05-21 1989-06-06 Ngk Spark Plug Co., Ltd. High density multilayer wiring board and the manufacturing thereof
JPH0821672B2 (ja) * 1987-07-04 1996-03-04 株式会社堀場製作所 イオン濃度測定用シート型電極の製造方法
US4922325A (en) * 1987-10-02 1990-05-01 American Telephone And Telegraph Company Multilayer ceramic package with high frequency connections
US5039628A (en) * 1988-02-19 1991-08-13 Microelectronics & Computer Technology Corporation Flip substrate for chip mount
US4931906A (en) * 1988-03-25 1990-06-05 Unitrode Corporation Hermetically sealed, surface mountable component and carrier for semiconductor devices
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
JPH0834350B2 (ja) * 1989-07-21 1996-03-29 日本特殊陶業株式会社 セラミック多層配線基板
US5206188A (en) * 1990-01-31 1993-04-27 Ibiden Co., Ltd. Method of manufacturing a high lead count circuit board
US5117068A (en) * 1990-08-17 1992-05-26 Watkins-Johnson Company Surface mount package for R.F. devices
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5103293A (en) * 1990-12-07 1992-04-07 International Business Machines Corporation Electronic circuit packages with tear resistant organic cores

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62501882A (ja) * 1985-02-19 1987-07-23 サンドストランド・コ−ポレ−ション 積層半導体アセンブリ
JPS635999A (ja) * 1986-06-27 1988-01-11 株式会社東芝 カ−ド型電子回路ユニツト

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996024162A1 (de) * 1995-02-02 1996-08-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung
US6479890B1 (en) 1998-01-22 2002-11-12 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Semiconductor microsystem embedded in flexible foil
US8107248B2 (en) 2004-09-10 2012-01-31 Samsung Electronics Co., Ltd. Flexible device, flexible pressure sensor
WO2014167988A1 (ja) * 2013-04-10 2014-10-16 株式会社村田製作所 樹脂多層基板およびその製造方法
WO2015194373A1 (ja) * 2014-06-18 2015-12-23 株式会社村田製作所 部品内蔵多層基板
JPWO2015194373A1 (ja) * 2014-06-18 2017-04-20 株式会社村田製作所 部品内蔵多層基板
US10091886B2 (en) 2014-06-18 2018-10-02 Murata Manufacturing Co., Ltd. Component built-in multilayer board

Also Published As

Publication number Publication date
KR920017223A (ko) 1992-09-26
US5401688A (en) 1995-03-28
KR950006439B1 (ko) 1995-06-15
JP2816028B2 (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
JP2816028B2 (ja) 半導体装置の製造方法
US6121688A (en) Anisotropic conductive sheet and printed circuit board
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
JP3499202B2 (ja) 半導体装置の製造方法
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
US7229850B2 (en) Method of making assemblies having stacked semiconductor chips
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US7453153B2 (en) Circuit device
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPH07169872A (ja) 半導体装置及びその製造方法
US20020079594A1 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
JP3063846B2 (ja) 半導体装置
CN112103258B (zh) 一种双面开窗封装结构及其制造方法
US20020063331A1 (en) Film carrier semiconductor device
JPH07142283A (ja) コンデンサ及びこれを用いた実装構造
JP3450477B2 (ja) 半導体装置及びその製造方法
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
JPH0735389Y2 (ja) 半導体装置
JPH0645763A (ja) 印刷配線板
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JP3177934B2 (ja) マルチチップ半導体装置
JP2592869Y2 (ja) 混成ｉｃ装置
JP2000208663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees