JPH08330356A - 導体層付異方性導電シートおよびこれを用いた配線基板 - Google Patents
導体層付異方性導電シートおよびこれを用いた配線基板Info
- Publication number
- JPH08330356A JPH08330356A JP8007613A JP761396A JPH08330356A JP H08330356 A JPH08330356 A JP H08330356A JP 8007613 A JP8007613 A JP 8007613A JP 761396 A JP761396 A JP 761396A JP H08330356 A JPH08330356 A JP H08330356A
- Authority
- JP
- Japan
- Prior art keywords
- anisotropic conductive
- conductive sheet
- wiring pattern
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 上下の配線パターン間の電気的接続が容易で
容易に製造でき、また厚さも薄くできる配線基板を提供
する。 【解決手段】 一方の面に配線パターン６２が形成され
た異方性導電シート５２が複数枚積層して固着され、か
つ最下層の異方性導電シート５２の他方の面で、表面に
配線パターン６０が形成されたプリント配線基板５８面
に固着され、前記配線パターン６０、６２間が前記異方
性導電シート５２を介して電気的に接続されており、最
上層の異方性導電シート５２の配線パターン６２の外部
接続部６２ａを露出して電気的絶縁皮膜６４が形成され
ていることを特徴としている。
容易に製造でき、また厚さも薄くできる配線基板を提供
する。 【解決手段】 一方の面に配線パターン６２が形成され
た異方性導電シート５２が複数枚積層して固着され、か
つ最下層の異方性導電シート５２の他方の面で、表面に
配線パターン６０が形成されたプリント配線基板５８面
に固着され、前記配線パターン６０、６２間が前記異方
性導電シート５２を介して電気的に接続されており、最
上層の異方性導電シート５２の配線パターン６２の外部
接続部６２ａを露出して電気的絶縁皮膜６４が形成され
ていることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は導体層付異方性導電
シートおよびこれを用いた配線基板に関する。
シートおよびこれを用いた配線基板に関する。
【０００２】
【従来の技術】図１９に示すように、表面に配線パター
ン１が形成された樹脂基板２を複数枚積層して形成した
多層のプリント配線基板がある。
ン１が形成された樹脂基板２を複数枚積層して形成した
多層のプリント配線基板がある。
【０００３】
【発明が解決しようとする課題】上記多層のプリント配
線基板によれば、配線パターン１の引回しの自由度が増
大することから高密度の配線パターン１の形成が可能と
なる。しかしながら、各層の配線パターン１間の電気的
接続は、スルーホール３を形成し、このスルーホール３
に無電解めっき皮膜を形成して行うようにしているた
め、製造工程が長くコスト高になると共に、樹脂基板２
を複数枚積層することから、厚さも大きくなるなどの問
題点がある。そこで本発明は、上下の配線パターン間の
電気的接続が簡単で容易に製造でき、また厚さも薄くで
きる配線基板およびこれに用いて好適な導体層付異方性
導電シートを提供することを目的とする。
線基板によれば、配線パターン１の引回しの自由度が増
大することから高密度の配線パターン１の形成が可能と
なる。しかしながら、各層の配線パターン１間の電気的
接続は、スルーホール３を形成し、このスルーホール３
に無電解めっき皮膜を形成して行うようにしているた
め、製造工程が長くコスト高になると共に、樹脂基板２
を複数枚積層することから、厚さも大きくなるなどの問
題点がある。そこで本発明は、上下の配線パターン間の
電気的接続が簡単で容易に製造でき、また厚さも薄くで
きる配線基板およびこれに用いて好適な導体層付異方性
導電シートを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る導
体層付異方性導電シートは、樹脂中に金属粉等の導電フ
ィラーが配合された異方性導電シートの表面に導体層が
形成されていることを特徴としている。この導体層付異
方性導電シートは、配線基板、半導体装置用パッケージ
等に広範に使用することができる。導体層は金属箔で形
成することができる。
するため次の構成を備える。すなわち、本発明に係る導
体層付異方性導電シートは、樹脂中に金属粉等の導電フ
ィラーが配合された異方性導電シートの表面に導体層が
形成されていることを特徴としている。この導体層付異
方性導電シートは、配線基板、半導体装置用パッケージ
等に広範に使用することができる。導体層は金属箔で形
成することができる。
【０００５】また本発明に係る配線基板では、表面に配
線パターンが形成された基板面に一方の面に配線パター
ンが形成された異方性導電シートの他方の面が固着さ
れ、該配線パターン間が前記異方性導電シートを介して
電気的に接続されており、前記異方性導電シートに形成
された配線パターンの外部接続部を露出して電気的絶縁
皮膜が形成されていることを特徴としている。
線パターンが形成された基板面に一方の面に配線パター
ンが形成された異方性導電シートの他方の面が固着さ
れ、該配線パターン間が前記異方性導電シートを介して
電気的に接続されており、前記異方性導電シートに形成
された配線パターンの外部接続部を露出して電気的絶縁
皮膜が形成されていることを特徴としている。
【０００６】前記異方性導電シートに形成された配線パ
ターンにより前記異方性導電シートを押圧することによ
り電気的に接続することができる。あるいは、前記基板
に形成された配線パターンにバンプを形成し、このバン
プにより前記異方性導電シートを押圧することにより電
気的に接続することができる。このようにすれば、配線
パターンをほぼ平坦に維持できる。
ターンにより前記異方性導電シートを押圧することによ
り電気的に接続することができる。あるいは、前記基板
に形成された配線パターンにバンプを形成し、このバン
プにより前記異方性導電シートを押圧することにより電
気的に接続することができる。このようにすれば、配線
パターンをほぼ平坦に維持できる。
【０００７】さらに本発明に係る配線基板では、一方の
面に配線パターンが形成された異方性導電シートが複数
枚積層して固着され、かつ最下層の異方性導電シートの
他方の面が表面に配線パターンが形成された基板面に固
着され、前記配線パターン間が前記異方性導電シートを
介して電気的に接続されており、最上層の異方性導電シ
ートに形成された配線パターンの外部接続部を露出して
電気的絶縁皮膜が形成されていることを特徴としてい
る。
面に配線パターンが形成された異方性導電シートが複数
枚積層して固着され、かつ最下層の異方性導電シートの
他方の面が表面に配線パターンが形成された基板面に固
着され、前記配線パターン間が前記異方性導電シートを
介して電気的に接続されており、最上層の異方性導電シ
ートに形成された配線パターンの外部接続部を露出して
電気的絶縁皮膜が形成されていることを特徴としてい
る。
【０００８】この場合、前記異方性導電シートに形成さ
れた配線パターンにより前記異方性導電シートを押圧し
て電気的に接続することができる。あるいは、前記基板
に形成された配線パターンおよび内層となる異方性導電
シートに形成された配線パターンにバンプを形成し、こ
のバンプにより前記異方性導電シートを押圧することに
より電気的に接続することができる。このようにすれ
ば、配線パターンをほぼ平坦に維持できる。
れた配線パターンにより前記異方性導電シートを押圧し
て電気的に接続することができる。あるいは、前記基板
に形成された配線パターンおよび内層となる異方性導電
シートに形成された配線パターンにバンプを形成し、こ
のバンプにより前記異方性導電シートを押圧することに
より電気的に接続することができる。このようにすれ
ば、配線パターンをほぼ平坦に維持できる。
【０００９】またこの場合、前記配線パターンのいずれ
かを電源用もしくは接地用のベタパターンに形成するこ
とができる。電源用のベタパターンとするとき、電源ラ
インの引回しが容易となり、接地用ベタパターンとする
と、いわゆるデカップリングコンデンサを形成でき、電
気的特性を向上できる。
かを電源用もしくは接地用のベタパターンに形成するこ
とができる。電源用のベタパターンとするとき、電源ラ
インの引回しが容易となり、接地用ベタパターンとする
と、いわゆるデカップリングコンデンサを形成でき、電
気的特性を向上できる。
【００１０】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は本発明に
係る後記する導体層付異方性導電シートを用いた半導体
装置３０の断面図を示す。３２は半導体チップ、３４は
SiO2等からなるパッシベーション膜、３６は半導体チッ
プ３２に作り込まれた電極であるAlパッド（パッド部）
である。Alパッド３６の部位にはパッシベーション膜３
４は形成されず、Alパッド３６は露出している。Alパッ
ド３６は所要のパターンで半導体チップ３２上に多数形
成されている。３８は異方性導電シートであり、パッシ
ベーション膜３４を覆って形成されている。異方性導電
シート３８は樹脂中に金属粉等の導電フィラー３９（図
２）が配合されており、加圧することによってこれら導
電フィラー３９が加圧方向に連続し、加圧方向に導電性
が生じるものである。
を添付図面に基づいて詳細に説明する。図１は本発明に
係る後記する導体層付異方性導電シートを用いた半導体
装置３０の断面図を示す。３２は半導体チップ、３４は
SiO2等からなるパッシベーション膜、３６は半導体チッ
プ３２に作り込まれた電極であるAlパッド（パッド部）
である。Alパッド３６の部位にはパッシベーション膜３
４は形成されず、Alパッド３６は露出している。Alパッ
ド３６は所要のパターンで半導体チップ３２上に多数形
成されている。３８は異方性導電シートであり、パッシ
ベーション膜３４を覆って形成されている。異方性導電
シート３８は樹脂中に金属粉等の導電フィラー３９（図
２）が配合されており、加圧することによってこれら導
電フィラー３９が加圧方向に連続し、加圧方向に導電性
が生じるものである。
【００１１】４０は配線パターンであり、所要のパター
ンで異方性導電シート３８上に形成されている。配線パ
ターン４０は図２に示すように異方性導電シート３８に
食い込むように押圧され、これにより該部位の異方性導
電シート３８が加圧され、該部位の異方性導電シート３
８が導通し、Alパッド３６と配線パターン４０とが電気
的に接続される。配線パターン４０は、銅箔等の金属箔
を異方性導電シート３８上に貼着し、この金属箔をエッ
チングして所要パターンに形成される。あるいはスパッ
タ等により銅またはアルミニウム等の金属層を形成し、
エッチングしてパターンを形成してもよい。４２は感光
性レジスト膜（電気的絶縁皮膜）であり、異方性導電シ
ート３８および配線パターン４０を覆って形成されてい
る。感光性レジスト膜４２は配線パターン４０の保護膜
であり、種々の材質の感光性ソルダーレジストを用いる
ことができる。
ンで異方性導電シート３８上に形成されている。配線パ
ターン４０は図２に示すように異方性導電シート３８に
食い込むように押圧され、これにより該部位の異方性導
電シート３８が加圧され、該部位の異方性導電シート３
８が導通し、Alパッド３６と配線パターン４０とが電気
的に接続される。配線パターン４０は、銅箔等の金属箔
を異方性導電シート３８上に貼着し、この金属箔をエッ
チングして所要パターンに形成される。あるいはスパッ
タ等により銅またはアルミニウム等の金属層を形成し、
エッチングしてパターンを形成してもよい。４２は感光
性レジスト膜（電気的絶縁皮膜）であり、異方性導電シ
ート３８および配線パターン４０を覆って形成されてい
る。感光性レジスト膜４２は配線パターン４０の保護膜
であり、種々の材質の感光性ソルダーレジストを用いる
ことができる。
【００１２】感光性レジスト膜４２の各配線パターン４
０に対応する適宜部位には、例えば感光性レジスト膜４
２上にマトリックス状の配置となるように透孔４４が形
成されている（透孔４４により露出する配線パターン４
０の部分が外部接続端子接合部４０ａ）。４６は外部接
続端子であるバンプであり、各透孔４４を通じて各外部
接続端子接合部４０ａに電気的に接続して配置され、感
光性レジスト膜４２上に突出して外部接続端子に形成さ
れている。バンプ４６は図示のごとくはんだボール等の
ボールバンプに形成することもできるが、平坦なランド
状その他の形状に形成できる。あるいはリードピンを接
続して外部接続端子としてもよい。またバンプはニッケ
ル／金めっき等のめっきにより形成してもよい。４８は
保護膜であり、半導体チップ３２、パッシベーション膜
３４、異方性導電シート３８の側壁を覆って形成され、
各層の境界からの湿気の進入等を防止する。保護膜４８
は適当な材質の樹脂等のレジストを用いて形成できる
が、必ずしも設けなくともよい。また、保護膜４８にか
えて、金属等からなる枠体を固着してもよい。
０に対応する適宜部位には、例えば感光性レジスト膜４
２上にマトリックス状の配置となるように透孔４４が形
成されている（透孔４４により露出する配線パターン４
０の部分が外部接続端子接合部４０ａ）。４６は外部接
続端子であるバンプであり、各透孔４４を通じて各外部
接続端子接合部４０ａに電気的に接続して配置され、感
光性レジスト膜４２上に突出して外部接続端子に形成さ
れている。バンプ４６は図示のごとくはんだボール等の
ボールバンプに形成することもできるが、平坦なランド
状その他の形状に形成できる。あるいはリードピンを接
続して外部接続端子としてもよい。またバンプはニッケ
ル／金めっき等のめっきにより形成してもよい。４８は
保護膜であり、半導体チップ３２、パッシベーション膜
３４、異方性導電シート３８の側壁を覆って形成され、
各層の境界からの湿気の進入等を防止する。保護膜４８
は適当な材質の樹脂等のレジストを用いて形成できる
が、必ずしも設けなくともよい。また、保護膜４８にか
えて、金属等からなる枠体を固着してもよい。
【００１３】上記のように形成されているので、半導体
チップ３２と同サイズの半導体装置３０に形成できる。
またインターポーザとなる異方性導電シート３８および
感光性レジスト膜４２は薄く形成できるので、薄い半導
体装置３０に形成できる。異方性導電シート３８および
感光性レジスト膜４２は硬度がそれほど高くないので、
半導体チップ３２表面を保護する緩衝層としても機能す
る。なお、半導体チップ３２の反対側の面は露出させて
放熱性を高めるようにすると好適である。さらに放熱性
を向上させるために、ヒートシンクあるいはヒートスプ
レッダー（図示せず）を固着してもよい。
チップ３２と同サイズの半導体装置３０に形成できる。
またインターポーザとなる異方性導電シート３８および
感光性レジスト膜４２は薄く形成できるので、薄い半導
体装置３０に形成できる。異方性導電シート３８および
感光性レジスト膜４２は硬度がそれほど高くないので、
半導体チップ３２表面を保護する緩衝層としても機能す
る。なお、半導体チップ３２の反対側の面は露出させて
放熱性を高めるようにすると好適である。さらに放熱性
を向上させるために、ヒートシンクあるいはヒートスプ
レッダー（図示せず）を固着してもよい。
【００１４】図３は他の実施の形態を示す。本実施の形
態では半導体チップ３２のAlパッド３６上に例えばAuに
よりバンプ３７をパッシベーション膜３４より高く突出
するように設け、異方性導電シート３８をパッシベーシ
ョン膜３４上に固定する際、該突出するバンプ３７によ
り異方性導電シート３８が加圧されて該部位の異方性導
電シート３８が導通してAlパッド３６と配線パターン４
０とが電気的に接続するようになっている。本実施の形
態の他の部位は図１に示す実施の形態と同じであるので
図示を省略する。本実施の形態でも上記と同様の効果を
奏する。さらに本実施の形態では、配線パターン４０を
ほぼ平坦に形成できるので積層する場合に有利となる。
態では半導体チップ３２のAlパッド３６上に例えばAuに
よりバンプ３７をパッシベーション膜３４より高く突出
するように設け、異方性導電シート３８をパッシベーシ
ョン膜３４上に固定する際、該突出するバンプ３７によ
り異方性導電シート３８が加圧されて該部位の異方性導
電シート３８が導通してAlパッド３６と配線パターン４
０とが電気的に接続するようになっている。本実施の形
態の他の部位は図１に示す実施の形態と同じであるので
図示を省略する。本実施の形態でも上記と同様の効果を
奏する。さらに本実施の形態では、配線パターン４０を
ほぼ平坦に形成できるので積層する場合に有利となる。
【００１５】図４、図５は図１に示す半導体装置３０を
製造する製造工程を示す。図４に示すように、異方性導
電シート３８上に銅箔等の金属箔を貼着し、この金属箔
を公知のフォトリソグラフィー工程によりエッチング加
工して配線パターン４０を形成する。なお、スパッタ等
により金属層を形成し、この金属層をエッチング加工し
て配線パターン４０を形成してもよい。この配線パター
ン４０を形成した異方性導電シート３８を図５に示すよ
うに半導体チップ３２のパッシベーション膜３４上に配
線パターン４０が対応するAlパッド３６と重なるように
位置決めして配置する。次いで、Alパッド３６の配列パ
ターンにしたがって押圧突起４１が形成された圧着治具
４３を用いて配線パターン４０ならびに異方性導電シー
ト３８を押圧すると共に加熱して異方性導電シート３８
をパッシベーション膜３４上に熱圧着する。その際配線
パターン４０は押圧突起４１に押圧されて図２に示す状
態に変形し、この部位の異方性導電シート３８が加圧さ
れ、Alパッド３６に接触すると共に導通し、配線パター
ン４０とAlパッド３６が電気的に接続される。
製造する製造工程を示す。図４に示すように、異方性導
電シート３８上に銅箔等の金属箔を貼着し、この金属箔
を公知のフォトリソグラフィー工程によりエッチング加
工して配線パターン４０を形成する。なお、スパッタ等
により金属層を形成し、この金属層をエッチング加工し
て配線パターン４０を形成してもよい。この配線パター
ン４０を形成した異方性導電シート３８を図５に示すよ
うに半導体チップ３２のパッシベーション膜３４上に配
線パターン４０が対応するAlパッド３６と重なるように
位置決めして配置する。次いで、Alパッド３６の配列パ
ターンにしたがって押圧突起４１が形成された圧着治具
４３を用いて配線パターン４０ならびに異方性導電シー
ト３８を押圧すると共に加熱して異方性導電シート３８
をパッシベーション膜３４上に熱圧着する。その際配線
パターン４０は押圧突起４１に押圧されて図２に示す状
態に変形し、この部位の異方性導電シート３８が加圧さ
れ、Alパッド３６に接触すると共に導通し、配線パター
ン４０とAlパッド３６が電気的に接続される。
【００１６】次に電気的絶縁皮膜４２を形成すべく、異
方性導電シート３８上および配線パターン４０上に感光
性レジスト（感光性ソルダーレジスト）を塗布し、露
光、現像して透孔４４を形成する。なお、電気的絶縁皮
膜４２は予め異方性導電シート３８および配線パターン
４０上に形成し、しかる後異方性導電シート３８を半導
体チップ３２上に固着してもよい。この透孔４４内には
んだボール（バンプ４６）を配置し、リフローしてはん
だボールを配線パターン４０上に固定する。上記のよう
にして半導体装置３０に完成できる。なお、必要に応じ
て半導体装置３０の側壁にレジストを塗布し、乾燥させ
て保護膜４８を形成する。
方性導電シート３８上および配線パターン４０上に感光
性レジスト（感光性ソルダーレジスト）を塗布し、露
光、現像して透孔４４を形成する。なお、電気的絶縁皮
膜４２は予め異方性導電シート３８および配線パターン
４０上に形成し、しかる後異方性導電シート３８を半導
体チップ３２上に固着してもよい。この透孔４４内には
んだボール（バンプ４６）を配置し、リフローしてはん
だボールを配線パターン４０上に固定する。上記のよう
にして半導体装置３０に完成できる。なお、必要に応じ
て半導体装置３０の側壁にレジストを塗布し、乾燥させ
て保護膜４８を形成する。
【００１７】上記実施の形態では個片にした半導体チッ
プ３２を用いたが、半導体チップ３２が多数作り込まれ
たウェハーを用いてもよい。そして上記と同様にしてウ
ェハー上に異方性導電シート３８、配線パターン４０、
感光性レジスト膜４２、バンプ４６を作り込んで後、ス
ライスして個片に分離することにより、一時に多数の半
導体装置３０を形成することができ、コストの低減化が
図れる。また、配線パターン４０は異方性導電シート３
８を半導体チップ３２に固着した後に形成してもよい。
プ３２を用いたが、半導体チップ３２が多数作り込まれ
たウェハーを用いてもよい。そして上記と同様にしてウ
ェハー上に異方性導電シート３８、配線パターン４０、
感光性レジスト膜４２、バンプ４６を作り込んで後、ス
ライスして個片に分離することにより、一時に多数の半
導体装置３０を形成することができ、コストの低減化が
図れる。また、配線パターン４０は異方性導電シート３
８を半導体チップ３２に固着した後に形成してもよい。
【００１８】次に図３に示す実施の形態の半導体装置３
０を製造する方法を示す。まず、半導体チップ３２のAl
パッド３６上に金バンプ３７をあらかじめ形成し、この
金バンプ３７の上に、図４に示す配線パターン４０を形
成した異方性導電シート３８を重ね、熱圧着させればよ
い。この場合には図５に示すような押圧突起４１を有す
る圧着治具４３は用いる必要がない。すなわち、熱圧着
する際異方性導電シート３８を全体的に押圧すること
で、金バンプ３７が異方性導電シート３８内に食い込
み、これにより該部位の異方性導電性シート３８が加圧
され、導通するからである。感光性レジスト膜４２、バ
ンプ４６は前記実施の形態と同様にして形成できる。な
お、配線パターン４０は異方性導電シート３８を熱圧着
した後に形成してもよい。また電気的絶縁皮膜４２は予
め異方性導電シート３８および配線パターン４０上に形
成し、しかる後異方性導電シート３８を半導体チップ３
２上に固着してもよい。
０を製造する方法を示す。まず、半導体チップ３２のAl
パッド３６上に金バンプ３７をあらかじめ形成し、この
金バンプ３７の上に、図４に示す配線パターン４０を形
成した異方性導電シート３８を重ね、熱圧着させればよ
い。この場合には図５に示すような押圧突起４１を有す
る圧着治具４３は用いる必要がない。すなわち、熱圧着
する際異方性導電シート３８を全体的に押圧すること
で、金バンプ３７が異方性導電シート３８内に食い込
み、これにより該部位の異方性導電性シート３８が加圧
され、導通するからである。感光性レジスト膜４２、バ
ンプ４６は前記実施の形態と同様にして形成できる。な
お、配線パターン４０は異方性導電シート３８を熱圧着
した後に形成してもよい。また電気的絶縁皮膜４２は予
め異方性導電シート３８および配線パターン４０上に形
成し、しかる後異方性導電シート３８を半導体チップ３
２上に固着してもよい。
【００１９】図６は半導体装置３０のさらに他の実施の
形態を示す。本実施の形態では複数の半導体チップ３２
をヒートスプレッダ等の共通の基板４７上に搭載し、該
複数の半導体チップ３２上に、前記と同様にして共通の
異方性導電シート３８を形成し、該異方性導電シート３
８上に各半導体チップ３２に対応する各配線パターン４
０と、隣接する半導体チップ３２を電気的に接続するた
めの所要の電極３６同士間を接続する配線パターン４５
とを前記実施の形態と同様にして形成し、その上に前記
と同様にして共通の電気的絶縁皮膜４２を形成し、各配
線パターン４０の外部接続端子接合部４０ａにバンプ４
６を形成するようにしたものである。すなわち複数の半
導体チップ３２を用いた１つの半導体装置（マルチチッ
プモジュール）３０に形成したものである。複数の半導
体チップ３２としては、例えばＭＰＵとキャッシュメモ
リ、複数のメモリ同士などを連接できる。本実施の形態
では、複数の半導体チップを共通の基板４７上に搭載
し、電極間を配線パターンにより電気的に接続したの
で、配線を短くでき、信号の遅延防止等の電気的特性に
優れた半導体装置を提供し得る。また異方性導電シート
および電気的絶縁皮膜を共通にして形成することで製造
も容易となる。なお、複数の半導体チップ３２を共通の
枠体（図示せず）で保持するようにすれば基板４７は必
要ない。あるいは複数の半導体チップを共通のウェハー
上に形成することもできる。本実施の形態の半導体装置
３０も上記と同様の工程で製造できる。
形態を示す。本実施の形態では複数の半導体チップ３２
をヒートスプレッダ等の共通の基板４７上に搭載し、該
複数の半導体チップ３２上に、前記と同様にして共通の
異方性導電シート３８を形成し、該異方性導電シート３
８上に各半導体チップ３２に対応する各配線パターン４
０と、隣接する半導体チップ３２を電気的に接続するた
めの所要の電極３６同士間を接続する配線パターン４５
とを前記実施の形態と同様にして形成し、その上に前記
と同様にして共通の電気的絶縁皮膜４２を形成し、各配
線パターン４０の外部接続端子接合部４０ａにバンプ４
６を形成するようにしたものである。すなわち複数の半
導体チップ３２を用いた１つの半導体装置（マルチチッ
プモジュール）３０に形成したものである。複数の半導
体チップ３２としては、例えばＭＰＵとキャッシュメモ
リ、複数のメモリ同士などを連接できる。本実施の形態
では、複数の半導体チップを共通の基板４７上に搭載
し、電極間を配線パターンにより電気的に接続したの
で、配線を短くでき、信号の遅延防止等の電気的特性に
優れた半導体装置を提供し得る。また異方性導電シート
および電気的絶縁皮膜を共通にして形成することで製造
も容易となる。なお、複数の半導体チップ３２を共通の
枠体（図示せず）で保持するようにすれば基板４７は必
要ない。あるいは複数の半導体チップを共通のウェハー
上に形成することもできる。本実施の形態の半導体装置
３０も上記と同様の工程で製造できる。
【００２０】図７は半導体装置３０のさらに他の実施の
形態を示す。前記実施の形態と同一の部材は同一の符号
を付している。本実施の形態では、半導体チップ３２の
上面に形成する異方性導電シート３８を多層（実施の形
態では２層）に形成している。１層目の異方性導電シー
ト３８は図３に示す実施の形態と同様に半導体チップ３
２のAlパッド３６上にAu等により形成したバンプ３７に
よって押圧することで、その配線パターン４０とAlパッ
ド３６とを電気的に接続するようにしている。また２層
目の異方性導電シート３８も同様にして、１層目の配線
パターン４０の適所に形成したバンプ３７によって押圧
して、１層目と２層目の配線パターン４０間の電気的導
通をとるようにしている。４２は感光性レジスト膜（電
気的絶縁皮膜）であり、異方性導電シート３８および配
線パターン４０を覆って形成されている。感光性レジス
ト膜４２は配線パターン４０の保護膜であり、種々の材
質の感光性ソルダーレジストを用いることができる。
形態を示す。前記実施の形態と同一の部材は同一の符号
を付している。本実施の形態では、半導体チップ３２の
上面に形成する異方性導電シート３８を多層（実施の形
態では２層）に形成している。１層目の異方性導電シー
ト３８は図３に示す実施の形態と同様に半導体チップ３
２のAlパッド３６上にAu等により形成したバンプ３７に
よって押圧することで、その配線パターン４０とAlパッ
ド３６とを電気的に接続するようにしている。また２層
目の異方性導電シート３８も同様にして、１層目の配線
パターン４０の適所に形成したバンプ３７によって押圧
して、１層目と２層目の配線パターン４０間の電気的導
通をとるようにしている。４２は感光性レジスト膜（電
気的絶縁皮膜）であり、異方性導電シート３８および配
線パターン４０を覆って形成されている。感光性レジス
ト膜４２は配線パターン４０の保護膜であり、種々の材
質の感光性ソルダーレジストを用いることができる。
【００２１】感光性レジスト膜４２の各配線パターン４
０に対応する適宜部位には、例えば感光性レジスト膜４
２上にマトリックス状の配置となるように透孔４４が形
成されている（透孔４４により露出する配線パターン４
０の部分が外部接続端子接合部４０ａ）。４６は外部接
続端子であるバンプであり、各透孔４４を通じて各外部
接続端子接合部４０ａに電気的に接続して配置され、感
光性レジスト膜４２上に突出して外部接続端子に形成さ
れている。バンプ４６は図示のごとくはんだボール等の
ボールバンプに形成することもできるが、平坦なランド
状その他の形状に形成できる。あるいはリードピンを接
続して外部接続端子としてもよい。なお、本実施の形態
においても、配線パターン４０間および配線パターン４
０とAlパッド３６との間の接続を図１に示すように配線
パターン４０を押圧して接続してもよい。
０に対応する適宜部位には、例えば感光性レジスト膜４
２上にマトリックス状の配置となるように透孔４４が形
成されている（透孔４４により露出する配線パターン４
０の部分が外部接続端子接合部４０ａ）。４６は外部接
続端子であるバンプであり、各透孔４４を通じて各外部
接続端子接合部４０ａに電気的に接続して配置され、感
光性レジスト膜４２上に突出して外部接続端子に形成さ
れている。バンプ４６は図示のごとくはんだボール等の
ボールバンプに形成することもできるが、平坦なランド
状その他の形状に形成できる。あるいはリードピンを接
続して外部接続端子としてもよい。なお、本実施の形態
においても、配線パターン４０間および配線パターン４
０とAlパッド３６との間の接続を図１に示すように配線
パターン４０を押圧して接続してもよい。
【００２２】本実施の形態においても、半導体チップ３
２と同サイズの半導体装置３０に形成できる。またイン
ターポーザとなる異方性導電シート３８および感光性レ
ジスト膜４２は薄く形成できるので、薄い半導体装置３
０に形成できる。異方性導電シート３８および感光性レ
ジスト膜４２は硬度がそれほど高くないので、半導体チ
ップ３２表面を保護する緩衝層としても機能する。な
お、半導体チップ３２の反対側の面は露出させて放熱性
を高めるようにすると好適である。さらに放熱性を向上
させるために、ヒートシンクあるいはヒートスプレッダ
ー（図示せず）を固着してもよい。
２と同サイズの半導体装置３０に形成できる。またイン
ターポーザとなる異方性導電シート３８および感光性レ
ジスト膜４２は薄く形成できるので、薄い半導体装置３
０に形成できる。異方性導電シート３８および感光性レ
ジスト膜４２は硬度がそれほど高くないので、半導体チ
ップ３２表面を保護する緩衝層としても機能する。な
お、半導体チップ３２の反対側の面は露出させて放熱性
を高めるようにすると好適である。さらに放熱性を向上
させるために、ヒートシンクあるいはヒートスプレッダ
ー（図示せず）を固着してもよい。
【００２３】図８は、上記異方性導電シート３８を多層
に設けた場合の他の実施の形態を示す。本実施の形態で
は、中間層となる配線パターン４０のいずれかを電源用
もしくは接地用のベタパターン４０ｂに形成している。
上層の配線パターン４０と半導体チップ３２のAlパッド
３６との接続は、図示のごとく、ベタパターン４２ｂに
リング状の透孔を設けてベタパターン４０ｂと独立させ
たパターン４０ｃに設けたバンプ３７およびAlパッド３
６に形成したバンプ３７を介して接続するようにするこ
とができる。あるいはベタパターン４０ｂに単に透孔を
設けて、上層の配線パターン４０を押圧して異方性導電
シート３８、３８を介して接続するようにすることもで
きる。電源用あるいは接地用のAlパッドとベタパターン
４０ｂとの間の接続、ベタパターン４０ｂと上層の配線
パターン４０の必要部との接続も上記と同様にしてバン
プ３７やあるいは配線パターン４０、４０ｂを押圧して
することができる。上記ベタパターン４０ｂを電源用の
ベタパターンとするとき、上層の配線パターン４０の電
源ラインの引回し、あるいは電源用のAlパッドの配列が
自由で容易となり、接地用ベタパターンとすると、引回
しの自由度が向上するほか、ベタパターン上にスパッタ
リング等によりいわゆるデカップリングコンデンサを形
成でき、電気的特性を向上できる。またスパッタリング
等により、抵抗等の素子を作り込んでもよい。
に設けた場合の他の実施の形態を示す。本実施の形態で
は、中間層となる配線パターン４０のいずれかを電源用
もしくは接地用のベタパターン４０ｂに形成している。
上層の配線パターン４０と半導体チップ３２のAlパッド
３６との接続は、図示のごとく、ベタパターン４２ｂに
リング状の透孔を設けてベタパターン４０ｂと独立させ
たパターン４０ｃに設けたバンプ３７およびAlパッド３
６に形成したバンプ３７を介して接続するようにするこ
とができる。あるいはベタパターン４０ｂに単に透孔を
設けて、上層の配線パターン４０を押圧して異方性導電
シート３８、３８を介して接続するようにすることもで
きる。電源用あるいは接地用のAlパッドとベタパターン
４０ｂとの間の接続、ベタパターン４０ｂと上層の配線
パターン４０の必要部との接続も上記と同様にしてバン
プ３７やあるいは配線パターン４０、４０ｂを押圧して
することができる。上記ベタパターン４０ｂを電源用の
ベタパターンとするとき、上層の配線パターン４０の電
源ラインの引回し、あるいは電源用のAlパッドの配列が
自由で容易となり、接地用ベタパターンとすると、引回
しの自由度が向上するほか、ベタパターン上にスパッタ
リング等によりいわゆるデカップリングコンデンサを形
成でき、電気的特性を向上できる。またスパッタリング
等により、抵抗等の素子を作り込んでもよい。
【００２４】図９、図１０はさらに他の実施の形態を示
す。４１はポリイミド、エポキシ、ポリエステル等から
なる絶縁性シートであり、その一方の面に銅箔等によっ
て配線パターン４０が形成されている。この配線パター
ン４０の外部接続端子接合部４０ａとなる部位の絶縁性
シート４１には透孔４４が形成されていて、該外部接続
端子接合部４０ａは露出されている（図９）。３８は前
記と同様の金属粉等の導電フィラーが配合された異方性
導電シートである。また３７は半導体チップ３２のAlパ
ッド上に形成したバンプである。本実施の形態では、配
線パターン４０が形成された絶縁性シート４１の一方の
面を異方性導電シート３８側に向けて、半導体チップ３
２、異方性導電シート３８、絶縁性シート４１を積層
し、加圧して一体化している。これによりバンプ３７に
よって異方性導電シート３８が押圧され、該部位の配線
パターン４０とAlパッドとが電気的に接続される。透孔
４４には外部接続端子となるバンプ４６を形成して半導
体装置３０に完成される。なお、バンプ３７は配線パタ
ーン４０側に形成してもよい。本実施の形態においても
チップサイズの半導体装置を容易に形成できる。配線パ
ターン４０とAlパッドとの間の接続も異方性導電シート
３８を介して容易に行える。図１１は、配線パターン４
０を設けた絶縁性シート４１を半導体チップ３２上に多
層に設けた実施の形態を示す。絶縁性シート４１間の固
着は接着剤４３によって行い、また配線パターン４０、
４０間の電気的な接続はビア４５によって接続してい
る。最下層の絶縁性シート４１は前記と同様にして異方
性導電シート３８を介して固定し、かつ電気的接続をと
っている。本実施の形態でも、中間の配線パターンを電
源用もしくは接地用のパターンに設けてもよい。
す。４１はポリイミド、エポキシ、ポリエステル等から
なる絶縁性シートであり、その一方の面に銅箔等によっ
て配線パターン４０が形成されている。この配線パター
ン４０の外部接続端子接合部４０ａとなる部位の絶縁性
シート４１には透孔４４が形成されていて、該外部接続
端子接合部４０ａは露出されている（図９）。３８は前
記と同様の金属粉等の導電フィラーが配合された異方性
導電シートである。また３７は半導体チップ３２のAlパ
ッド上に形成したバンプである。本実施の形態では、配
線パターン４０が形成された絶縁性シート４１の一方の
面を異方性導電シート３８側に向けて、半導体チップ３
２、異方性導電シート３８、絶縁性シート４１を積層
し、加圧して一体化している。これによりバンプ３７に
よって異方性導電シート３８が押圧され、該部位の配線
パターン４０とAlパッドとが電気的に接続される。透孔
４４には外部接続端子となるバンプ４６を形成して半導
体装置３０に完成される。なお、バンプ３７は配線パタ
ーン４０側に形成してもよい。本実施の形態においても
チップサイズの半導体装置を容易に形成できる。配線パ
ターン４０とAlパッドとの間の接続も異方性導電シート
３８を介して容易に行える。図１１は、配線パターン４
０を設けた絶縁性シート４１を半導体チップ３２上に多
層に設けた実施の形態を示す。絶縁性シート４１間の固
着は接着剤４３によって行い、また配線パターン４０、
４０間の電気的な接続はビア４５によって接続してい
る。最下層の絶縁性シート４１は前記と同様にして異方
性導電シート３８を介して固定し、かつ電気的接続をと
っている。本実施の形態でも、中間の配線パターンを電
源用もしくは接地用のパターンに設けてもよい。
【００２５】なお、上記各実施の形態では配線パターン
４０は銅箔等の金属箔により形成したが、異方性導電シ
ート３８をあらかじめ配線パターン４０の形状にプレス
等により押圧して、該押圧部位に導通性を持たせたもの
をそのまま用いるようにしてもよい。このようにするこ
とで工程の短縮ができコストの一層の低減化が可能とな
る。本発明における配線パターンは異方性導電シートを
加圧して形成した場合も含むものである。
４０は銅箔等の金属箔により形成したが、異方性導電シ
ート３８をあらかじめ配線パターン４０の形状にプレス
等により押圧して、該押圧部位に導通性を持たせたもの
をそのまま用いるようにしてもよい。このようにするこ
とで工程の短縮ができコストの一層の低減化が可能とな
る。本発明における配線パターンは異方性導電シートを
加圧して形成した場合も含むものである。
【００２６】図１２は本発明に係る導体層付異方性導電
シート５０を示す。この導体層付異方性導電シート５０
は異方性導電シート５２の表面に銅箔等の導体層５４を
形成したものである。異方性導電シート５２は、エポキ
シ、ポリイミド、シリコーン等の樹脂に金属粉等の導電
フィラーを配合したものである。シリコーン樹脂は、ゴ
ム状弾性を有するので、特に半導体チップと実装基板と
の間に生じる応力を緩和できる。導電フィラーは、Ni、
Ag、Ag-Pd 等の金属粉、Ni、Ag、Ag-Pd 等の金属粉を樹
脂（エポキシ、ポリイミド、シリコーン等）で被覆した
もの、樹脂の核（エポキシ、ポリイミド、シリコーン
等）にNi、Ag、Ag-Pd 等のめっき皮膜を形成したものな
どを、シートを押圧することにより導電フィラーが接触
して導電性が生じるに必要な量だけ樹脂中に配合され
る。導体層５４は、異方性導電シート５２に銅箔等の金
属箔を貼付するものの他、異方性導電シート５２に銅等
の金属をスパッタリングしたり蒸着して形成することが
できる。あるいは、銅等の金属箔上に、樹脂に導電フィ
ラーを配合してペースト状にした異方性導電材料をキャ
スティング（ドクターブレード法）してシート状にし、
キュアして導体層付異方性導電シートに形成するように
することができる。この導体層付異方性導電シート５０
は、図１〜図１１に示した半導体装置３０を形成するの
に好適に用いることができる他、以下に示すような配線
基板に好適に用いることができる。
シート５０を示す。この導体層付異方性導電シート５０
は異方性導電シート５２の表面に銅箔等の導体層５４を
形成したものである。異方性導電シート５２は、エポキ
シ、ポリイミド、シリコーン等の樹脂に金属粉等の導電
フィラーを配合したものである。シリコーン樹脂は、ゴ
ム状弾性を有するので、特に半導体チップと実装基板と
の間に生じる応力を緩和できる。導電フィラーは、Ni、
Ag、Ag-Pd 等の金属粉、Ni、Ag、Ag-Pd 等の金属粉を樹
脂（エポキシ、ポリイミド、シリコーン等）で被覆した
もの、樹脂の核（エポキシ、ポリイミド、シリコーン
等）にNi、Ag、Ag-Pd 等のめっき皮膜を形成したものな
どを、シートを押圧することにより導電フィラーが接触
して導電性が生じるに必要な量だけ樹脂中に配合され
る。導体層５４は、異方性導電シート５２に銅箔等の金
属箔を貼付するものの他、異方性導電シート５２に銅等
の金属をスパッタリングしたり蒸着して形成することが
できる。あるいは、銅等の金属箔上に、樹脂に導電フィ
ラーを配合してペースト状にした異方性導電材料をキャ
スティング（ドクターブレード法）してシート状にし、
キュアして導体層付異方性導電シートに形成するように
することができる。この導体層付異方性導電シート５０
は、図１〜図１１に示した半導体装置３０を形成するの
に好適に用いることができる他、以下に示すような配線
基板に好適に用いることができる。
【００２７】図１３は配線基板５６の一例を示す。５８
は表面に公知の手法により銅箔等によって配線パターン
６０を形成したプリント配線基板（基板）である。５２
は図１２に示す導体層付異方性導電シート５０の導体層
５４をエッチング加工して表面に配線パターン６２が形
成された異方性導電シートである。この異方性導電シー
ト５２は配線パターン６２が形成された面と反対側の面
でプリント配線基板５８面上に固着される。そして配線
パターン６２上から適宜な押圧治具（図示せず）により
配線パターン６２の部位を押圧し、配線パターン６２を
変形させることにより、異方性導電シート５２を介して
配線パターン６２と配線パターン６０との間の電気的導
通をとっている。
は表面に公知の手法により銅箔等によって配線パターン
６０を形成したプリント配線基板（基板）である。５２
は図１２に示す導体層付異方性導電シート５０の導体層
５４をエッチング加工して表面に配線パターン６２が形
成された異方性導電シートである。この異方性導電シー
ト５２は配線パターン６２が形成された面と反対側の面
でプリント配線基板５８面上に固着される。そして配線
パターン６２上から適宜な押圧治具（図示せず）により
配線パターン６２の部位を押圧し、配線パターン６２を
変形させることにより、異方性導電シート５２を介して
配線パターン６２と配線パターン６０との間の電気的導
通をとっている。
【００２８】６４は感光性レジスト膜（電気的絶縁皮
膜）であり、異方性導電シート５２および配線パターン
６２を覆って形成されている。感光性レジスト膜６４は
配線パターン６２の保護膜であり、種々の材質の感光性
ソルダーレジストを用いることができる。感光性レジス
ト膜６４の各配線パターン６２に対応する適宜部位に
は、透孔６６が形成されている（透孔６６により露出す
る配線パターン６２の部分が外部接続部６２ａ）。外部
接続部６２ａにははんだ等により外部電子部品が接続可
能となっている。
膜）であり、異方性導電シート５２および配線パターン
６２を覆って形成されている。感光性レジスト膜６４は
配線パターン６２の保護膜であり、種々の材質の感光性
ソルダーレジストを用いることができる。感光性レジス
ト膜６４の各配線パターン６２に対応する適宜部位に
は、透孔６６が形成されている（透孔６６により露出す
る配線パターン６２の部分が外部接続部６２ａ）。外部
接続部６２ａにははんだ等により外部電子部品が接続可
能となっている。
【００２９】異方性導電シート５２および感光性レジス
ト膜６４は薄く形成できるので、薄い配線基板５６に形
成できる。特にシリコーン樹脂を用いた場合、ゴム状弾
性を有するので、プリント配線基板と実装される外部電
子部品との間に発生する応力を緩和できる。異方性導電
シート５２および感光性レジスト膜６４は硬度がそれほ
ど高くないので、実装される外部電子部品を保護する緩
衝層としても機能する。また上記のように、異方性導電
シート５２を用いているので、配線パターン６０、６２
間の電気的接続は容易に行える。
ト膜６４は薄く形成できるので、薄い配線基板５６に形
成できる。特にシリコーン樹脂を用いた場合、ゴム状弾
性を有するので、プリント配線基板と実装される外部電
子部品との間に発生する応力を緩和できる。異方性導電
シート５２および感光性レジスト膜６４は硬度がそれほ
ど高くないので、実装される外部電子部品を保護する緩
衝層としても機能する。また上記のように、異方性導電
シート５２を用いているので、配線パターン６０、６２
間の電気的接続は容易に行える。
【００３０】図１４は配線基板５６の他の実施の形態を
示す。図１３に示す実施の形態と同一の部材は同一の符
号を付し、その説明を省略する。本実施の形態では、図
３に示すのと同様に、配線パターン６０上にAu等により
バンプ６１を形成し、このバンプ６１により異方性導電
シート５２を押圧し、これにより配線パターン６２、６
０間の電気的接続をとっている。このようにバンプ６１
を形成することによって、配線パターン６２をほぼ平坦
に維持できるので異方性導電シート５２を積層する場合
に有利となる。
示す。図１３に示す実施の形態と同一の部材は同一の符
号を付し、その説明を省略する。本実施の形態では、図
３に示すのと同様に、配線パターン６０上にAu等により
バンプ６１を形成し、このバンプ６１により異方性導電
シート５２を押圧し、これにより配線パターン６２、６
０間の電気的接続をとっている。このようにバンプ６１
を形成することによって、配線パターン６２をほぼ平坦
に維持できるので異方性導電シート５２を積層する場合
に有利となる。
【００３１】図１５は異方性導電シート５２をプリント
配線基板５８上に多層に設けた実施の形態を示す。下層
と上層の異方性導電シート５２の配線パターン６２間の
接続、配線パターン６２と配線パターン６０間の接続
は、図１３に示すのと同様に配線パターンを押圧変形さ
せて異方性導電シートを介して接続してもよいし、図示
のように配線パターン６０および配線パターン６２上に
形成したバンプ６１、６１によって異方性導電シート５
２を押圧して接続するようにしてもよい。このように異
方性導電シート５２により容易に電気的接続をとって多
層の配線基板５６に形成することができる。また、この
場合に、図８に示すのと同様の構造により、中間の配線
パターン６２を電源用あるいは接地用のベタパターン
（図示せず）に形成することができる。上記ベタパター
ンを電源用のベタパターンとするとき、上層の配線パタ
ーン６２の電源ラインの引回しが自由で容易となり、接
地用ベタパターンとすると、引回しの自由度向上と共
に、ベタパターン上にスパッタリング等によりいわゆる
デカップリングコンデンサを形成でき、電気的特性を向
上できる。これら電源用あるいは接地用のベタパターン
は実装する電子部品に対応して部分的に設けてもよい。
なお、配線基板としてはセラミック配線基板を用いても
よい。
配線基板５８上に多層に設けた実施の形態を示す。下層
と上層の異方性導電シート５２の配線パターン６２間の
接続、配線パターン６２と配線パターン６０間の接続
は、図１３に示すのと同様に配線パターンを押圧変形さ
せて異方性導電シートを介して接続してもよいし、図示
のように配線パターン６０および配線パターン６２上に
形成したバンプ６１、６１によって異方性導電シート５
２を押圧して接続するようにしてもよい。このように異
方性導電シート５２により容易に電気的接続をとって多
層の配線基板５６に形成することができる。また、この
場合に、図８に示すのと同様の構造により、中間の配線
パターン６２を電源用あるいは接地用のベタパターン
（図示せず）に形成することができる。上記ベタパター
ンを電源用のベタパターンとするとき、上層の配線パタ
ーン６２の電源ラインの引回しが自由で容易となり、接
地用ベタパターンとすると、引回しの自由度向上と共
に、ベタパターン上にスパッタリング等によりいわゆる
デカップリングコンデンサを形成でき、電気的特性を向
上できる。これら電源用あるいは接地用のベタパターン
は実装する電子部品に対応して部分的に設けてもよい。
なお、配線基板としてはセラミック配線基板を用いても
よい。
【００３２】図１６は配線基板５６のさらに他の実施の
形態を示す。本実施の形態では、配線パターン付きの異
方性導電シート５２を多層（図示の例では３層）に形成
している。この場合、１層目の異方性導電シートには、
両面に導体層を形成した前記の導体層付異方性導電シー
ト５０の該導体層をエッチングして両面に配線パターン
６２、６２ａを形成したものを用い、２層目および３層
目の異方性導電シート５２は上記と同様に片面に配線パ
ターン６２を形成したものを用いて積層し、熱圧着して
配線基板５６としている。
形態を示す。本実施の形態では、配線パターン付きの異
方性導電シート５２を多層（図示の例では３層）に形成
している。この場合、１層目の異方性導電シートには、
両面に導体層を形成した前記の導体層付異方性導電シー
ト５０の該導体層をエッチングして両面に配線パターン
６２、６２ａを形成したものを用い、２層目および３層
目の異方性導電シート５２は上記と同様に片面に配線パ
ターン６２を形成したものを用いて積層し、熱圧着して
配線基板５６としている。
【００３３】１層目の異方性導電シートの両配線パター
ン６２、６２ａ間は、配線パターン６２ａを押圧して変
形させることにより異方性導電シート５２を介して電気
的に接続するようにしている。１層目、２層目、３層目
の配線パターン６２間の接続はバンプ６１および異方性
導電シート５２を介して行うようにしている。４２、４
２は感光性レジスト膜（電気的絶縁皮膜）であり、両表
面の配線パターン６２および６２ａを覆って形成され、
一方の感光性レジスト膜４２に形成した透孔にははんだ
ボール等の外部接続端子４６を形成し、他方の感光性レ
ジスト膜４２に形成した透孔には配線パターン６２を露
出させて電子部品等の接続部に形成している。なお、各
配線パターン６２はあらかじめ異方性導電シート５２上
に形成しておいてもよいし、導体層付異方性導電シート
を１層積層する度に導体層をエッチング等して形成して
もよい。
ン６２、６２ａ間は、配線パターン６２ａを押圧して変
形させることにより異方性導電シート５２を介して電気
的に接続するようにしている。１層目、２層目、３層目
の配線パターン６２間の接続はバンプ６１および異方性
導電シート５２を介して行うようにしている。４２、４
２は感光性レジスト膜（電気的絶縁皮膜）であり、両表
面の配線パターン６２および６２ａを覆って形成され、
一方の感光性レジスト膜４２に形成した透孔にははんだ
ボール等の外部接続端子４６を形成し、他方の感光性レ
ジスト膜４２に形成した透孔には配線パターン６２を露
出させて電子部品等の接続部に形成している。なお、各
配線パターン６２はあらかじめ異方性導電シート５２上
に形成しておいてもよいし、導体層付異方性導電シート
を１層積層する度に導体層をエッチング等して形成して
もよい。
【００３４】なお、図１７に示すように、１層目にはポ
リイミドシート、エポキシシート、異方性導電性シート
等から成る絶縁性フィルム５２ａ上に配線パターン６２
を形成したものを用い、２層目以上は上記同様に片面に
配線パターン６２を形成した異方性導電シート５２を用
いて、積層、熱圧着するようにしてもよい。この場合１
層目の絶縁性シート５２ａに直接透孔を形成して外部接
続端子４６を形成するようにすることもできる。また絶
縁性フィルム５２ａが異方性導電シートであるときは表
面を保護するためレジストを塗布してもよい。
リイミドシート、エポキシシート、異方性導電性シート
等から成る絶縁性フィルム５２ａ上に配線パターン６２
を形成したものを用い、２層目以上は上記同様に片面に
配線パターン６２を形成した異方性導電シート５２を用
いて、積層、熱圧着するようにしてもよい。この場合１
層目の絶縁性シート５２ａに直接透孔を形成して外部接
続端子４６を形成するようにすることもできる。また絶
縁性フィルム５２ａが異方性導電シートであるときは表
面を保護するためレジストを塗布してもよい。
【００３５】また上記の各実施の形態において、外部接
続端子たるバンプ４６は、図１８に示すように、外部接
続端子接合部４０ａ、および電気的絶縁皮膜４２あるい
は絶縁性シート４１の透孔周縁から内壁面にかけて金属
層３３を形成して、この金属層３３上に形成することに
より、接合面積が増加し、接合強度が向上する。以上本
発明につき好適な実施の形態を挙げて種々説明したが、
本発明はこの実施の形態に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんである。
続端子たるバンプ４６は、図１８に示すように、外部接
続端子接合部４０ａ、および電気的絶縁皮膜４２あるい
は絶縁性シート４１の透孔周縁から内壁面にかけて金属
層３３を形成して、この金属層３３上に形成することに
より、接合面積が増加し、接合強度が向上する。以上本
発明につき好適な実施の形態を挙げて種々説明したが、
本発明はこの実施の形態に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんである。
【００３６】
【発明の効果】本発明に係る導体層付異方性導電シート
によれば、各種配線基板、半導体装置等の配線部に好適
に用いることができ、配線パターン間の電気的導通を容
易にとることができる。また本発明に係る配線基板によ
れば、特に多層とした場合にあって、上下の配線パター
ン間の電気的導通を容易にとることができ、コストの低
減化が図れる。
によれば、各種配線基板、半導体装置等の配線部に好適
に用いることができ、配線パターン間の電気的導通を容
易にとることができる。また本発明に係る配線基板によ
れば、特に多層とした場合にあって、上下の配線パター
ン間の電気的導通を容易にとることができ、コストの低
減化が図れる。
【図１】第１の実施例を示した断面図である。
【図２】図１の部分拡大図である。
【図３】他の実施例を示す部分断面図である。
【図４】配線パターンを形成した異方性導電シートの説
明図である。
明図である。
【図５】異方性導電シートを熱圧着する圧着治具の説明
図である。
図である。
【図６】さらに他の実施例を示す部分断面図である。
【図７】異方性導電シートを多層にした例を示す断面図
である。
である。
【図８】電源用もしくは接地用のパターンを設けた例を
示す断面図である。
示す断面図である。
【図９】絶縁性シートに配線パターンを設けた例を示す
組立図である。
組立図である。
【図１０】図９で示す半導体装置の完成図である。
【図１１】絶縁性シートを多層にした例を示す断面図で
ある。
ある。
【図１２】導体層付異方性導電シートの断面図である。
【図１３】配線基板の断面説明図である。
【図１４】配線基板の他の例を示す断面説明図である。
【図１５】異方性導電シートを多層に形成した配線基板
の断面説明図である。
の断面説明図である。
【図１６】外部接続端子の構造を示す断面図である。
【図１７】配線基板の他の実施の形態を示す部分断面図
である。
である。
【図１８】配線基板のさらに他の実施の形態を示す部分
断面図である。
断面図である。
【図１９】従来の多層プリント配線基板の説明図であ
る。
る。
３０ 半導体装置 ３２ 半導体チップ ３４ パッシベーション膜 ３６ Alパッド ３７ 金バンプ ３８ 異方性導電シート ４０ 配線パターン ４０ａ 外部接続端子接合部 ４２ 電気的絶縁皮膜 ４４ 透孔 ４８ 保護膜 ５０ 導体層付異方性導電シート ５２ 異方性導電シート ５４ 導体層 ５６ 配線基板 ５８ プリント配線基板 ６０ 配線パターン ６１ バンプ ６２ 配線パターン ６４ 電気的絶縁皮膜 ６６ 透孔
Claims (9)
- 【請求項１】 樹脂中に金属粉等の導電フィラーが配合
された異方性導電シートの表面に導体層が形成されてい
ることを特徴とする導体層付異方性導電シート。 - 【請求項２】 導体層が金属箔である請求項１記載の導
体層付異方性導電シート。 - 【請求項３】 表面に配線パターンが形成された基板面
に一方の面に配線パターンが形成された異方性導電シー
トの他方の面が固着され、該配線パターン間が前記異方
性導電シートを介して電気的に接続されており、前記異
方性導電シートに形成された配線パターンの外部接続部
を露出して電気的絶縁皮膜が形成されていることを特徴
とする配線基板。 - 【請求項４】 前記異方性導電シートに形成された配線
パターンにより前記異方性導電シートが押圧されること
により電気的に接続されていることを特徴とする請求項
３記載の配線基板。 - 【請求項５】 前記基板に形成された配線パターンにバ
ンプが形成され、該バンプにより前記異方性導電シート
が押圧されることにより電気的に接続されていることを
特徴とする請求項３記載の配線基板。 - 【請求項６】 一方の面に配線パターンが形成された異
方性導電シートが複数枚積層して固着され、かつ最下層
の異方性導電シートの他方の面が表面に配線パターンが
形成された基板面に固着され、前記配線パターン間が前
記異方性導電シートを介して電気的に接続されており、
最上層の異方性導電シートに形成された配線パターンの
外部接続部を露出して電気的絶縁皮膜が形成されている
ことを特徴とする配線基板。 - 【請求項７】 前記異方性導電シートに形成された配線
パターンにより前記異方性導電シートが押圧されること
により電気的に接続されていることを特徴とする請求項
６記載の配線基板。 - 【請求項８】 前記基板に形成された配線パターンおよ
び内層となる異方性導電シートに形成された配線パター
ンにバンプが形成され、該バンプにより前記異方性導電
シートが押圧されることにより電気的に接続されている
ことを特徴とする請求項６記載の配線基板。 - 【請求項９】 前記配線パターンのいずれかが電源用も
しくは接地用のベタパターンに形成されていることを特
徴とする請求項６、７または８記載の配線基板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00761396A JP3549316B2 (ja) | 1995-03-24 | 1996-01-19 | 配線基板 |
| KR1019970000992A KR100274333B1 (ko) | 1996-01-19 | 1997-01-15 | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 |
| DE69711735T DE69711735T2 (de) | 1996-01-19 | 1997-01-17 | Gedruckte Schaltungsplatte oder Halbleitervorrichtung mit anisotrop leitenden Platten |
| US08/786,615 US5886415A (en) | 1996-01-19 | 1997-01-17 | Anisotropic conductive sheet and printed circuit board |
| EP97300275A EP0786808B1 (en) | 1996-01-19 | 1997-01-17 | Printed circuit board or semiconductor device comprising anisotropic conductive sheets |
| US09/168,148 US6121688A (en) | 1996-01-19 | 1998-10-08 | Anisotropic conductive sheet and printed circuit board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-65609 | 1995-03-24 | ||
| JP6560995 | 1995-03-24 | ||
| JP00761396A JP3549316B2 (ja) | 1995-03-24 | 1996-01-19 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330356A true JPH08330356A (ja) | 1996-12-13 |
| JP3549316B2 JP3549316B2 (ja) | 2004-08-04 |
Family
ID=26341938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00761396A Expired - Fee Related JP3549316B2 (ja) | 1995-03-24 | 1996-01-19 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549316B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147311A (en) * | 1996-08-12 | 2000-11-14 | Shinko Electric Industries Co., Ltd. | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same |
| KR100721489B1 (ko) * | 2004-06-30 | 2007-05-23 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
| JP2007306027A (ja) * | 2007-07-23 | 2007-11-22 | Ibiden Co Ltd | 半導体チップ |
| US7339118B1 (en) | 1997-03-13 | 2008-03-04 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP2009049350A (ja) * | 2007-08-20 | 2009-03-05 | Hynix Semiconductor Inc | 半導体パッケージ |
| WO2023022094A1 (ja) * | 2021-08-20 | 2023-02-23 | 昭和電工マテリアルズ株式会社 | 硬化性接着剤組成物、フィルム状接着剤、多層配線基板の製造方法及び多層配線基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347353A (ja) | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
1996
- 1996-01-19 JP JP00761396A patent/JP3549316B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331679B1 (en) | 1996-08-12 | 2001-12-18 | Shinko Electric Industries Co., Ltd. | Multi-layer circuit board using anisotropic electro-conductive adhesive layer |
| US6544428B1 (en) | 1996-08-12 | 2003-04-08 | Shinko Electric Industries Co., Ltd. | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer |
| US6147311A (en) * | 1996-08-12 | 2000-11-14 | Shinko Electric Industries Co., Ltd. | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same |
| US7612295B2 (en) | 1997-03-13 | 2009-11-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US7339118B1 (en) | 1997-03-13 | 2008-03-04 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| KR100721489B1 (ko) * | 2004-06-30 | 2007-05-23 | 산요덴키가부시키가이샤 | 회로 장치 및 그 제조 방법 |
| US7768132B2 (en) | 2004-06-30 | 2010-08-03 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method thereof |
| JP4679553B2 (ja) * | 2007-07-23 | 2011-04-27 | イビデン株式会社 | 半導体チップ |
| JP2007306027A (ja) * | 2007-07-23 | 2007-11-22 | Ibiden Co Ltd | 半導体チップ |
| JP2009049350A (ja) * | 2007-08-20 | 2009-03-05 | Hynix Semiconductor Inc | 半導体パッケージ |
| US8178975B2 (en) | 2007-08-20 | 2012-05-15 | Hynix Semiconductor Inc. | Semiconductor package with pad parts electrically connected to bonding pads through re-distribution layers |
| JP2013034032A (ja) * | 2007-08-20 | 2013-02-14 | Sk Hynix Inc | 半導体パッケージ |
| WO2023022094A1 (ja) * | 2021-08-20 | 2023-02-23 | 昭和電工マテリアルズ株式会社 | 硬化性接着剤組成物、フィルム状接着剤、多層配線基板の製造方法及び多層配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3549316B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP3356921B2 (ja) | 半導体装置およびその製造方法 | |
| KR20010086344A (ko) | 적층형 반도체 장치 | |
| US6507095B1 (en) | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JPH0917919A (ja) | 半導体装置 | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| JP2000323516A (ja) | 配線基板の製造方法及び配線基板及び半導体装置 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2904754B2 (ja) | 電子部品の実装用配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |