JP4030220B2 - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造 Download PDFInfo
- Publication number
- JP4030220B2 JP4030220B2 JP08899599A JP8899599A JP4030220B2 JP 4030220 B2 JP4030220 B2 JP 4030220B2 JP 08899599 A JP08899599 A JP 08899599A JP 8899599 A JP8899599 A JP 8899599A JP 4030220 B2 JP4030220 B2 JP 4030220B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- substrate
- mounting structure
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
- H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29344—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29355—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
- H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
- H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9211—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、配線基板上の配線パターンに半導体チップをフリップチップ接続により搭載した半導体チップの実装構造に関する。
【0002】
【従来の技術】
近年、半導体装置の小型化・高集積化による高密度実装の進行に伴い、BGA(Ball Grid Array)タイプの半導体装置に代表されるように、配線基板上の配線パターンに半導体チップをフリップチップ接続により搭載した半導体チップの実装構造が用いられている。一般に、配線基板の一方の面に形成された配線パターンに半導体チップがフリップチップ接続により搭載されており、基板の他方の面に、上記配線パターンに電気的に接続された外部接続端子が形成されている。
【0003】
図1に、従来のBGAタイプの半導体装置の実装構造を示す。
半導体装置11は、半導体チップ12、半導体チップの電極端子としてのはんだバンプ13、配線基板14、アンダーフィル19、および配線基板14の外部接続端子としてのはんだボール17で基本的に構成されている。この半導体装置11のはんだボール7を実装基板18に接合して半導体装置11を実装することにより実装構造が完成する。
【0004】
半導体チップ12は配線基板14の一方の面14aに搭載されている。半導体チップ12の面12a上に電極端子として形成されたはんだバンプ13は、配線基板14の面14a上の配線パターン14cに電気的に接続されている。はんだバンプ13は、例えば、半導体チップ12の面12aにマスクを形成した後にはんだめっきすることにより形成される。これにより、面12a上に、はんだバンプから成る電極端子13が多数配設される。
【0005】
半導体チップ12を配線基板14の面14a上に載置して、はんだバンプ13を配線パターン14cに接続した状態では、この接続部以外では半導体チップ12の面12aと配線基板14の面14aとの間には空隙が残っている。アンダーフィル19は、この空隙に例えばエポキシ系の絶縁性樹脂をディスペンサーにより充填することにより形成されている。
【0006】
配線基板14の他方の面14b上に形成されているパッド(図示せず)が、配線基板を貫通するスルーホールめっき部(図示せず)を介して、反対側の面14a上の配線パターン14cと電気的に接続している。パッド上には外部接続端子としてのはんだボール17が接合されている。
上記半導体装置11のはんだボール17を実装基板18上のランド18aに当接させた状態で加熱することにより、半導体装置11が実装基板18に実装され、図1の実装構造が完成する。
【0007】
【発明が解決しようとする課題】
一般に配線基板14と実装基板18は同種または類似の有機材料(樹脂)で作られているので、両者の熱膨張係数は同等である。半導体チップ12を直接搭載する配線基板14としては、フレキシブル基板や両面銅張積層基板等の有機材料系基板が好適であり、多くの場合に用いられる。このような有機材料系基板は一般に剛性が比較的低い。
【0008】
これら有機材料系基板に対して、配線基板14上にアンダーフィルで固定されて搭載されている半導体チップ12は剛性が極めて大きく、一方、熱膨張係数は小さい。
そのため、半導体装置11を実装基板18へ実装するために上記加熱を行うと、圧倒的に剛性の大きい半導体チップ12により自由な変位を拘束されている配線基板14の熱膨張は半導体チップ12と同等に小さく、有機材料本来の比較的大きな熱膨張をする実装基板18との間に見掛け上の熱膨張差が生じる。これにより発生した応力がはんだボール17の接合部に集中し、配線基板14上のはんだボール17と実装基板18上のパッド18aとの接合の信頼性が低下する。配線基板14と半導体チップ12との間に充填されて硬化した絶縁性樹脂から成るアンダーフィル19は、上記熱応力を緩和できない。
【0009】
更に、半導体チップ12と配線基板14との熱膨張差により、半導体チップ12の電極端子としてのはんだバンプ13と配線基板14上の配線パターン14cとの接合の信頼性も低下する。
これらの現象は、半導体チップ12の高集積化に伴って配線基板14が大型化するほど顕著になる。
【0010】
また、半導体チップ12の電極端子配設面12aにはんだバンプ14を形成するには、面12aにUBM(Under Bump Metal)を形成したりめっきを施したりする煩雑な製造工程を必要とするため、製造コストが高くならざるを得ない。
本発明は、配線基板に加わる熱応力を緩和して、半導体チップと配線基板との接続および配線基板と実装基板との接続の信頼性を高め、かつ安価に製造できる半導体チップの実装構造を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記の目的を達成するために、本発明は下記(1)〜(10)の半導体チップの実装構造を提供する。
(1)配線基板上の配線パターンに半導体チップをフリップチップ接続により搭載した半導体チップの実装構造において、
前記半導体チップの電極端子配設面上に多数の電極端子が配設されており、
該多数の電極端子のうち、第1の電極端子群はエポキシ樹脂から成る接着剤層により前記配線パターンに機械的に係合され且つ電気的に接続され、第2の電極端子群は室温での弾性率が100MPa以下のエラストマー層により前記配線パターンに機械的に係合され且つ電気的に接続されていることを特徴とする半導体チップの実装構造。
【0012】
(2)前記半導体チップの電極端子配設面は、周囲領域と、該周囲領域に囲まれた芯部領域とから成り、該周囲領域には前記第1の電極端子群が配設され、該芯部領域には前記第2の電極端子群が配設されていることを特徴とする上記(1)記載の半導体チップの実装構造。
(3)前記半導体チップの電極端子配設面は、周囲領域と、該周囲領域に囲まれた芯部領域とから成り、該周囲領域には前記第2の電極端子群が配設され、該芯部領域には前記第1の電極端子群が配設されていることを特徴とする上記(1)記載の半導体チップの実装構造。
【0013】
(4)前記半導体チップの電極端子配設面は、対向する一対の側部帯域と、該一対の側部領域に挟まれた中央帯域とから成り、該側部帯域には前記第1の電極端子群が配設され、該中央帯域には前記第2の電極端子群が配設されていることを特徴とする上記(1)記載の半導体チップの実装構造。
(5)前記半導体チップの電極端子配設面は、対向する一対の側部帯域と、該一対の側部領域に挟まれた中央帯域とから成り、該側部帯域には前記第2の電極端子群が配設され、該中央帯域には前記第1の電極端子群が配設されていることを特徴とする上記(1)記載の半導体チップの実装構造。
【0014】
(6)前記接着剤層は、異方導電性接着剤の塗布または異方導電性樹脂シートの貼着により形成されていることを特徴とする上記(1)記載の半導体チップの実装構造。
(7)前記接着剤層は、絶縁性樹脂から成ることを特徴とする上記(1)記載の半導体チップの実装構造。
【0015】
(8)前記エラストマー層は、接着性を有する絶縁性樹脂から成ることを特徴とする上記(1)記載の半導体チップの実装構造。
(9)前記エラストマー層は、接着性を有する異方導電性樹脂の塗布または異方導電性樹脂シートの貼着により形成されていることを特徴とする上記(1)記載の半導体チップの実装構造。
【0016】
(10)前記配線基板の一方の面に形成された前記配線パターンに前記半導体チップがフリップチップ接続により搭載されており、前記基板の他方の面に、前記配線パターンに電気的に接続された外部接続端子が形成されていることを特徴とする上記(1)から(9)までのいずれかに記載の半導体チップの実装構造。
【0017】
【発明の実施の形態】
以下、添付図面を参照し、本発明の望ましい実施態様を説明する。
図2に、半導体チップを配線基板上に搭載して成る半導体装置を実装基板に実装した、本発明による半導体チップの実装構造を示す。
図2において、本発明によるBGAタイプの半導体装置1は、半導体チップ2、半導体チップ2の電極端子としてのスタッドバンプ3A,3B、半導体チップ2を搭載する配線基板4、接着剤層5、エラストマー層6、および配線基板4の外部端子としてのはんだボール7で基本的に構成されている。この半導体装置1を実装基板8に接合することにより図2の実装構造が完成する。なお、この例では、チップサイズパッケージのうちBGAタイプの半導体装置の実装構造について説明するが、本発明はこれに限定されるものではない。
【0018】
半導体チップ2の電極端子配設面2aに、電極端子としての金スタッドバンプ3A,3Bが多数配設されている。
図3に電極端子配設面2aの平面図で示すように(電極端子は図示せず)、半導体チップ2の電極端子配設面2aは、第1の電極端子群3Aが配設されている周囲領域Pと、この周囲領域Pに囲まれ、第2の電極端子群3Bが配設されている芯部領域Qとから成る。なお、同図には便宜上少数の電極を示したが、実際には各領域P,Qにおいて例えば多数列を成す多数の電極が存在してよい。
【0019】
図4(a)に示すように、周囲領域Pにある第1の電極端子群3Aは接着剤層5により配線パターン4cに電気的に接続され(同図中「P(5)」と表示)、芯部領域Qにある第2の電極端子群3Bはエラストマー層6により配線パターン4cに電気的に接続されている(同図中「Q(6)」と表示)。
半導体チップ2の周囲領域Pに対面する、配線基板4の面4aの領域には、接着剤層5が形成されている。この周囲領域P内にある第1群の金スタッドバンプ3Aは、接着剤層5内に進入して配線基板4の配線パターンcと電気的導通を取って接続されている。接着剤層5は、典型的にはエポキシ樹脂から成り、これは従来からアンダーフィル材として用いられているものでよいし、異方導電性樹脂シートの形で用いてもよい。異方導電性シートは、樹脂系接着剤中に金属粒子等の導電性粒子が混入されており、加熱・加圧されることにより硬化・収縮して金スタッドバンプ3が金属粒子を介して配線パターン4cに押し当てられ、金スタッドバンプ3と配線パターン4cとの電気的接続をより容易にする。
【0020】
半導体チップ2の芯部領域Qにある第2群の金スタッドバンプ3Bも、エラストマー層6内に進入して配線基板4の配線パターン4cと電気的導通を取って接続されている。エラストマー層6は、弾性率が100MPa以下(室温)のものが好適に用いられ、具体的にはシリコーン樹脂等の弾力性に富みかつ接着性のある絶縁性樹脂あるいはシリコーン樹脂中に金やニッケル等の金属粒子を分散させた異方導電性樹脂で形成されている。
【0021】
エラストマー層6は、配線基板4の一方の面4aに印刷または塗布またはシート状エラストマーの接着により形成される。配線基板4の他方の面4bには、図示しないパッドが形成されており、その上に外部端子としてのはんだボール7が形成されている。
エラストマー層6を加熱により半硬化させ且つ接着性を有する状態にして、半導体チップを配線基板4上に載置した後、更に加熱しながら半導体チップ2の上面と配線基板4の下面4bとから加圧することにより、半導体チップ2の金スタッドバンプ3A,3Bをそれぞれ接着剤層5およびエラストマー層6内に進入させ且つ半硬化状態のエラストマー層6を硬化・収縮させ、同時に、接着剤層5を硬化・収縮させる。これにより、半導体チップ2の金スタッドバンプ3A,3Bと配線基板4の配線パターン4cとが機械的に係合され且つ電気的に接続される。その際、エラストマー層6として例えばシリコーン樹脂中に金属粒子が分散した異方導電性樹脂を用い、かつ/または、接着剤層5として異方導電性樹脂シートを用いると、エラストマー層6および/または接着層5に加圧方向の導電性が付与され、金スタッドバンプ3A,3Bと配線パターン4cとの電気的接続が促進される。
【0022】
配線基板4は、従来から用いられているFR−4基板、BT基板、ポリイミド基板等の絶縁性樹脂基板でよい。BT基板は、表面に銅箔を張り付けて配線パターンを形成した両面銅張積層基板の形でもよい。ポリイミド基板は、ポリイミドフィルムに銅箔を張り付けて配線パターンを形成したフレキシブル基板の形でもよい。半導体チップ2を搭載する側の、配線基板4の一方の面4aに形成された配線パターン4cと、他方の面4bに形成された外部接続端子すなわちはんだボール7とは、配線基板4を板厚方向に貫通するスルーホールの内壁に形成されためっき層により電気的に接続されている。
【0023】
半導体チップ2の面2a上の金スタッドバンプ3A,3Bは、後に詳述するように、面2aに金ワイヤを用いてワイヤボンディングしてから金ワイヤを所定位置で切断することにより形成されている。
上記のように作製した半導体装置1を実装基板8上に載置し、加熱することにより、はんだボール7が実装基板8のランド8aと接合して、半導体装置1が実装基板8上に実装される。
【0024】
本発明による半導体チップの実装構造においては、半導体チップ2と配線基板4との間に介在する、弾力性を有するエラストマー層6が、半導体装置1を実装基板8に接合する際に熱膨張差により両者間に発生する熱応力を緩和し、はんだボール7の接合部の応力集中を緩和し、配線基板4のはんだボール7と実装基板8のランド8aとの接合の信頼性を向上させる。
【0025】
更に、エラストマー層6は、半導体チップ2と配線基板4との熱膨張差により金スタッドバンプ3A,3Bと配線パターン4cとの間に発生する熱応力をも緩和し、バンプ/配線パターン間の電気的接続の信頼性も向上させる。
接着剤層5を異方導電性樹脂シートにより形成すれば、テープ状の異方導電性樹脂シートを配線基板4に貼着するだけで接着剤層5を形成できるので、製造効率が極めて高くなる。
【0026】
次に、図5(a)〜図5(f)を参照して、図2の実装構造の製造工程を説明する。
先ず、図5(a)に示したように、金ワイヤのワイヤボンディングおよび引張破断により、半導体チップ2の電極端子配設面2aの周囲領域Pおよび芯部領域Q(図3)に金バンプ3A,3Bを形成する。
【0027】
次に、金バンプ3A,3Bの破断面cをレベラーにより加工して、図5(b)のように平坦でほぼ同等の高さの頂面tに調整する。
これとは別に、図5(c)に示したように、配線パターン4cが形成されている配線基板4の一方の面4aの芯部領域(半導体チップ2が搭載されたときに半導体チップ2の芯部領域Qと対面する領域)に、エラストマー層6を印刷または貼着して、硬化処理し、エラストマー層6を半硬化状態にしておく。
【0028】
次に、図5(d)に示したように、配線基板4の面4aの芯部領域を取り囲む周囲領域(半導体チップ2が搭載されたときに半導体チップ2の周囲領域Pと対面する領域)に、テープ状の異方導電性樹脂シートの貼着等により接着剤層5を形成する。
次に、図5(e)に示したように、図5(d)の配線基板4上に図5(b)の半導体チップ2を接合する。すなわち、図5(b)のように金スタッドバンプ3A,3Bを形成した半導体チップ2を、その面2aを配線基板4の面4aと向き合わせて(図5(b)の姿勢に対して裏返して)、接着剤層5およびエラストマー層6の上に載置する。これにより、半導体チップ2の周囲領域Pの電極端子3Aおよび芯部領域Qの電極端子3Bは、配線基板4上の接着剤層5およびエラストマー層6内にそれぞれ進入した状態になる。この状態で加熱・加圧することにより、接着剤層5およびエラストマー層6が硬化・収縮し、半導体チップ2の金スタッドバンプ3A,3Bと配線基板4の配線パターン4cとが機械的に押し付けられて電気的に接続される。
【0029】
周囲領域の接着剤層5を異方導電性樹脂シートで形成し、かつ/または芯部領域のエラストマー層6を異方導電性樹脂で形成してあれば、上記の加圧により異方導電性樹脂シート内および/または異方導電性樹脂内の金属粒子同士が加圧方向に接続され、周囲領域内および/または芯部領域内にある金スタッドバンプ3Aおよび/または3Bと配線パターン4cとの電気的接続の上で更に有利である。
【0030】
芯部領域のエラストマー層6は、硬化後も弾力性を維持しているので、配線基板4と実装基板8との見掛け上の熱膨張差で生ずる熱応力を緩和できる。また、接着剤層5を異方導電性樹脂シートで形成してあれば、異方導電性樹脂シートの弾力性はエラストマー層6に比べれば低いが、熱応力の緩和に寄与できる。
次に、図5(f)に示したように、配線基板4の他方の面4b上に形成されているパッド(図示せず)上に、外部接続端子としてのはんだボール7を載置して加熱することにより、パッドにはんだボール7を接合すると、半導体装置1が完成する。配線基板4には厚さ方向に貫通するスルーホールの内壁にめっき層が形成してあり、これにより面4b上のはんだボール7と面4a上の配線パターン4cとが電気的に接続し、更に配線パターン4cは金スタッドバンプ3A,3Bを介して半導体チップ2と電気的に接続する。
【0031】
最後に、図5(f)の半導体チップ1を図2のように実装基板8上に載置して加熱することにより、はんだボール7が実装基板8のランド8aと接合され、半導体チップ2が実装基板8上に実装された実装構造が完成する。
半導体装置1を実装基板8上に実装するときに、配線基板4と実装基板8との見掛け上の熱膨張差により配線基板4に加わる熱応力は、半導体チップ2と配線基板4とを接合しているエラストマー層6の弾力性により緩和するので、はんだボール7の接合部の応力集中を緩和し、配線基板4のはんだボール7と実装基板8のランド8aとの接合の信頼性が向上する。これは特に、半導体チップ2の高集積化に伴い配線基板4が大型化した場合には有利である。
【0032】
エラストマー層6の弾力性により、半導体チップ2に作用する熱応力も緩和されるので、金スタッドバンプ3A、3Bと配線パターン4cとの接続の信頼性も高まる。
スタッドバンプ3A,3Bはワイヤボンディングにより形成されるので、特にUBM工程やめっき工程を必要とするめっきバンプに比べて、製造工程を簡略化でき、製造コスト上有利である。ただし、本発明はスタッドバンプに限定する必要はなく、図6(a)のように金めっきやはんだめっき等により柱状に形成しためっきバンプでもよいし、図6(b)のようにはんだボールを接合して形成したボールバンプでもよい。
【0033】
接着剤層5による接合領域とエラストマー層6による接合領域は、前出の図4(a)のように周囲領域P(5)と芯部領域Q(6)という組み合わせに限定する必要はなく、逆に図4(b)のようにエラストマー6による接合領域が周囲領域P(6)であり、接着剤層5による接合領域が芯部領域Q(5)であってもよい。あるいは、図4(c)のように接着剤層5による接合領域が対向する一対の側部帯域R(5)であり、エラストマー層6による接合領域が、側部帯域R(5)に挟まれた中央帯域S(6)であってもよい。逆に、図4(d)のようにエラストマー層6による接合領域が対向する一対の側部帯域R(6)であり、接着剤層5による接合領域が、側部帯域R(6)に挟まれた中央帯域S(5)であってもよい。接合領域の組み合わせは、上記以外にも種々の変形が可能であり、半導体チップの種類によって適宜選択することができる。
【0034】
この実施例では、配線基板4上に接着剤層5およびエラストマー層6を両方形成した後に半導体チップ2を搭載する手順を説明したが、他の手順も可能である。すなわち、内側の領域(例えば芯部領域、中央帯域)に接着剤層5またはエラストマー層6の一方のみを形成し、半導体チップ2を搭載し、その後、外側の領域(例えば周囲領域、側部帯域)の半導体チップ2と配線基板4との間の空隙に他方の層をディスペンサー等により充填して封止してもよい。
【0035】
例えば、配線基板4の芯部領域Qにエラストマー層6を形成し、その上に半導体チップ2を載置し、半導体チップ2の芯部領域Qの電極端子3Bを、配線基板4上のエラストマー層6内に進入した状態にする。その後、エラストマー層6の周囲に接着剤層5としてエポキシ系樹脂等を充填して封止する。その後、この樹脂を硬化・収縮させることにより、周囲領域の電極端子3Aおよび芯部領域の電極端子3Bが配線基板4の配線パターン4cに押し付けられて電気的に接続される。
【0036】
半導体装置はこの実施例に記載した構造に限定する必要はなく、例えば配線基板4の配線パターン4cに接続された金バンプ3の周囲を、光硬化性樹脂により封止してもよい。
【0037】
【発明の効果】
以上説明したように、半導体装置を構成する半導体チップと配線基板との間にエラストマー層および接着剤層を介在させて接合したので、半導体装置を実装基板に実装する際に両者間の熱膨張差により発生する熱応力が緩和され、はんだボールの接合部の応力集中が緩和され、半導体装置と実装基板との接合の信頼性が向上する。これは特に、半導体チップの高集積化に伴い配線基板が大型化した場合に有利である。
【0038】
更に、エラストマー層は、半導体チップと配線基板との熱膨張差により半導体チップの電極端子と配線基板の配線パターンとの間に発生する熱応力をも緩和し、バンプ/配線パターン間の電気的接続の信頼性も向上させる。
接着剤層を異方導電性樹脂シートにより形成すれば、テープ状の異方導電性樹脂シートを配線基板に貼着するだけで接着剤層を形成できるので、製造効率が極めて高くなる。
【0039】
スタッドバンプはワイヤボンディングにより形成されるので、特にUBM工程やめっき工程を必要とするめっきバンプに比べて、製造工程を簡略化でき、製造コスト上有利である。
【図面の簡単な説明】
【図1】図1は、従来の半導体チップの実装構造を示す断面図である。
【図2】図2は、本発明による半導体チップの実装構造を示す断面図である。
【図3】図3は、本発明により半導体チップの電極端子配設面上の多数の電極端子を2つの群に区分した一例を示す平面図である。
【図4】図4(a)〜図4(d)は、本発明により半導体チップの電極端子配設面を接着剤層による接合領域とエラストマー層による接合領域に区分した種々の例を示す平面図である。
【図5】図5(a)〜図5(f)は、図2の実装構造を製造する工程の一例を示す断面図である。
【図6】図6(a)および図6(b)は、スタッドバンプ以外の電極端子の例を示す断面図である。
【符号の説明】
1…本発明によるBGAタイプの半導体装置
2…半導体チップ
2a…電極端子配設面
3A…スタッドバンプ(第1の電極端子群)
3B…スタッドバンプ(第2の電極端子群)
4…配線基板
4c…配線パターン
5…接着剤層
6…エラストマー層
7…はんだボール
8…実装基板
P…周囲領域
Q…芯部領域
R…側部帯域
S…中央帯域
Claims (1)
- 配線基板上の配線パターンに半導体チップをフリップチップ接続により搭載した半導体チップの実装構造において、
前記半導体チップの電極端子配設面上に多数の電極端子が配設されており、
該多数の電極端子のうち、第1の電極端子群はエポキシ樹脂から成る接着剤層により前記配線パターンに機械的に係合され且つ電気的に接続され、第2の電極端子群は室温での弾性率が100MPa以下のエラストマー層により前記配線パターンに機械的に係合され且つ電気的に接続されていることを特徴とする半導体チップの実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08899599A JP4030220B2 (ja) | 1998-04-07 | 1999-03-30 | 半導体チップの実装構造 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-94895 | 1998-04-07 | ||
JP9489598 | 1998-04-07 | ||
JP08899599A JP4030220B2 (ja) | 1998-04-07 | 1999-03-30 | 半導体チップの実装構造 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007187328A Division JP4342577B2 (ja) | 1998-04-07 | 2007-07-18 | 半導体チップの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354582A JPH11354582A (ja) | 1999-12-24 |
JP4030220B2 true JP4030220B2 (ja) | 2008-01-09 |
Family
ID=26430313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08899599A Expired - Fee Related JP4030220B2 (ja) | 1998-04-07 | 1999-03-30 | 半導体チップの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4030220B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299810A (ja) * | 2001-04-02 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
WO2008146793A1 (ja) * | 2007-05-24 | 2008-12-04 | Sony Chemical & Information Device Corporation | 電気装置、接続方法及び接着フィルム |
JP5227071B2 (ja) * | 2008-04-24 | 2013-07-03 | パナソニック株式会社 | 半導体素子の実装方法 |
KR101237668B1 (ko) | 2011-08-10 | 2013-02-26 | 삼성전기주식회사 | 반도체 패키지 기판 |
-
1999
- 1999-03-30 JP JP08899599A patent/JP4030220B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11354582A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
US6081038A (en) | Semiconductor chip package structure | |
JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
US20020084522A1 (en) | Semiconductor device using interposer substrate and manufacturing method therefor | |
JP2000269369A (ja) | 半導体装置 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP4342577B2 (ja) | 半導体チップの実装構造 | |
JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
WO2017043480A1 (ja) | 半導体パッケージ | |
JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
JP2002289735A (ja) | 半導体装置 | |
JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
JP3320699B2 (ja) | 半導体装置、および半導体装置の実装体 | |
JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
JP3912888B2 (ja) | パッケージ型半導体装置 | |
JP4619104B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |