JPH11354582A - 半導体チップの実装構造 - Google Patents

半導体チップの実装構造

Info

Publication number
JPH11354582A
JPH11354582A JP11088995A JP8899599A JPH11354582A JP H11354582 A JPH11354582 A JP H11354582A JP 11088995 A JP11088995 A JP 11088995A JP 8899599 A JP8899599 A JP 8899599A JP H11354582 A JPH11354582 A JP H11354582A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode terminal
mounting structure
wiring board
terminal group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11088995A
Other languages
English (en)
Other versions
JP4030220B2 (ja
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP08899599A priority Critical patent/JP4030220B2/ja
Publication of JPH11354582A publication Critical patent/JPH11354582A/ja
Application granted granted Critical
Publication of JP4030220B2 publication Critical patent/JP4030220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 配線基板に加わる熱応力を緩和して、半導体
チップと配線基板との接続および配線基板と実装基板と
の接続の信頼性を高める。 【解決手段】 配線基板上の配線パターンに半導体チッ
プをフリップチップ接続により搭載した半導体チップの
実装構造において、前記半導体チップの電極端子配設面
上に多数の電極端子が配設されており、該多数の電極端
子のうち、第１の電極端子群は接着剤層により前記配線
パターンに電気的に接続され、該第２の電極端子群はエ
ラストマー層により前記配線パターンに電気的に接続さ
れていることを特徴とする半導体チップの実装構造。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板上の配線
パターンに半導体チップをフリップチップ接続により搭
載した半導体チップの実装構造に関する。
【０００２】
【従来の技術】近年、半導体装置の小型化・高集積化に
よる高密度実装の進行に伴い、ＢＧＡ（Ball Grid Arra
y)タイプの半導体装置に代表されるように、配線基板上
の配線パターンに半導体チップをフリップチップ接続に
より搭載した半導体チップの実装構造が用いられてい
る。一般に、配線基板の一方の面に形成された配線パタ
ーンに半導体チップがフリップチップ接続により搭載さ
れており、基板の他方の面に、上記配線パターンに電気
的に接続された外部接続端子が形成されている。
【０００３】図１に、従来のＢＧＡタイプの半導体装置
の実装構造を示す。半導体装置１１は、半導体チップ１
２、半導体チップの電極端子としてのはんだバンプ１
３、配線基板１４、アンダーフィル１９、および配線基
板１４の外部接続端子としてのはんだボール１７で基本
的に構成されている。この半導体装置１１のはんだボー
ル７を実装基板１８に接合して半導体装置１１を実装す
ることにより実装構造が完成する。
【０００４】半導体チップ１２は配線基板１４の一方の
面１４ａに搭載されている。半導体チップ１２の面１２
ａ上に電極端子として形成されたはんだバンプ１３は、
配線基板１４の面１４ａ上の配線パターン１４ｃに電気
的に接続されている。はんだバンプ１３は、例えば、半
導体チップ１２の面１２ａにマスクを形成した後にはん
だめっきすることにより形成される。これにより、面１
２ａ上に、はんだバンプから成る電極端子１３が多数配
設される。
【０００５】半導体チップ１２を配線基板１４の面１４
ａ上に載置して、はんだバンプ１３を配線パターン１４
ｃに接続した状態では、この接続部以外では半導体チッ
プ１２の面１２ａと配線基板１４の面１４ａとの間には
空隙が残っている。アンダーフィル１９は、この空隙に
例えばエポキシ系の絶縁性樹脂をディスペンサーにより
充填することにより形成されている。
【０００６】配線基板１４の他方の面１４ｂ上に形成さ
れているパッド（図示せず）が、配線基板を貫通するス
ルーホールめっき部（図示せず）を介して、反対側の面
１４ａ上の配線パターン１４ｃと電気的に接続してい
る。パッド上には外部接続端子としてのはんだボール１
７が接合されている。上記半導体装置１１のはんだボー
ル１７を実装基板１８上のランド１８ａに当接させた状
態で加熱することにより、半導体装置１１が実装基板１
８に実装され、図１の実装構造が完成する。
【０００７】
【発明が解決しようとする課題】一般に配線基板１４と
実装基板１８は同種または類似の有機材料（樹脂）で作
られているので、両者の熱膨張係数は同等である。半導
体チップ１２を直接搭載する配線基板１４としては、フ
レキシブル基板や両面銅張積層基板等の有機材料系基板
が好適であり、多くの場合に用いられる。このような有
機材料系基板は一般に剛性が比較的低い。
【０００８】これら有機材料系基板に対して、配線基板
１４上にアンダーフィルで固定されて搭載されている半
導体チップ１２は剛性が極めて大きく、一方、熱膨張係
数は小さい。そのため、半導体装置１１を実装基板１８
へ実装するために上記加熱を行うと、圧倒的に剛性の大
きい半導体チップ１２により自由な変位を拘束されてい
る配線基板１４の熱膨張は半導体チップ１２と同等に小
さく、有機材料本来の比較的大きな熱膨張をする実装基
板１８との間に見掛け上の熱膨張差が生じる。これによ
り発生した応力がはんだボール１７の接合部に集中し、
配線基板１４上のはんだボール１７と実装基板１８上の
パッド１８ａとの接合の信頼性が低下する。配線基板１
４と半導体チップ１２との間に充填されて硬化した絶縁
性樹脂から成るアンダーフィル１９は、上記熱応力を緩
和できない。
【０００９】更に、半導体チップ１２と配線基板１４と
の熱膨張差により、半導体チップ１２の電極端子として
のはんだバンプ１３と配線基板１４上の配線パターン１
４ｃとの接合の信頼性も低下する。これらの現象は、半
導体チップ１２の高集積化に伴って配線基板１４が大型
化するほど顕著になる。
【００１０】また、半導体チップ１２の電極端子配設面
１２ａにはんだバンプ１４を形成するには、面１２ａに
ＵＢＭ（Under Bump Metal）を形成したりめっきを施し
たりする煩雑な製造工程を必要とするため、製造コスト
が高くならざるを得ない。本発明は、配線基板に加わる
熱応力を緩和して、半導体チップと配線基板との接続お
よび配線基板と実装基板との接続の信頼性を高め、かつ
安価に製造できる半導体チップの実装構造を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は下記（１）〜（１０）の半導体チップの
実装構造を提供する。 （１）配線基板上の配線パターンに半導体チップをフリ
ップチップ接続により搭載した半導体チップの実装構造
において、前記半導体チップの電極端子配設面上に多数
の電極端子が配設されており、該多数の電極端子のう
ち、第１の電極端子群は接着剤層により前記配線パター
ンに電気的に接続され、該第２の電極端子群はエラスト
マー層により前記配線パターンに電気的に接続されてい
ることを特徴とする半導体チップの実装構造。
【００１２】（２）前記半導体チップの電極端子配設面
は、周囲領域と、該周囲領域に囲まれた芯部領域とから
成り、該周囲領域には前記第１の電極端子群が配設さ
れ、該芯部領域には前記第２の電極端子群が配設されて
いることを特徴とする上記（１）記載の半導体チップの
実装構造。 （３）前記半導体チップの電極端子配設面は、周囲領域
と、該周囲領域に囲まれた芯部領域とから成り、該周囲
領域には前記第２の電極端子群が配設され、該芯部領域
には前記第１の電極端子群が配設されていることを特徴
とする上記（１）記載の半導体チップの実装構造。
【００１３】（４）前記半導体チップの電極端子配設面
は、対向する一対の側部帯域と、該一対の側部領域に挟
まれた中央帯域とから成り、該側部帯域には前記第１の
電極端子群が配設され、該中央帯域には前記第２の電極
端子群が配設されていることを特徴とする上記（１）記
載の半導体チップの実装構造。 （５）前記半導体チップの電極端子配設面は、対向する
一対の側部帯域と、該一対の側部領域に挟まれた中央帯
域とから成り、該側部帯域には前記第２の電極端子群が
配設され、該中央帯域には前記第１の電極端子群が配設
されていることを特徴とする上記（１）記載の半導体チ
ップの実装構造。
【００１４】（６）前記接着剤層は、異方導電性接着剤
の塗布または異方導電性樹脂シートの貼着により形成さ
れていることを特徴とする上記（１）記載の半導体チッ
プの実装構造。 （７）前記接着剤層は、絶縁性樹脂から成ることを特徴
とする上記（１）記載の半導体チップの実装構造。
【００１５】（８）前記エラストマー層は、接着性を有
する絶縁性樹脂から成ることを特徴とする上記（１）記
載の半導体チップの実装構造。 （９）前記エラストマー層は、接着性を有する異方導電
性樹脂の塗布または異方導電性樹脂シートの貼着により
形成されていることを特徴とする上記（１）記載の半導
体チップの実装構造。
【００１６】（１０）前記配線基板の一方の面に形成さ
れた前記配線パターンに前記半導体チップがフリップチ
ップ接続により搭載されており、前記基板の他方の面
に、前記配線パターンに電気的に接続された外部接続端
子が形成されていることを特徴とする上記（１）から
（９）までのいずれかに記載の半導体チップの実装構
造。
【００１７】
【発明の実施の形態】以下、添付図面を参照し、本発明
の望ましい実施態様を説明する。図２に、半導体チップ
を配線基板上に搭載して成る半導体装置を実装基板に実
装した、本発明による半導体チップの実装構造を示す。
図２において、本発明によるＢＧＡタイプの半導体装置
１は、半導体チップ２、半導体チップ２の電極端子とし
てのスタッドバンプ３Ａ，３Ｂ、半導体チップ２を搭載
する配線基板４、接着剤層５、エラストマー層６、およ
び配線基板４の外部端子としてのはんだボール７で基本
的に構成されている。この半導体装置１を実装基板８に
接合することにより図２の実装構造が完成する。なお、
この例では、チップサイズパッケージのうちＢＧＡタイ
プの半導体装置の実装構造について説明するが、本発明
はこれに限定されるものではない。
【００１８】半導体チップ２の電極端子配設面２ａに、
電極端子としての金スタッドバンプ３Ａ，３Ｂが多数配
設されている。図３に電極端子配設面２ａの平面図で示
すように（電極端子は図示せず）、半導体チップ２の電
極端子配設面２ａは、第１の電極端子群３Ａが配設され
ている周囲領域Ｐと、この周囲領域Ｐに囲まれ、第２の
電極端子群３Ｂが配設されている芯部領域Ｑとから成
る。なお、同図には便宜上少数の電極を示したが、実際
には各領域Ｐ，Ｑにおいて例えば多数列を成す多数の電
極が存在してよい。
【００１９】図４（ａ）に示すように、周囲領域Ｐにあ
る第１の電極端子群３Ａは接着剤層５により配線パター
ン４ｃに電気的に接続され（同図中「Ｐ（５）」と表
示）、芯部領域Ｑにある第２の電極端子群３Ｂはエラス
トマー層６により配線パターン４ｃに電気的に接続され
ている（同図中「Ｑ（６）」と表示）。半導体チップ２
の周囲領域Ｐに対面する、配線基板４の面４ａの領域に
は、接着剤層５が形成されている。この周囲領域Ｐ内に
ある第１群の金スタッドバンプ３Ａは、接着剤層５内に
進入して配線基板４の配線パターンｃと電気的導通を取
って接続されている。接着剤層５は、典型的にはエポキ
シ樹脂から成り、これは従来からアンダーフィル材とし
て用いられているものでよいし、異方導電性樹脂シート
の形で用いてもよい。異方導電性シートは、樹脂系接着
剤中に金属粒子等の導電性粒子が混入されており、加熱
・加圧されることにより硬化・収縮して金スタッドバン
プ３が金属粒子を介して配線パターン４ｃに押し当てら
れ、金スタッドバンプ３と配線パターン４ｃとの電気的
接続をより容易にする。
【００２０】半導体チップ２の芯部領域Ｑにある第２群
の金スタッドバンプ３Ｂも、エラストマー層６内に進入
して配線基板４の配線パターン４ｃと電気的導通を取っ
て接続されている。エラストマー層６は、弾性率が１０
０ＭＰａ以下（室温）のものが好適に用いられ、具体的
にはシリコーン樹脂等の弾力性に富みかつ接着性のある
絶縁性樹脂あるいはシリコーン樹脂中に金やニッケル等
の金属粒子を分散させた異方導電性樹脂で形成されてい
る。
【００２１】エラストマー層６は、配線基板４の一方の
面４ａに印刷または塗布またはシート状エラストマーの
接着により形成される。配線基板４の他方の面４ｂに
は、図示しないパッドが形成されており、その上に外部
端子としてのはんだボール７が形成されている。エラス
トマー層６を加熱により半硬化させ且つ接着性を有する
状態にして、半導体チップを配線基板４上に載置した
後、更に加熱しながら半導体チップ２の上面と配線基板
４の下面４ｂとから加圧することにより、半導体チップ
２の金スタッドバンプ３Ａ，３Ｂをそれぞれ接着剤層５
およびエラストマー層６内に進入させ且つ半硬化状態の
エラストマー層６を硬化・収縮させ、同時に、接着剤層
５を硬化・収縮させる。これにより、半導体チップ２の
金スタッドバンプ３Ａ，３Ｂと配線基板４の配線パター
ン４ｃとが機械的に係合され且つ電気的に接続される。
その際、エラストマー層６として例えばシリコーン樹脂
中に金属粒子が分散した異方導電性樹脂を用い、かつ／
または、接着剤層５として異方導電性樹脂シートを用い
ると、エラストマー層６および／または接着層５に加圧
方向の導電性が付与され、金スタッドバンプ３Ａ，３Ｂ
と配線パターン４ｃとの電気的接続が促進される。
【００２２】配線基板４は、従来から用いられているＦ
Ｒ−４基板、ＢＴ基板、ポリイミド基板等の絶縁性樹脂
基板でよい。ＢＴ基板は、表面に銅箔を張り付けて配線
パターンを形成した両面銅張積層基板の形でもよい。ポ
リイミド基板は、ポリイミドフィルムに銅箔を張り付け
て配線パターンを形成したフレキシブル基板の形でもよ
い。半導体チップ２を搭載する側の、配線基板４の一方
の面４ａに形成された配線パターン４ｃと、他方の面４
ｂに形成された外部接続端子すなわちはんだボール７と
は、配線基板４を板厚方向に貫通するスルーホールの内
壁に形成されためっき層により電気的に接続されてい
る。
【００２３】半導体チップ２の面２ａ上の金スタッドバ
ンプ３Ａ，３Ｂは、後に詳述するように、面２ａに金ワ
イヤを用いてワイヤボンディングしてから金ワイヤを所
定位置で切断することにより形成されている。上記のよ
うに作製した半導体装置１を実装基板８上に載置し、加
熱することにより、はんだボール７が実装基板８のラン
ド８ａと接合して、半導体装置１が実装基板８上に実装
される。
【００２４】本発明による半導体チップの実装構造にお
いては、半導体チップ２と配線基板４との間に介在す
る、弾力性を有するエラストマー層６が、半導体装置１
を実装基板８に接合する際に熱膨張差により両者間に発
生する熱応力を緩和し、はんだボール７の接合部の応力
集中を緩和し、配線基板４のはんだボール７と実装基板
８のランド８ａとの接合の信頼性を向上させる。
【００２５】更に、エラストマー層６は、半導体チップ
２と配線基板４との熱膨張差により金スタッドバンプ３
Ａ，３Ｂと配線パターン４ｃとの間に発生する熱応力を
も緩和し、バンプ／配線パターン間の電気的接続の信頼
性も向上させる。接着剤層５を異方導電性樹脂シートに
より形成すれば、テープ状の異方導電性樹脂シートを配
線基板４に貼着するだけで接着剤層５を形成できるの
で、製造効率が極めて高くなる。
【００２６】次に、図５（ａ）〜図５（ｆ）を参照し
て、図２の実装構造の製造工程を説明する。先ず、図５
（ａ）に示したように、金ワイヤのワイヤボンディング
および引張破断により、半導体チップ２の電極端子配設
面２ａの周囲領域Ｐおよび芯部領域Ｑ（図３）に金バン
プ３Ａ，３Ｂを形成する。
【００２７】次に、金バンプ３Ａ，３Ｂの破断面ｃをレ
ベラーにより加工して、図５（ｂ）のように平坦でほぼ
同等の高さの頂面ｔに調整する。これとは別に、図５
（ｃ）に示したように、配線パターン４ｃが形成されて
いる配線基板４の一方の面４ａの芯部領域（半導体チッ
プ２が搭載されたときに半導体チップ２の芯部領域Ｑと
対面する領域）に、エラストマー層６を印刷または貼着
して、硬化処理し、エラストマー層６を半硬化状態にし
ておく。
【００２８】次に、図５（ｄ）に示したように、配線基
板４の面４ａの芯部領域を取り囲む周囲領域（半導体チ
ップ２が搭載されたときに半導体チップ２の周囲領域Ｐ
と対面する領域）に、テープ状の異方導電性樹脂シート
の貼着等により接着剤層５を形成する。次に、図５
（ｅ）に示したように、図５（ｄ）の配線基板４上に図
５（ｂ）の半導体チップ２を接合する。すなわち、図５
（ｂ）のように金スタッドバンプ３Ａ，３Ｂを形成した
半導体チップ２を、その面２ａを配線基板４の面４ａと
向き合わせて（図５（ｂ）の姿勢に対して裏返して）、
接着剤層５およびエラストマー層６の上に載置する。こ
れにより、半導体チップ２の周囲領域Ｐの電極端子３Ａ
および芯部領域Ｑの電極端子３Ｂは、配線基板４上の接
着剤層５およびエラストマー層６内にそれぞれ進入した
状態になる。この状態で加熱・加圧することにより、接
着剤層５およびエラストマー層６が硬化・収縮し、半導
体チップ２の金スタッドバンプ３Ａ，３Ｂと配線基板４
の配線パターン４ｃとが機械的に押し付けられて電気的
に接続される。
【００２９】周囲領域の接着剤層５を異方導電性樹脂シ
ートで形成し、かつ／または芯部領域のエラストマー層
６を異方導電性樹脂で形成してあれば、上記の加圧によ
り異方導電性樹脂シート内および／または異方導電性樹
脂内の金属粒子同士が加圧方向に接続され、周囲領域内
および／または芯部領域内にある金スタッドバンプ３Ａ
および／または３Ｂと配線パターン４ｃとの電気的接続
の上で更に有利である。
【００３０】芯部領域のエラストマー層６は、硬化後も
弾力性を維持しているので、配線基板４と実装基板８と
の見掛け上の熱膨張差で生ずる熱応力を緩和できる。ま
た、接着剤層５を異方導電性樹脂シートで形成してあれ
ば、異方導電性樹脂シートの弾力性はエラストマー層６
に比べれば低いが、熱応力の緩和に寄与できる。次に、
図５（ｆ）に示したように、配線基板４の他方の面４ｂ
上に形成されているパッド（図示せず）上に、外部接続
端子としてのはんだボール７を載置して加熱することに
より、パッドにはんだボール７を接合すると、半導体装
置１が完成する。配線基板４には厚さ方向に貫通するス
ルーホールの内壁にめっき層が形成してあり、これによ
り面４ｂ上のはんだボール７と面４ａ上の配線パターン
４ｃとが電気的に接続し、更に配線パターン４ｃは金ス
タッドバンプ３Ａ，３Ｂを介して半導体チップ２と電気
的に接続する。
【００３１】最後に、図５（ｆ）の半導体チップ１を図
２のように実装基板８上に載置して加熱することによ
り、はんだボール７が実装基板８のランド８ａと接合さ
れ、半導体チップ２が実装基板８上に実装された実装構
造が完成する。半導体装置１を実装基板８上に実装する
ときに、配線基板４と実装基板８との見掛け上の熱膨張
差により配線基板４に加わる熱応力は、半導体チップ２
と配線基板４とを接合しているエラストマー層６の弾力
性により緩和するので、はんだボール７の接合部の応力
集中を緩和し、配線基板４のはんだボール７と実装基板
８のランド８ａとの接合の信頼性が向上する。これは特
に、半導体チップ２の高集積化に伴い配線基板４が大型
化した場合には有利である。
【００３２】エラストマー層６の弾力性により、半導体
チップ２に作用する熱応力も緩和されるので、金スタッ
ドバンプ３Ａ、３Ｂと配線パターン４ｃとの接続の信頼
性も高まる。スタッドバンプ３Ａ，３Ｂはワイヤボンデ
ィングにより形成されるので、特にＵＢＭ工程やめっき
工程を必要とするめっきバンプに比べて、製造工程を簡
略化でき、製造コスト上有利である。ただし、本発明は
スタッドバンプに限定する必要はなく、図６（ａ）のよ
うに金めっきやはんだめっき等により柱状に形成しため
っきバンプでもよいし、図６（ｂ）のようにはんだボー
ルを接合して形成したボールバンプでもよい。
【００３３】接着剤層５による接合領域とエラストマー
層６による接合領域は、前出の図４（ａ）のように周囲
領域Ｐ（５）と芯部領域Ｑ（６）という組み合わせに限
定する必要はなく、逆に図４（ｂ）のようにエラストマ
ー６による接合領域が周囲領域Ｐ（６）であり、接着剤
層５による接合領域が芯部領域Ｑ（５）であってもよ
い。あるいは、図４（ｃ）のように接着剤層５による接
合領域が対向する一対の側部帯域Ｒ（５）であり、エラ
ストマー層６による接合領域が、側部帯域Ｒ（５）に挟
まれた中央帯域Ｓ（６）であってもよい。逆に、図４
（ｄ）のようにエラストマー層６による接合領域が対向
する一対の側部帯域Ｒ（６）であり、接着剤層５による
接合領域が、側部帯域Ｒ（６）に挟まれた中央帯域Ｓ
（５）であってもよい。接合領域の組み合わせは、上記
以外にも種々の変形が可能であり、半導体チップの種類
によって適宜選択することができる。
【００３４】この実施例では、配線基板４上に接着剤層
５およびエラストマー層６を両方形成した後に半導体チ
ップ２を搭載する手順を説明したが、他の手順も可能で
ある。すなわち、内側の領域（例えば芯部領域、中央帯
域）に接着剤層５またはエラストマー層６の一方のみを
形成し、半導体チップ２を搭載し、その後、外側の領域
（例えば周囲領域、側部帯域）の半導体チップ２と配線
基板４との間の空隙に他方の層をディスペンサー等によ
り充填して封止してもよい。
【００３５】例えば、配線基板４の芯部領域Ｑにエラス
トマー層６を形成し、その上に半導体チップ２を載置
し、半導体チップ２の芯部領域Ｑの電極端子３Ｂを、配
線基板４上のエラストマー層６内に進入した状態にす
る。その後、エラストマー層６の周囲に接着剤層５とし
てエポキシ系樹脂等を充填して封止する。その後、この
樹脂を硬化・収縮させることにより、周囲領域の電極端
子３Ａおよび芯部領域の電極端子３Ｂが配線基板４の配
線パターン４ｃに押し付けられて電気的に接続される。
【００３６】半導体装置はこの実施例に記載した構造に
限定する必要はなく、例えば配線基板４の配線パターン
４ｃに接続された金バンプ３の周囲を、光硬化性樹脂に
より封止してもよい。
【００３７】
【発明の効果】以上説明したように、半導体装置を構成
する半導体チップと配線基板との間にエラストマー層お
よび接着剤層を介在させて接合したので、半導体装置を
実装基板に実装する際に両者間の熱膨張差により発生す
る熱応力が緩和され、はんだボールの接合部の応力集中
が緩和され、半導体装置と実装基板との接合の信頼性が
向上する。これは特に、半導体チップの高集積化に伴い
配線基板が大型化した場合に有利である。
【００３８】更に、エラストマー層は、半導体チップと
配線基板との熱膨張差により半導体チップの電極端子と
配線基板の配線パターンとの間に発生する熱応力をも緩
和し、バンプ／配線パターン間の電気的接続の信頼性も
向上させる。接着剤層を異方導電性樹脂シートにより形
成すれば、テープ状の異方導電性樹脂シートを配線基板
に貼着するだけで接着剤層を形成できるので、製造効率
が極めて高くなる。
【００３９】スタッドバンプはワイヤボンディングによ
り形成されるので、特にＵＢＭ工程やめっき工程を必要
とするめっきバンプに比べて、製造工程を簡略化でき、
製造コスト上有利である。
【図面の簡単な説明】
【図１】図１は、従来の半導体チップの実装構造を示す
断面図である。
【図２】図２は、本発明による半導体チップの実装構造
を示す断面図である。
【図３】図３は、本発明により半導体チップの電極端子
配設面上の多数の電極端子を２つの群に区分した一例を
示す平面図である。
【図４】図４（ａ）〜図４（ｄ）は、本発明により半導
体チップの電極端子配設面を接着剤層による接合領域と
エラストマー層による接合領域に区分した種々の例を示
す平面図である。
【図５】図５（ａ）〜図５（ｆ）は、図２の実装構造を
製造する工程の一例を示す断面図である。
【図６】図６（ａ）および図６（ｂ）は、スタッドバン
プ以外の電極端子の例を示す断面図である。
【符号の説明】
１…本発明によるＢＧＡタイプの半導体装置 ２…半導体チップ ２ａ…電極端子配設面 ３Ａ…スタッドバンプ（第１の電極端子群） ３Ｂ…スタッドバンプ（第２の電極端子群） ４…配線基板 ４ｃ…配線パターン ５…接着剤層 ６…エラストマー層 ７…はんだボール ８…実装基板 Ｐ…周囲領域 Ｑ…芯部領域 Ｒ…側部帯域 Ｓ…中央帯域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 配線基板上の配線パターンに半導体チッ
    プをフリップチップ接続により搭載した半導体チップの
    実装構造において、 前記半導体チップの電極端子配設面上に多数の電極端子
    が配設されており、 該多数の電極端子のうち、第１の電極端子群は接着剤層
    により前記配線パターンに電気的に接続され、該第２の
    電極端子群はエラストマー層により前記配線パターンに
    電気的に接続されていることを特徴とする半導体チップ
    の実装構造。
  2. 【請求項２】 前記半導体チップの電極端子配設面は、
    周囲領域と、該周囲領域に囲まれた芯部領域とから成
    り、該周囲領域には前記第１の電極端子群が配設され、
    該芯部領域には前記第２の電極端子群が配設されている
    ことを特徴とする請求項１記載の半導体チップの実装構
    造。
  3. 【請求項３】 前記半導体チップの電極端子配設面は、
    周囲領域と、該周囲領域に囲まれた芯部領域とから成
    り、該周囲領域には前記第２の電極端子群が配設され、
    該芯部領域には前記第１の電極端子群が配設されている
    ことを特徴とする請求項１記載の半導体チップの実装構
    造。
  4. 【請求項４】 前記半導体チップの電極端子配設面は、
    対向する一対の側部帯域と、該一対の側部領域に挟まれ
    た中央帯域とから成り、該側部帯域には前記第１の電極
    端子群が配設され、該中央帯域には前記第２の電極端子
    群が配設されていることを特徴とする請求項１記載の半
    導体チップの実装構造。
  5. 【請求項５】 前記半導体チップの電極端子配設面は、
    対向する一対の側部帯域と、該一対の側部領域に挟まれ
    た中央帯域とから成り、該側部帯域には前記第２の電極
    端子群が配設され、該中央帯域には前記第１の電極端子
    群が配設されていることを特徴とする請求項１記載の半
    導体チップの実装構造。
  6. 【請求項６】 前記接着剤層は、異方導電性接着剤の塗
    布または異方導電性樹脂シートの貼着により形成されて
    いることを特徴とする請求項１記載の半導体チップの実
    装構造。
  7. 【請求項７】 前記接着剤層は、絶縁性樹脂から成るこ
    とを特徴とする請求項１記載の半導体チップの実装構
    造。
  8. 【請求項８】 前記エラストマー層は、接着性を有する
    絶縁性樹脂から成ることを特徴とする請求項１記載の半
    導体チップの実装構造。
  9. 【請求項９】 前記エラストマー層は、接着性を有する
    異方導電性樹脂の塗布または異方導電性樹脂シートの貼
    着により形成されていることを特徴とする請求項１記載
    の半導体チップの実装構造。
  10. 【請求項１０】 前記配線基板の一方の面に形成された
    前記配線パターンに前記半導体チップがフリップチップ
    接続により搭載されており、前記基板の他方の面に、前
    記配線パターンに電気的に接続された外部接続端子が形
    成されていることを特徴とする請求項１から９までのい
    ずれか１項記載の半導体チップの実装構造。
JP08899599A 1998-04-07 1999-03-30 半導体チップの実装構造 Expired - Fee Related JP4030220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08899599A JP4030220B2 (ja) 1998-04-07 1999-03-30 半導体チップの実装構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9489598 1998-04-07
JP10-94895 1998-04-07
JP08899599A JP4030220B2 (ja) 1998-04-07 1999-03-30 半導体チップの実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007187328A Division JP4342577B2 (ja) 1998-04-07 2007-07-18 半導体チップの実装構造

Publications (2)

Publication Number Publication Date
JPH11354582A true JPH11354582A (ja) 1999-12-24
JP4030220B2 JP4030220B2 (ja) 2008-01-09

Family

ID=26430313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08899599A Expired - Fee Related JP4030220B2 (ja) 1998-04-07 1999-03-30 半導体チップの実装構造

Country Status (1)

Country Link
JP (1) JP4030220B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299810A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法
WO2008146793A1 (ja) * 2007-05-24 2008-12-04 Sony Chemical & Information Device Corporation 電気装置、接続方法及び接着フィルム
JP2009267067A (ja) * 2008-04-24 2009-11-12 Panasonic Electric Works Co Ltd 半導体素子の実装構造およびその実装方法
KR101237668B1 (ko) * 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299810A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法
WO2008146793A1 (ja) * 2007-05-24 2008-12-04 Sony Chemical & Information Device Corporation 電気装置、接続方法及び接着フィルム
JP2009004767A (ja) * 2007-05-24 2009-01-08 Sony Chemical & Information Device Corp 電気装置、接続方法及び接着フィルム
JP2009267067A (ja) * 2008-04-24 2009-11-12 Panasonic Electric Works Co Ltd 半導体素子の実装構造およびその実装方法
KR101237668B1 (ko) * 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
US8736077B2 (en) 2011-08-10 2014-05-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor package substrate

Also Published As

Publication number Publication date
JP4030220B2 (ja) 2008-01-09

Similar Documents

Publication Publication Date Title
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6081038A (en) Semiconductor chip package structure
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6016013A (en) Semiconductor device mounting structure
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2000277649A (ja) 半導体装置及びその製造方法
JP2000068328A (ja) フリップチップ実装用配線基板
JP4030220B2 (ja) 半導体チップの実装構造
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2017043480A1 (ja) 半導体パッケージ
JP4342577B2 (ja) 半導体チップの実装構造
JP2002289735A (ja) 半導体装置
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JP3611463B2 (ja) 電子部品の製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP3320699B2 (ja) 半導体装置、および半導体装置の実装体
JP3337922B2 (ja) 半導体装置及びその製造方法
JP4619104B2 (ja) 半導体装置
JPH11135672A (ja) 半導体パッケージ
JP2000299399A (ja) 半導体装置
JP2004055937A (ja) 半導体装置およびその製造方法
JP2000208663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070705

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees