JP2000208663A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2000208663A JP2000208663A JP489399A JP489399A JP2000208663A JP 2000208663 A JP2000208663 A JP 2000208663A JP 489399 A JP489399 A JP 489399A JP 489399 A JP489399 A JP 489399A JP 2000208663 A JP2000208663 A JP 2000208663A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- flexible substrate
- wiring pattern
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フレキシブル基板の平坦性が確保される半導
体装置及びその製造方法、回路基板並びに電子機器を提
供することにある。 【解決手段】 半導体装置は、半導体チップ１０と、半
導体チップ１０が一方の面に搭載されて半導体チップ１
０よりも大きいフレキシブル基板２０と、フレキシブル
基板２０の一方の面における半導体チップ１０の搭載領
域及びその外側の領域に形成されて半導体チップ１０と
電気的に接続される配線パターン２４と、フレキシブル
基板２０の一方の面における少なくとも半導体チップ１
０の搭載領域よりも外側の領域で配線パターン２４の少
なくとも一部を覆うとともに硬化して平坦性を有する厚
みのレジスト３２と、フレキシブル基板２０の他方の面
において半導体チップ１０の搭載領域に対応する領域の
外側の領域に設けられて配線パターン２４に電気的に接
続される複数の外部端子３０と、を含む。
体装置及びその製造方法、回路基板並びに電子機器を提
供することにある。 【解決手段】 半導体装置は、半導体チップ１０と、半
導体チップ１０が一方の面に搭載されて半導体チップ１
０よりも大きいフレキシブル基板２０と、フレキシブル
基板２０の一方の面における半導体チップ１０の搭載領
域及びその外側の領域に形成されて半導体チップ１０と
電気的に接続される配線パターン２４と、フレキシブル
基板２０の一方の面における少なくとも半導体チップ１
０の搭載領域よりも外側の領域で配線パターン２４の少
なくとも一部を覆うとともに硬化して平坦性を有する厚
みのレジスト３２と、フレキシブル基板２０の他方の面
において半導体チップ１０の搭載領域に対応する領域の
外側の領域に設けられて配線パターン２４に電気的に接
続される複数の外部端子３０と、を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体装置のパッケージの一形態として
ＣＳＰ（Chip Size／Scale Package）が知られている。
そのなかで、 Fan-In/Out 型ＣＳＰでは、パッケージサ
イズがチップサイズよりもわずかに大きくなっている。
Fan-In/Out型ＣＳＰにフレキシブル基板が使用される
と、フレキシブル基板が半導体チップからわずかにはみ
出すことから、はみ出した部分の平坦性（Coplanarity
）を確保することが難しかった。この場合に、ＢＧＡ
（Ball Grid Array）型パッケージで適用されるよう
に、スティフナを貼り付けることも考えられるが、その
貼り付け工程は煩雑であった。
ＣＳＰ（Chip Size／Scale Package）が知られている。
そのなかで、 Fan-In/Out 型ＣＳＰでは、パッケージサ
イズがチップサイズよりもわずかに大きくなっている。
Fan-In/Out型ＣＳＰにフレキシブル基板が使用される
と、フレキシブル基板が半導体チップからわずかにはみ
出すことから、はみ出した部分の平坦性（Coplanarity
）を確保することが難しかった。この場合に、ＢＧＡ
（Ball Grid Array）型パッケージで適用されるよう
に、スティフナを貼り付けることも考えられるが、その
貼り付け工程は煩雑であった。
【０００３】本発明は、この問題点を解決するものであ
り、その目的は、フレキシブル基板の平坦性が確保され
る半導体装置及びその製造方法、回路基板並びに電子機
器を提供することにある。
り、その目的は、フレキシブル基板の平坦性が確保され
る半導体装置及びその製造方法、回路基板並びに電子機
器を提供することにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、半導体チップと、前記半導体チップが一方の
面に搭載され、前記半導体チップよりも大きいフレキシ
ブル基板と、前記フレキシブル基板の前記一方の面にお
ける前記半導体チップの搭載領域及びその外側の領域に
形成されて、前記半導体チップと電気的に接続される配
線パターンと、前記フレキシブル基板の前記一方の面に
おける少なくとも前記搭載領域よりも外側の領域で、前
記配線パターンの少なくとも一部を覆うとともに硬化し
て平坦性を有する厚みのレジストと、前記フレキシブル
基板の他方の面において、前記一方の面の前記搭載領域
に対応する領域の外側の領域に設けられて前記配線パタ
ーンに電気的に接続される複数の外部端子と、を含む。
体装置は、半導体チップと、前記半導体チップが一方の
面に搭載され、前記半導体チップよりも大きいフレキシ
ブル基板と、前記フレキシブル基板の前記一方の面にお
ける前記半導体チップの搭載領域及びその外側の領域に
形成されて、前記半導体チップと電気的に接続される配
線パターンと、前記フレキシブル基板の前記一方の面に
おける少なくとも前記搭載領域よりも外側の領域で、前
記配線パターンの少なくとも一部を覆うとともに硬化し
て平坦性を有する厚みのレジストと、前記フレキシブル
基板の他方の面において、前記一方の面の前記搭載領域
に対応する領域の外側の領域に設けられて前記配線パタ
ーンに電気的に接続される複数の外部端子と、を含む。
【０００５】本発明によれば、フレキシブル基板が半導
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、平坦性を有する厚みで硬化したレ
ジストが形成されている。レジストは、配線パターンの
保護膜とするために必要なものであるから、スティフナ
のような新たな構成を付加せずに、簡単に平坦性を確保
することができる。
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、平坦性を有する厚みで硬化したレ
ジストが形成されている。レジストは、配線パターンの
保護膜とするために必要なものであるから、スティフナ
のような新たな構成を付加せずに、簡単に平坦性を確保
することができる。
【０００６】（２）本発明に係る半導体装置は、半導体
チップと、前記半導体チップが一方の面に搭載され、前
記半導体チップよりも大きく、内部に平坦性を有するコ
ア層を有するフレキシブル基板と、前記フレキシブル基
板の前記一方の面における前記半導体チップの搭載領域
及びその外側の領域に形成されて、前記半導体チップと
電気的に接続される配線パターンと、前記フレキシブル
基板の他方の面において、前記一方の面の前記搭載領域
に対応する領域の外側の領域に設けられて前記配線パタ
ーンに電気的に接続される複数の外部端子と、を含む。
チップと、前記半導体チップが一方の面に搭載され、前
記半導体チップよりも大きく、内部に平坦性を有するコ
ア層を有するフレキシブル基板と、前記フレキシブル基
板の前記一方の面における前記半導体チップの搭載領域
及びその外側の領域に形成されて、前記半導体チップと
電気的に接続される配線パターンと、前記フレキシブル
基板の他方の面において、前記一方の面の前記搭載領域
に対応する領域の外側の領域に設けられて前記配線パタ
ーンに電気的に接続される複数の外部端子と、を含む。
【０００７】本発明によれば、フレキシブル基板が半導
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、フレキシブル基板がコア層を内蔵
して平坦性を確保している。
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、フレキシブル基板がコア層を内蔵
して平坦性を確保している。
【０００８】（３）この半導体装置において、前記フレ
キシブル基板には、前記複数の外部端子が設けられる複
数のスルーホールが形成され、前記コア層は、前記スル
ーホールを避けて設けられてもよい。
キシブル基板には、前記複数の外部端子が設けられる複
数のスルーホールが形成され、前記コア層は、前記スル
ーホールを避けて設けられてもよい。
【０００９】こうすることで、外部端子とコア層との間
にフレキシブル基板を構成する材料が介在するので、外
部端子に加えられる応力を緩和することができる。
にフレキシブル基板を構成する材料が介在するので、外
部端子に加えられる応力を緩和することができる。
【００１０】（４）本発明に係る半導体装置は、半導体
チップと、前記半導体チップが一方の面に搭載され、前
記半導体チップよりも大きいフレキシブル基板と、前記
フレキシブル基板の前記一方の面における前記半導体チ
ップの搭載領域及びその外側の領域に形成されて、前記
半導体チップと電気的に接続される配線パターンと、前
記フレキシブル基板の他方の面において、前記一方の面
の前記搭載領域に対応する領域の外側の領域に設けられ
て前記配線パターンに電気的に接続される複数の外部端
子と、前記フレキシブル基板の前記他方の面で、前記外
部電極を避けて形成され、平坦性を有する補強パターン
と、を含む。
チップと、前記半導体チップが一方の面に搭載され、前
記半導体チップよりも大きいフレキシブル基板と、前記
フレキシブル基板の前記一方の面における前記半導体チ
ップの搭載領域及びその外側の領域に形成されて、前記
半導体チップと電気的に接続される配線パターンと、前
記フレキシブル基板の他方の面において、前記一方の面
の前記搭載領域に対応する領域の外側の領域に設けられ
て前記配線パターンに電気的に接続される複数の外部端
子と、前記フレキシブル基板の前記他方の面で、前記外
部電極を避けて形成され、平坦性を有する補強パターン
と、を含む。
【００１１】本発明によれば、フレキシブル基板が半導
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、補強パターンが形成されているこ
とで平坦性を確保している。
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、補強パターンが形成されているこ
とで平坦性を確保している。
【００１２】（５）本発明に係る半導体装置は、半導体
チップと、前記半導体チップが一方の面に搭載され、前
記半導体チップよりも大きいフレキシブル基板と、前記
フレキシブル基板の前記一方の面における前記半導体チ
ップの搭載面及びその外側の領域に形成されて、前記半
導体チップと電気的に接続される配線パターンと、前記
フレキシブル基板の前記一方の面で、前記配線パターン
を避けて形成され、平坦性を有する補強パターンと、前
記フレキシブル基板の他方の面において、前記一方の面
の前記搭載面に対応する領域の外側の領域に設けられて
前記配線パターンに電気的に接続される複数の外部端子
と、を含む。
チップと、前記半導体チップが一方の面に搭載され、前
記半導体チップよりも大きいフレキシブル基板と、前記
フレキシブル基板の前記一方の面における前記半導体チ
ップの搭載面及びその外側の領域に形成されて、前記半
導体チップと電気的に接続される配線パターンと、前記
フレキシブル基板の前記一方の面で、前記配線パターン
を避けて形成され、平坦性を有する補強パターンと、前
記フレキシブル基板の他方の面において、前記一方の面
の前記搭載面に対応する領域の外側の領域に設けられて
前記配線パターンに電気的に接続される複数の外部端子
と、を含む。
【００１３】本発明によれば、フレキシブル基板が半導
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、補強パターンが形成されているこ
とで平坦性を確保している。
体チップよりも大きく、半導体チップの搭載領域よりも
外側に外部端子が設けられているので、フレキシブル基
板だけでは平坦性を確保しにくい。つまり、フレキシブ
ル基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、補強パターンが形成されているこ
とで平坦性を確保している。
【００１４】（６）この半導体装置において、前記補強
パターンは、前記配線パターンと同じ材料で同じ厚みで
形成されていてもよい。
パターンは、前記配線パターンと同じ材料で同じ厚みで
形成されていてもよい。
【００１５】（７）この半導体装置において、前記半導
体チップは、接着剤に導電粒子が含有されてなる異方性
導電材料を介して、前記フレキシブル基板にフェースダ
ウン実装されていてもよい。
体チップは、接着剤に導電粒子が含有されてなる異方性
導電材料を介して、前記フレキシブル基板にフェースダ
ウン実装されていてもよい。
【００１６】異方性導電材料を使用することで、信頼性
の高いボンディングが可能になる。
の高いボンディングが可能になる。
【００１７】（８）本発明に係る回路基板には、上記半
導体装置が搭載されている。
導体装置が搭載されている。
【００１８】（９）本発明に係る電子機器は、上記半導
体装置を備える。
体装置を備える。
【００１９】（１０）本発明に係る半導体装置の製造方
法は、半導体チップと、前記半導体チップよりも大きく
て一方の面における前記半導体チップの搭載領域及びそ
の外側の領域に配線パターンが形成されたフレキシブル
基板と、を用意する工程と、前記フレキシブル基板の前
記一方の面における少なくとも前記半導体チップの搭載
領域よりも外側の領域に、硬化して平坦性を有する厚み
でレジストを塗って前記配線パターンの少なくとも一部
を覆う工程と、前記半導体チップを前記フレキシブル基
板の前記一方の面に搭載して、前記半導体チップと前記
配線パターンとを電気的に接続する工程と、前記フレキ
シブル基板の他方の面において、前記一方の面の前記搭
載領域に対応する領域の外側の領域に、前記配線パター
ンに電気的に接続される複数の外部端子を設ける工程
と、を含む。
法は、半導体チップと、前記半導体チップよりも大きく
て一方の面における前記半導体チップの搭載領域及びそ
の外側の領域に配線パターンが形成されたフレキシブル
基板と、を用意する工程と、前記フレキシブル基板の前
記一方の面における少なくとも前記半導体チップの搭載
領域よりも外側の領域に、硬化して平坦性を有する厚み
でレジストを塗って前記配線パターンの少なくとも一部
を覆う工程と、前記半導体チップを前記フレキシブル基
板の前記一方の面に搭載して、前記半導体チップと前記
配線パターンとを電気的に接続する工程と、前記フレキ
シブル基板の他方の面において、前記一方の面の前記搭
載領域に対応する領域の外側の領域に、前記配線パター
ンに電気的に接続される複数の外部端子を設ける工程
と、を含む。
【００２０】本発明によれば、半導体チップよりも大き
いフレキシブル基板を使用し、半導体チップの搭載領域
よりも外側に外部端子を設けるので、フレキシブル基板
だけでは平坦性を確保しにくい。つまり、フレキシブル
基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、硬化したときに平坦性を有する厚
みとなるように、レジストを形成する。レジストの形成
工程は、配線パターンの保護膜を形成するために必要な
ものであるから、スティフナの貼り付けのような新たな
工程を付加せずに、簡単に平坦性を確保することができ
る。なお、スティフナの貼り付け工程では、スティフナ
に接着剤を塗布する工程とスティフナを貼り付ける工程
の２工程が必要となる。
いフレキシブル基板を使用し、半導体チップの搭載領域
よりも外側に外部端子を設けるので、フレキシブル基板
だけでは平坦性を確保しにくい。つまり、フレキシブル
基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、硬化したときに平坦性を有する厚
みとなるように、レジストを形成する。レジストの形成
工程は、配線パターンの保護膜を形成するために必要な
ものであるから、スティフナの貼り付けのような新たな
工程を付加せずに、簡単に平坦性を確保することができ
る。なお、スティフナの貼り付け工程では、スティフナ
に接着剤を塗布する工程とスティフナを貼り付ける工程
の２工程が必要となる。
【００２１】（１１）本発明に係る半導体装置の製造方
法は、半導体チップの搭載領域及びその外側の領域に位
置する配線パターンと、前記配線パターンを避ける領域
に位置する補強パターンと、を同時に形成して、前記半
導体チップよりも大きくて前記配線パターン及び補強パ
ターンが一方の面に形成されたフレキシブル基板を得る
工程と、前記半導体チップを前記フレキシブル基板の前
記一方の面に搭載して、前記半導体チップと前記配線パ
ターンとを電気的に接続する工程と、前記フレキシブル
基板の他方の面において、前記一方の面の前記搭載領域
に対応する領域の外側の領域に、前記配線パターンに電
気的に接続される複数の外部端子を設ける工程と、を含
む。
法は、半導体チップの搭載領域及びその外側の領域に位
置する配線パターンと、前記配線パターンを避ける領域
に位置する補強パターンと、を同時に形成して、前記半
導体チップよりも大きくて前記配線パターン及び補強パ
ターンが一方の面に形成されたフレキシブル基板を得る
工程と、前記半導体チップを前記フレキシブル基板の前
記一方の面に搭載して、前記半導体チップと前記配線パ
ターンとを電気的に接続する工程と、前記フレキシブル
基板の他方の面において、前記一方の面の前記搭載領域
に対応する領域の外側の領域に、前記配線パターンに電
気的に接続される複数の外部端子を設ける工程と、を含
む。
【００２２】本発明によれば、半導体チップよりも大き
いフレキシブル基板を使用し、半導体チップの搭載領域
よりも外側に外部端子を設けるので、フレキシブル基板
だけでは平坦性を確保しにくい。つまり、フレキシブル
基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、補強パターンを形成して平坦性を
確保している。しかも、補強パターンは、配線パターン
と同時に形成するので、新たな工程を付加せずに、簡単
に平坦性を確保することができる。
いフレキシブル基板を使用し、半導体チップの搭載領域
よりも外側に外部端子を設けるので、フレキシブル基板
だけでは平坦性を確保しにくい。つまり、フレキシブル
基板の厚みのばらつきや、配線パターンの疎密によっ
て、フレキシブル基板が波をうった状態になりやすい。
そこで、本発明では、補強パターンを形成して平坦性を
確保している。しかも、補強パターンは、配線パターン
と同時に形成するので、新たな工程を付加せずに、簡単
に平坦性を確保することができる。
【００２３】（１２）この製造方法において、導電箔を
エッチングして前記配線パターン及び補強パターンを同
時に形成してもよい。
エッチングして前記配線パターン及び補強パターンを同
時に形成してもよい。
【００２４】（１３）この製造方法において、接着剤に
導電粒子が含有されてなる異方性導電材料を介して、前
記半導体チップを前記フレキシブル基板にフェースダウ
ン実装してもよい。
導電粒子が含有されてなる異方性導電材料を介して、前
記半導体チップを前記フレキシブル基板にフェースダウ
ン実装してもよい。
【００２５】異方性導電材料を使用すれば、簡単な工程
でボンディングを行うことができる。
でボンディングを行うことができる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。本実施の形態に係る半導体装置
は、パッケージサイズが半導体チップのサイズよりもわ
ずかに大きいＣＳＰに分類することができるが、パッケ
ージサイズがさらに大きくなれば、ＢＧＡに分類しても
よい。本実施の形態は、半導体チップの搭載領域に対応
する領域及びその外側に外部端子を有する Fan-In/Out
型の半導体装置である。本発明は、外部端子が搭載領域
に対応する領域の外側の領域のみに設けられる Fan-Out
型の半導体装置にも適用される。
面を参照して説明する。本実施の形態に係る半導体装置
は、パッケージサイズが半導体チップのサイズよりもわ
ずかに大きいＣＳＰに分類することができるが、パッケ
ージサイズがさらに大きくなれば、ＢＧＡに分類しても
よい。本実施の形態は、半導体チップの搭載領域に対応
する領域及びその外側に外部端子を有する Fan-In/Out
型の半導体装置である。本発明は、外部端子が搭載領域
に対応する領域の外側の領域のみに設けられる Fan-Out
型の半導体装置にも適用される。
【００２７】（第１の実施の形態）図１は、第１の実施
の形態に係る半導体装置を示す図である。図１に示す半
導体装置は、少なくとも一つの半導体チップ１０と、フ
レキシブル基板２０と、複数の外部端子３０と、を含
む。
の形態に係る半導体装置を示す図である。図１に示す半
導体装置は、少なくとも一つの半導体チップ１０と、フ
レキシブル基板２０と、複数の外部端子３０と、を含
む。
【００２８】半導体チップ１０の一方の面（能動面）に
は、アルミニウムなどで形成された複数の電極１２が形
成されている。電極１２は、半導体チップ１０が矩形を
なす場合には、平行な２辺に沿って配列されてもよい
し、４辺に沿って配列されてもよいし、半導体チップ１
０の中央部又はその付近に配列されてもよい。電極１２
を避けて、能動面には、パッシベーション膜を形成して
もよい。電極１２には、バンプ１４を設けることができ
る。バンプ１４は、Ａｕ、Ｎｉ−Ａｕ、Ｉｎ、Ａｕ−Ｓ
ｎなどが多く用いられるが、ハンダボールでもよく、導
電樹脂を用いた突起でもよい。あるいは、電極１２を凸
状にすることでバンプを設けてもよい。
は、アルミニウムなどで形成された複数の電極１２が形
成されている。電極１２は、半導体チップ１０が矩形を
なす場合には、平行な２辺に沿って配列されてもよい
し、４辺に沿って配列されてもよいし、半導体チップ１
０の中央部又はその付近に配列されてもよい。電極１２
を避けて、能動面には、パッシベーション膜を形成して
もよい。電極１２には、バンプ１４を設けることができ
る。バンプ１４は、Ａｕ、Ｎｉ−Ａｕ、Ｉｎ、Ａｕ−Ｓ
ｎなどが多く用いられるが、ハンダボールでもよく、導
電樹脂を用いた突起でもよい。あるいは、電極１２を凸
状にすることでバンプを設けてもよい。
【００２９】フレキシブル基板２０は、例えばポリイミ
ド樹脂で形成することができる。テープ基板を打ち抜い
てフレキシブル基板２０を得ることができ、この場合に
は、半導体装置の製造方法としてＴＡＢ（Tape Automat
ed Bonding）を適用することができる。フレキシブル基
板２０は、ある程度の弾力性や柔軟性を有するものであ
って、薄いガラスエポキシ基板などでも良いがセラミッ
クス基板のようなリジッド基板は含まない。フレキシブ
ル基板２０は、外部端子３０に加えられる応力を吸収す
ることができる。フレキシブル基板２０は、その厚みの
ばらつきや配線パターンの疎密によって、波をうった状
態になりやすいほど薄くて、平坦性を確保しにくいもの
でもよい。フレキシブル基板２０は、半導体チップ１０
の能動面よりも大きい。
ド樹脂で形成することができる。テープ基板を打ち抜い
てフレキシブル基板２０を得ることができ、この場合に
は、半導体装置の製造方法としてＴＡＢ（Tape Automat
ed Bonding）を適用することができる。フレキシブル基
板２０は、ある程度の弾力性や柔軟性を有するものであ
って、薄いガラスエポキシ基板などでも良いがセラミッ
クス基板のようなリジッド基板は含まない。フレキシブ
ル基板２０は、外部端子３０に加えられる応力を吸収す
ることができる。フレキシブル基板２０は、その厚みの
ばらつきや配線パターンの疎密によって、波をうった状
態になりやすいほど薄くて、平坦性を確保しにくいもの
でもよい。フレキシブル基板２０は、半導体チップ１０
の能動面よりも大きい。
【００３０】なお、７５μｍ程度以上のユーピレックス
（商標）や、１２５μｍ程度以上のカプトン（商標）な
どの厚いポリイミド基板をフレキシブル基板２０として
使用することもできる。この場合、半導体チップ１０に
対する大きさが小さくても同じでも大きくても平坦性が
確保され、特に半導体チップ１０よりも大きい場合、半
導体チップ１０が搭載される部分のみならず、半導体チ
ップ１０からはみ出した部分においても平坦性が確保さ
れる。
（商標）や、１２５μｍ程度以上のカプトン（商標）な
どの厚いポリイミド基板をフレキシブル基板２０として
使用することもできる。この場合、半導体チップ１０に
対する大きさが小さくても同じでも大きくても平坦性が
確保され、特に半導体チップ１０よりも大きい場合、半
導体チップ１０が搭載される部分のみならず、半導体チ
ップ１０からはみ出した部分においても平坦性が確保さ
れる。
【００３１】フレキシブル基板２０には、複数のスルー
ホール２２が形成されてもよい。スルーホール２２は、
外部端子３０との電気的な接続に使用することができ
る。半導体チップ１０の搭載領域の内側に一群の複数の
スルーホール２２が形成されており、その外側にも一群
の複数のスルーホール２２が形成されている。
ホール２２が形成されてもよい。スルーホール２２は、
外部端子３０との電気的な接続に使用することができ
る。半導体チップ１０の搭載領域の内側に一群の複数の
スルーホール２２が形成されており、その外側にも一群
の複数のスルーホール２２が形成されている。
【００３２】フレキシブル基板２０には、配線パターン
２４が形成されている。配線パターン２４は、電気的に
独立した複数の配線から構成される。配線パターン２４
は、半導体チップ１０の搭載領域の内側に形成されてお
り、その外側にも至るように形成されている。それぞれ
の配線の一部は、スルーホール２２上に位置し、その部
分が他の部分よりも大きい平面形状をなすランド部とな
っていてもよい。配線パターン２４は、半導体チップ１
０の電極１２と電気的に接続されるので、その接続のた
めの部分もランド部となっていてもよく、そのランド部
はバンプとなっていてもよい。なお、半導体チップ１０
の電極１２に形成されたバンプ１４とともにあるいはそ
の代わりに、フレキシブル基板２０上の配線パターン２
４に突起を設けてもよい。
２４が形成されている。配線パターン２４は、電気的に
独立した複数の配線から構成される。配線パターン２４
は、半導体チップ１０の搭載領域の内側に形成されてお
り、その外側にも至るように形成されている。それぞれ
の配線の一部は、スルーホール２２上に位置し、その部
分が他の部分よりも大きい平面形状をなすランド部とな
っていてもよい。配線パターン２４は、半導体チップ１
０の電極１２と電気的に接続されるので、その接続のた
めの部分もランド部となっていてもよく、そのランド部
はバンプとなっていてもよい。なお、半導体チップ１０
の電極１２に形成されたバンプ１４とともにあるいはそ
の代わりに、フレキシブル基板２０上の配線パターン２
４に突起を設けてもよい。
【００３３】外部端子３０は、フレキシブル基板２０に
おける配線パターン２４が形成された面とは反対側の面
に設けられている。外部端子３０は、半導体チップ１０
が搭載される面の裏面において、その搭載領域に対応す
る領域に設けられており、その外側の領域にも設けられ
ている。外部端子３０は、スルーホール２２を介して配
線パターン２４に直接設けらてもよく、この場合には、
外部端子３０に加えられる応力が、フレキシブル基板２
０に直接伝えられて、その応力が吸収される。あるい
は、スルーホール２２から配線を引き回して外部端子３
０を設けてもよい。ハンダボールで外部端子３０を形成
してもよい。
おける配線パターン２４が形成された面とは反対側の面
に設けられている。外部端子３０は、半導体チップ１０
が搭載される面の裏面において、その搭載領域に対応す
る領域に設けられており、その外側の領域にも設けられ
ている。外部端子３０は、スルーホール２２を介して配
線パターン２４に直接設けらてもよく、この場合には、
外部端子３０に加えられる応力が、フレキシブル基板２
０に直接伝えられて、その応力が吸収される。あるい
は、スルーホール２２から配線を引き回して外部端子３
０を設けてもよい。ハンダボールで外部端子３０を形成
してもよい。
【００３４】半導体チップ１０は、フレキシブル基板２
０における配線パターン２４が形成された面に実装又は
搭載され、例えば、フェースアップ実装やフェースダウ
ン実装を適用することができる。フェースダウン実装が
適用される場合には、異方性導電材料２６を使用するこ
とができる。異方性導電材料２６は、接着剤に導電粒子
が分散されてなり、異方性導電膜であってもよい。この
場合には、半導体チップ１０における電極１２が形成さ
れた面と、フレキシブル基板２０における配線パターン
２４が形成された面と、の間に異方性導電材料２６が介
在する。半導体チップ１０のバンプ１４と配線パターン
２４との間が、異方性導電材料２６の導電粒子によって
電気的に導通する。バンプ１４の代わりに、あるいはこ
れとともに配線パターン２４にバンプを形成してもよ
い。
０における配線パターン２４が形成された面に実装又は
搭載され、例えば、フェースアップ実装やフェースダウ
ン実装を適用することができる。フェースダウン実装が
適用される場合には、異方性導電材料２６を使用するこ
とができる。異方性導電材料２６は、接着剤に導電粒子
が分散されてなり、異方性導電膜であってもよい。この
場合には、半導体チップ１０における電極１２が形成さ
れた面と、フレキシブル基板２０における配線パターン
２４が形成された面と、の間に異方性導電材料２６が介
在する。半導体チップ１０のバンプ１４と配線パターン
２４との間が、異方性導電材料２６の導電粒子によって
電気的に導通する。バンプ１４の代わりに、あるいはこ
れとともに配線パターン２４にバンプを形成してもよ
い。
【００３５】フレキシブル基板２０には、フォトレジス
トやソルダレジストなどのレジスト３２が設けられてい
る。レジスト３２は、フレキシブル基板２０における配
線パターン２４が形成された面で、半導体チップ１０の
搭載領域の外側に形成されている。すなわち、配線パタ
ーン２４における半導体チップ１０に覆われずに露出し
た部分がレジスト３２で覆われている。また、レジスト
３２は、硬化して平坦性を有する厚みで形成されてい
る。こうすることで、フレキシブル基板２０におけるレ
ジスト３２が形成された部分の平坦性が確保される。そ
の結果、フレキシブル基板２０におけるレジスト３２が
形成されていない部分でも平坦性が確保され得る。レジ
スト３２は、配線パターン２４の保護膜となり、通常の
ＴＡＢ基板の製造工程やフレキシブル基板の製造工程の
構成を付加することなく厚みを調整するだけで平坦性を
確保する機能も有する。
トやソルダレジストなどのレジスト３２が設けられてい
る。レジスト３２は、フレキシブル基板２０における配
線パターン２４が形成された面で、半導体チップ１０の
搭載領域の外側に形成されている。すなわち、配線パタ
ーン２４における半導体チップ１０に覆われずに露出し
た部分がレジスト３２で覆われている。また、レジスト
３２は、硬化して平坦性を有する厚みで形成されてい
る。こうすることで、フレキシブル基板２０におけるレ
ジスト３２が形成された部分の平坦性が確保される。そ
の結果、フレキシブル基板２０におけるレジスト３２が
形成されていない部分でも平坦性が確保され得る。レジ
スト３２は、配線パターン２４の保護膜となり、通常の
ＴＡＢ基板の製造工程やフレキシブル基板の製造工程の
構成を付加することなく厚みを調整するだけで平坦性を
確保する機能も有する。
【００３６】本実施の形態は、上記のように構成されて
おり、以下その製造方法を説明する。まず、配線パター
ン２４が形成されたフレキシブル基板２０を用意する。
例えば、銅などの導電箔をエッチングして配線パターン
２４を形成することができる。フレキシブル基板２０と
してテープ基板を使用し、複数の配線パターン２４を連
続的に形成すれば、ＴＡＢを適用して半導体装置を製造
することができる。
おり、以下その製造方法を説明する。まず、配線パター
ン２４が形成されたフレキシブル基板２０を用意する。
例えば、銅などの導電箔をエッチングして配線パターン
２４を形成することができる。フレキシブル基板２０と
してテープ基板を使用し、複数の配線パターン２４を連
続的に形成すれば、ＴＡＢを適用して半導体装置を製造
することができる。
【００３７】フレキシブル基板２０に、半導体チップ１
０の搭載領域を避けて、配線パターン２４が形成された
面にレジスト３２を塗る。レジスト３２は、硬化したと
きにフレキシブル基板２０が平坦性を有するようになる
厚みで塗布する。そのためには、塗布工程を複数回行っ
てもよい。
０の搭載領域を避けて、配線パターン２４が形成された
面にレジスト３２を塗る。レジスト３２は、硬化したと
きにフレキシブル基板２０が平坦性を有するようになる
厚みで塗布する。そのためには、塗布工程を複数回行っ
てもよい。
【００３８】この塗布工程の前であっても良いが好まし
くはその後に、フレキシブル基板２０における配線パタ
ーン２４が形成された面と、半導体チップ１０における
電極１２又はバンプ１４が形成された面と、の少なくと
も一方に異方性導電材料２６を設ける。異方性導電材料
２６が異方性導電膜である場合には、これを貼り付け
る。続いて、半導体チップ１０及びフレキシブル基板２
０の少なくとも一方を押圧して、両者を接着するととも
に、配線パターン２４と電極１２とを電気的に導通させ
る。
くはその後に、フレキシブル基板２０における配線パタ
ーン２４が形成された面と、半導体チップ１０における
電極１２又はバンプ１４が形成された面と、の少なくと
も一方に異方性導電材料２６を設ける。異方性導電材料
２６が異方性導電膜である場合には、これを貼り付け
る。続いて、半導体チップ１０及びフレキシブル基板２
０の少なくとも一方を押圧して、両者を接着するととも
に、配線パターン２４と電極１２とを電気的に導通させ
る。
【００３９】このボンディング工程の前又は後のいずれ
であってもよいが、複数の外部電極３０を設ける。例え
ば、ハンダボールを搭載することで外部電極３０を設け
ることができる。以上の工程によって、図１に示す半導
体装置を製造することができる。
であってもよいが、複数の外部電極３０を設ける。例え
ば、ハンダボールを搭載することで外部電極３０を設け
ることができる。以上の工程によって、図１に示す半導
体装置を製造することができる。
【００４０】以上述べた構造以外で、フェースアップで
半導体チップが実装される場合は、半導体チップはダイ
ボンディングされ、その電極と配線パターンは、ワイヤ
ーボンディングで接続され、その後半導体チップの実装
部は樹脂で覆われることが多い。フェースダウンで実装
される場合は、前述してきた異方性導電膜による接合の
他に、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ
−Ｓｎ、ハンダなどによる金属接合によるもの、絶縁樹
脂の収縮力によるものなどの方法があり、そのいずれの
方法を用いても良い。これは以下の実施の形態でも同様
である。
半導体チップが実装される場合は、半導体チップはダイ
ボンディングされ、その電極と配線パターンは、ワイヤ
ーボンディングで接続され、その後半導体チップの実装
部は樹脂で覆われることが多い。フェースダウンで実装
される場合は、前述してきた異方性導電膜による接合の
他に、導電樹脂ペーストによるもの、Ａｕ−Ａｕ、Ａｕ
−Ｓｎ、ハンダなどによる金属接合によるもの、絶縁樹
脂の収縮力によるものなどの方法があり、そのいずれの
方法を用いても良い。これは以下の実施の形態でも同様
である。
【００４１】また、フレキシブル基板は、両面、多層、
ビルドアップ型のいずれを用いても良く、この場合、外
部端子搭載用のランドは半導体チップ搭載面とは逆の面
に形成され、外部端子以外の部分にスルーホールが形成
され、半導体チップと結線されていても良い。これも、
以下の実施の形態でも同様である。
ビルドアップ型のいずれを用いても良く、この場合、外
部端子搭載用のランドは半導体チップ搭載面とは逆の面
に形成され、外部端子以外の部分にスルーホールが形成
され、半導体チップと結線されていても良い。これも、
以下の実施の形態でも同様である。
【００４２】（第２の実施の形態）図２は、第２の実施
の形態に係る半導体装置を示す図である。図２に示す半
導体装置は、図１に示す半導体装置と比べて、フレキシ
ブル基板４０及びレジスト４２において異なり、これ以
外の構成は同じである。
の形態に係る半導体装置を示す図である。図２に示す半
導体装置は、図１に示す半導体装置と比べて、フレキシ
ブル基板４０及びレジスト４２において異なり、これ以
外の構成は同じである。
【００４３】フレキシブル基板４０は、内部にコア層４
４を有する点で、図１に示すフレキシブル基板２０と異
なり、これ以外の点では同じである。コア層４４は、平
坦性を確保する強度を有する。したがって、波をうった
状態になりやすいほど薄くて、平坦性を確保しにくいフ
レキシブル基板４０であっても、内部にコア層４４が存
在ることで平坦性が確保される。コア層４４は、フレキ
シブル基板４０に形成されるスルーホール４６を避けて
設けられる。こうすることで、スルーホール４６内に外
部端子３０を設けたときに、フレキシブル基板４０を構
成する材料、例えばポリイミド樹脂などが、外部端子３
０とコア層４０との間に介在する。そして、外部端子３
０に加えられる応力を緩和することができ、コア層４４
が金属で形成されていても外部端子３０とコア層４４と
の電気的な導通を遮断することができる。また、コア層
４４は、高周波特性を向上させる目的で、ＧＮＤや電源
プレーンを兼ねていても良い。
４を有する点で、図１に示すフレキシブル基板２０と異
なり、これ以外の点では同じである。コア層４４は、平
坦性を確保する強度を有する。したがって、波をうった
状態になりやすいほど薄くて、平坦性を確保しにくいフ
レキシブル基板４０であっても、内部にコア層４４が存
在ることで平坦性が確保される。コア層４４は、フレキ
シブル基板４０に形成されるスルーホール４６を避けて
設けられる。こうすることで、スルーホール４６内に外
部端子３０を設けたときに、フレキシブル基板４０を構
成する材料、例えばポリイミド樹脂などが、外部端子３
０とコア層４０との間に介在する。そして、外部端子３
０に加えられる応力を緩和することができ、コア層４４
が金属で形成されていても外部端子３０とコア層４４と
の電気的な導通を遮断することができる。また、コア層
４４は、高周波特性を向上させる目的で、ＧＮＤや電源
プレーンを兼ねていても良い。
【００４４】コア層４４によってフレキシブル基板４０
の平坦性が確保されるので、レジスト４２は、配線パタ
ーン２４の保護膜となるに足りる厚さで形成すればよ
い。ただし、レジスト４２は、平坦性を確保できるほど
の厚みであってもよい。
の平坦性が確保されるので、レジスト４２は、配線パタ
ーン２４の保護膜となるに足りる厚さで形成すればよ
い。ただし、レジスト４２は、平坦性を確保できるほど
の厚みであってもよい。
【００４５】本実施の形態は、上記のように構成されて
おり、その製造方法では、配線パターン２４が形成され
るとともにコア層４４を内蔵するフレキシブル基板４０
を用意する。フレキシブル基板４０に、半導体チップ１
０の搭載領域を避けて、配線パターン２４が形成された
面にレジスト４２を塗る。レジスト４２は、配線パター
ン２４を保護するに足りる厚みで形成すればよいが、硬
化したときに平坦性を有するほどの厚みであってもよ
い。この塗布工程の前であっても良いが好ましくはその
後に、半導体チップ１０をフレキシブル基板４０に搭載
してボンディングする工程と、複数の外部電極３０を設
ける工程と、を行う。以上の工程によって、図２に示す
半導体装置を製造することができる。コア層４４の形成
によって、電気的特性が向上するのみならず熱的な特性
も向上させることができる。
おり、その製造方法では、配線パターン２４が形成され
るとともにコア層４４を内蔵するフレキシブル基板４０
を用意する。フレキシブル基板４０に、半導体チップ１
０の搭載領域を避けて、配線パターン２４が形成された
面にレジスト４２を塗る。レジスト４２は、配線パター
ン２４を保護するに足りる厚みで形成すればよいが、硬
化したときに平坦性を有するほどの厚みであってもよ
い。この塗布工程の前であっても良いが好ましくはその
後に、半導体チップ１０をフレキシブル基板４０に搭載
してボンディングする工程と、複数の外部電極３０を設
ける工程と、を行う。以上の工程によって、図２に示す
半導体装置を製造することができる。コア層４４の形成
によって、電気的特性が向上するのみならず熱的な特性
も向上させることができる。
【００４６】（第３の実施の形態）図３は、第３の実施
の形態に係る半導体装置を示す図である。図３に示す半
導体装置において、フレキシブル基板２０に補強パター
ン４８が形成されている。また、図１に示す厚みのレジ
スト３２の代わりに図２に示す厚みのレジスト４２が形
成されている。これ以外の構成は、図１に示す半導体装
置と同じである。
の形態に係る半導体装置を示す図である。図３に示す半
導体装置において、フレキシブル基板２０に補強パター
ン４８が形成されている。また、図１に示す厚みのレジ
スト３２の代わりに図２に示す厚みのレジスト４２が形
成されている。これ以外の構成は、図１に示す半導体装
置と同じである。
【００４７】補強パターン４８は、フレキシブル基板２
０における外部端子３０が形成された面に、外部端子３
０を避けて設けられている。補強パターン４８は、配線
パターン２４とは反対側の面に設けられている。補強パ
ターン４８は、例えば銅などの金属で形成され、平坦性
を確保する強度を有する。したがって、波をうった状態
になりやすいほど薄くて、平坦性を確保しにくいフレキ
シブル基板２０であっても、補強パターン４８が設けら
れていることで平坦性が確保される。補強パターン４８
によってフレキシブル基板２０の平坦性が確保されるの
で、レジスト４２は、配線パターン２４の保護膜となる
に足りる厚さで形成すればよい。ただし、レジスト４２
は、平坦性を確保できるほどの厚みであってもよい。補
強パターン４８が金属で形成されるときには、これにも
保護膜を形成することが好ましい。
０における外部端子３０が形成された面に、外部端子３
０を避けて設けられている。補強パターン４８は、配線
パターン２４とは反対側の面に設けられている。補強パ
ターン４８は、例えば銅などの金属で形成され、平坦性
を確保する強度を有する。したがって、波をうった状態
になりやすいほど薄くて、平坦性を確保しにくいフレキ
シブル基板２０であっても、補強パターン４８が設けら
れていることで平坦性が確保される。補強パターン４８
によってフレキシブル基板２０の平坦性が確保されるの
で、レジスト４２は、配線パターン２４の保護膜となる
に足りる厚さで形成すればよい。ただし、レジスト４２
は、平坦性を確保できるほどの厚みであってもよい。補
強パターン４８が金属で形成されるときには、これにも
保護膜を形成することが好ましい。
【００４８】本実施の形態は、上記のように構成されて
おり、その製造方法では、一方の面に配線パターン２４
が形成されるとともに他方の面に補強パターン４８が形
成されたフレキシブル基板２０を用意する。配線パター
ン２４及び補強パターン４８のうち少なくとも一方は、
フレキシブル基板２０に銅などの導電箔を貼り付け、こ
れをエッチングして形成することができる。フレキシブ
ル基板２０に、半導体チップ１０の搭載領域を避けて、
配線パターン２４が形成された面にレジスト４２を塗
る。レジスト４２は、配線パターン２４を保護するに足
りる厚みで形成すればよいが、硬化したときに平坦性を
有するほどの厚みであってもよい。この塗布工程の前で
あっても良いが好ましくはその後に、半導体チップ１０
をフレキシブル基板２０に搭載してボンディングする工
程と、複数の外部電極３０を設ける工程と、を行う。以
上の工程によって、図３に示す半導体装置を製造するこ
とができる。補強パターン４８は、図示した構成以外
に、特に平坦性が悪くなりがちな部分、すなわち半導体
チップよりも外側の部分に主として形成してもよい。こ
れは以下の実施の形態でも同様である。
おり、その製造方法では、一方の面に配線パターン２４
が形成されるとともに他方の面に補強パターン４８が形
成されたフレキシブル基板２０を用意する。配線パター
ン２４及び補強パターン４８のうち少なくとも一方は、
フレキシブル基板２０に銅などの導電箔を貼り付け、こ
れをエッチングして形成することができる。フレキシブ
ル基板２０に、半導体チップ１０の搭載領域を避けて、
配線パターン２４が形成された面にレジスト４２を塗
る。レジスト４２は、配線パターン２４を保護するに足
りる厚みで形成すればよいが、硬化したときに平坦性を
有するほどの厚みであってもよい。この塗布工程の前で
あっても良いが好ましくはその後に、半導体チップ１０
をフレキシブル基板２０に搭載してボンディングする工
程と、複数の外部電極３０を設ける工程と、を行う。以
上の工程によって、図３に示す半導体装置を製造するこ
とができる。補強パターン４８は、図示した構成以外
に、特に平坦性が悪くなりがちな部分、すなわち半導体
チップよりも外側の部分に主として形成してもよい。こ
れは以下の実施の形態でも同様である。
【００４９】（第４の実施の形態）図４は、第４の実施
の形態に係る半導体装置を示す図である。図４に示す半
導体装置において、フレキシブル基板２０に補強パター
ン５０が形成されている。図５は、図４のＶ−Ｖ線断面
図である。また、図１に示す厚みのレジスト３２の代わ
りに図２に示す厚みのレジスト４２が形成されている。
また、これ以外の構成は、図１に示す半導体装置と同じ
である。
の形態に係る半導体装置を示す図である。図４に示す半
導体装置において、フレキシブル基板２０に補強パター
ン５０が形成されている。図５は、図４のＶ−Ｖ線断面
図である。また、図１に示す厚みのレジスト３２の代わ
りに図２に示す厚みのレジスト４２が形成されている。
また、これ以外の構成は、図１に示す半導体装置と同じ
である。
【００５０】補強パターン５０は、フレキシブル基板２
０における配線パターン２４が形成された面に、配線パ
ターン２４を避けて設けられている。補強パターン５０
は、配線パターン２４と同じ面に設けられている。補強
パターン５０は、例えば銅などの金属で形成され、平坦
性を確保する強度を有し、この条件を満たせば、配線パ
ターン２４と同じ材料で同じ厚みで形成してもよい。補
強パターン５０が存在することで、波をうった状態にな
りやすいほど薄くて、平坦性を確保しにくいフレキシブ
ル基板２０であっても平坦性が確保される。補強パター
ン５０によってフレキシブル基板２０の平坦性が確保さ
れるので、レジスト４２は、配線パターン２４の保護膜
となるに足りる厚さで形成すればよい。ただし、レジス
ト４２は、平坦性を確保できるほどの厚みであってもよ
い。なお、レジスト４２は、補強パターン５０も覆うこ
とが好ましい。
０における配線パターン２４が形成された面に、配線パ
ターン２４を避けて設けられている。補強パターン５０
は、配線パターン２４と同じ面に設けられている。補強
パターン５０は、例えば銅などの金属で形成され、平坦
性を確保する強度を有し、この条件を満たせば、配線パ
ターン２４と同じ材料で同じ厚みで形成してもよい。補
強パターン５０が存在することで、波をうった状態にな
りやすいほど薄くて、平坦性を確保しにくいフレキシブ
ル基板２０であっても平坦性が確保される。補強パター
ン５０によってフレキシブル基板２０の平坦性が確保さ
れるので、レジスト４２は、配線パターン２４の保護膜
となるに足りる厚さで形成すればよい。ただし、レジス
ト４２は、平坦性を確保できるほどの厚みであってもよ
い。なお、レジスト４２は、補強パターン５０も覆うこ
とが好ましい。
【００５１】本実施の形態は、上記のように構成されて
おり、その製造方法では、一方の面に配線パターン２４
及び補強パターン５０が形成されたフレキシブル基板２
０を用意する。フレキシブル基板２０に銅などの導電箔
を貼り付け、これをエッチングして、配線パターン２４
及び補強パターン５０を同時に形成してもよい。そし
て、フレキシブル基板２０に、半導体チップ１０の搭載
領域を避けて、配線パターン２４が形成された面にレジ
スト４２を塗る。レジスト４２は、配線パターン２４を
保護するに足りる厚みで形成すればよいが、硬化したと
きに平坦性を有するほどの厚みであってもよい。この塗
布工程の前であっても良いが好ましくはその後に、半導
体チップ１０をフレキシブル基板２０に搭載してボンデ
ィングする工程と、複数の外部電極３０を設ける工程
と、を行う。以上の工程によって、図４に示す半導体装
置を製造することができる。
おり、その製造方法では、一方の面に配線パターン２４
及び補強パターン５０が形成されたフレキシブル基板２
０を用意する。フレキシブル基板２０に銅などの導電箔
を貼り付け、これをエッチングして、配線パターン２４
及び補強パターン５０を同時に形成してもよい。そし
て、フレキシブル基板２０に、半導体チップ１０の搭載
領域を避けて、配線パターン２４が形成された面にレジ
スト４２を塗る。レジスト４２は、配線パターン２４を
保護するに足りる厚みで形成すればよいが、硬化したと
きに平坦性を有するほどの厚みであってもよい。この塗
布工程の前であっても良いが好ましくはその後に、半導
体チップ１０をフレキシブル基板２０に搭載してボンデ
ィングする工程と、複数の外部電極３０を設ける工程
と、を行う。以上の工程によって、図４に示す半導体装
置を製造することができる。
【００５２】図６には、本実施の形態に係る半導体装置
１００を実装した回路基板２００が示されている。回路
基板２００には例えばガラスエポキシ基板等の有機系基
板を用いることが一般的である。回路基板２００には例
えば銅からなる配線パターン２１０が所望の回路となる
ように形成されていて、それらの配線パターン２１０と
半導体装置１００の外部端子３０とを機械的に接続する
ことでそれらの電気的導通を図る。
１００を実装した回路基板２００が示されている。回路
基板２００には例えばガラスエポキシ基板等の有機系基
板を用いることが一般的である。回路基板２００には例
えば銅からなる配線パターン２１０が所望の回路となる
ように形成されていて、それらの配線パターン２１０と
半導体装置１００の外部端子３０とを機械的に接続する
ことでそれらの電気的導通を図る。
【００５３】そして、本発明を適用した半導体装置１０
０を有する電子機器３００として、図７には、ノート型
パーソナルコンピュータが示されている。
０を有する電子機器３００として、図７には、ノート型
パーソナルコンピュータが示されている。
【００５４】なお、上記本発明の構成要件「半導体チッ
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、抵抗器、コンデンサ、コイル、発振器、フィル
タ、温度センサ、サーミスタ、バリスタ、ボリューム又
はヒューズなどがある。
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）を、基
板に実装して電子部品を製造することもできる。このよ
うな電子素子を使用して製造される電子部品として、例
えば、抵抗器、コンデンサ、コイル、発振器、フィル
タ、温度センサ、サーミスタ、バリスタ、ボリューム又
はヒューズなどがある。
【図１】図１は、本発明の第１の実施の形態に係る半導
体装置を示す図である。
体装置を示す図である。
【図２】図２は、本発明の第２の実施の形態に係る半導
体装置を示す図である。
体装置を示す図である。
【図３】図３は、本発明の第３の実施の形態に係る半導
体装置を示す図である。
体装置を示す図である。
【図４】図４は、本発明の第４の実施の形態に係る半導
体装置を示す図である。
体装置を示す図である。
【図５】図５は、図４のＶ−Ｖ線断面図であるる。
【図６】図６は、本実施の形態に係る回路基板を示す図
である。
である。
【図７】図７は、本発明に係る方法を適用して製造され
た半導体装置を実装した回路基板を備える電子機器を示
す図である。
た半導体装置を実装した回路基板を備える電子機器を示
す図である。
１０ 半導体装置 １２ 電極 １４ バンプ ２０ フレキシブル基板 ２２ スルーホール ２４ 配線パターン ２６ 異方性導電材料 ３０ 外部端子 ３２ レジスト ４０ フレキシブル基板 ４２ レジスト ４４ コア層 ４６ スルーホール ４８ 補強パターン
Claims (13)
- 【請求項１】 半導体チップと、 前記半導体チップが一方の面に搭載され、前記半導体チ
ップよりも大きいフレキシブル基板と、 前記フレキシブル基板の前記一方の面における前記半導
体チップの搭載領域及びその外側の領域に形成されて、
前記半導体チップと電気的に接続される配線パターン
と、 前記フレキシブル基板の前記一方の面における少なくと
も前記搭載領域よりも外側の領域で、前記配線パターン
の少なくとも一部を覆うとともに硬化して平坦性を有す
る厚みのレジストと、 前記フレキシブル基板の他方の面において、前記一方の
面の前記搭載領域に対応する領域の外側の領域に設けら
れて前記配線パターンに電気的に接続される複数の外部
端子と、 を含む半導体装置。 - 【請求項２】 半導体チップと、 前記半導体チップが一方の面に搭載され、前記半導体チ
ップよりも大きく、内部に平坦性を有するコア層を有す
るフレキシブル基板と、 前記フレキシブル基板の前記一方の面における前記半導
体チップの搭載領域及びその外側の領域に形成されて、
前記半導体チップと電気的に接続される配線パターン
と、 前記フレキシブル基板の他方の面において、前記一方の
面の前記搭載領域に対応する領域の外側の領域に設けら
れて前記配線パターンに電気的に接続される複数の外部
端子と、 を含む半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、 前記フレキシブル基板には、前記複数の外部端子が設け
られる複数のスルーホールが形成され、 前記コア層は、前記スルーホールを避けて設けられる半
導体装置。 - 【請求項４】 半導体チップと、 前記半導体チップが一方の面に搭載され、前記半導体チ
ップよりも大きいフレキシブル基板と、 前記フレキシブル基板の前記一方の面における前記半導
体チップの搭載領域及びその外側の領域に形成されて、
前記半導体チップと電気的に接続される配線パターン
と、 前記フレキシブル基板の他方の面において、前記一方の
面の前記搭載領域に対応する領域の外側の領域に設けら
れて前記配線パターンに電気的に接続される複数の外部
端子と、 前記フレキシブル基板の前記他方の面で、前記外部電極
を避けて形成され、平坦性を有する補強パターンと、 を含む半導体装置。 - 【請求項５】 半導体チップと、 前記半導体チップが一方の面に搭載され、前記半導体チ
ップよりも大きいフレキシブル基板と、 前記フレキシブル基板の前記一方の面における前記半導
体チップの搭載面及びその外側の領域に形成されて、前
記半導体チップと電気的に接続される配線パターンと、 前記フレキシブル基板の前記一方の面で、前記配線パタ
ーンを避けて形成され、平坦性を有する補強パターン
と、 前記フレキシブル基板の他方の面において、前記一方の
面の前記搭載面に対応する領域の外側の領域に設けられ
て前記配線パターンに電気的に接続される複数の外部端
子と、 を含む半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、 前記補強パターンは、前記配線パターンと同じ材料で同
じ厚みで形成されている半導体装置。 - 【請求項７】 請求項１から請求項６のいずれかに記載
の半導体装置において、 前記半導体チップは、接着剤に導電粒子が含有されてな
る異方性導電材料を介して、前記フレキシブル基板にフ
ェースダウン実装される半導体装置。 - 【請求項８】 請求項１から請求項７のいずれかに記載
の半導体装置が搭載された回路基板。 - 【請求項９】 請求項１から請求項７のいずれかに記載
の半導体装置を備える電子機器。 - 【請求項１０】 半導体チップと、前記半導体チップよ
りも大きくて一方の面における前記半導体チップの搭載
領域及びその外側の領域に配線パターンが形成されたフ
レキシブル基板と、を用意する工程と、 前記フレキシブル基板の前記一方の面における少なくと
も前記半導体チップの搭載領域よりも外側の領域に、硬
化して平坦性を有する厚みでレジストを塗って前記配線
パターンの少なくとも一部を覆う工程と、 前記半導体チップを前記フレキシブル基板の前記一方の
面に搭載して、前記半導体チップと前記配線パターンと
を電気的に接続する工程と、 前記フレキシブル基板の他方の面において、前記一方の
面の前記搭載領域に対応する領域の外側の領域に、前記
配線パターンに電気的に接続される複数の外部端子を設
ける工程と、 を含む半導体装置の製造方法。 - 【請求項１１】 半導体チップの搭載領域及びその外側
の領域に位置する配線パターンと、前記配線パターンを
避ける領域に位置する補強パターンと、を同時に形成し
て、前記半導体チップよりも大きくて前記配線パターン
及び補強パターンが一方の面に形成されたフレキシブル
基板を得る工程と、 前記半導体チップを前記フレキシブル基板の前記一方の
面に搭載して、前記半導体チップと前記配線パターンと
を電気的に接続する工程と、 前記フレキシブル基板の他方の面において、前記一方の
面の前記搭載領域に対応する領域の外側の領域に、前記
配線パターンに電気的に接続される複数の外部端子を設
ける工程と、 を含む半導体装置の製造方法。 - 【請求項１２】 請求項１１記載の半導体装置の製造方
法において、 導電箔をエッチングして前記配線パターン及び補強パタ
ーンを同時に形成する半導体装置の製造方法。 - 【請求項１３】 請求項１０から請求項１２のいずれか
に記載の半導体装置の製造方法において、 接着剤に導電粒子が含有されてなる異方性導電材料を介
して、前記半導体チップを前記フレキシブル基板にフェ
ースダウン実装する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP489399A JP3841135B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置、回路基板及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP489399A JP3841135B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置、回路基板及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208663A true JP2000208663A (ja) | 2000-07-28 |
| JP3841135B2 JP3841135B2 (ja) | 2006-11-01 |
Family
ID=11596362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP489399A Expired - Fee Related JP3841135B2 (ja) | 1999-01-12 | 1999-01-12 | 半導体装置、回路基板及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3841135B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164594A (ja) * | 2007-12-11 | 2009-07-23 | Dainippon Printing Co Ltd | 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
| KR101092945B1 (ko) * | 2009-12-18 | 2011-12-12 | 삼성전기주식회사 | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 |
| CN106684003A (zh) * | 2016-12-29 | 2017-05-17 | 清华大学 | 扇出型封装结构及其制作方法 |
-
1999
- 1999-01-12 JP JP489399A patent/JP3841135B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164594A (ja) * | 2007-12-11 | 2009-07-23 | Dainippon Printing Co Ltd | 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
| JP2012231176A (ja) * | 2007-12-11 | 2012-11-22 | Dainippon Printing Co Ltd | 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
| KR101092945B1 (ko) * | 2009-12-18 | 2011-12-12 | 삼성전기주식회사 | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 |
| CN106684003A (zh) * | 2016-12-29 | 2017-05-17 | 清华大学 | 扇出型封装结构及其制作方法 |
| CN106684003B (zh) * | 2016-12-29 | 2019-03-29 | 清华大学 | 扇出型封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3841135B2 (ja) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| JP2005294547A (ja) | 半導体装置およびその製造方法 | |
| JPH11307689A (ja) | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 | |
| US6507095B1 (en) | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| US6815830B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| JPH1197573A (ja) | 半導体パッケージ | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| WO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| JP2001308258A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JPH08330355A (ja) | 半導体装置 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006210796A (ja) | 回路装置およびその製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |