JP2012231176A - 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 - Google Patents

半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP2012231176A
JP2012231176A JP2012166130A JP2012166130A JP2012231176A JP 2012231176 A JP2012231176 A JP 2012231176A JP 2012166130 A JP2012166130 A JP 2012166130A JP 2012166130 A JP2012166130 A JP 2012166130A JP 2012231176 A JP2012231176 A JP 2012231176A
Authority
JP
Japan
Prior art keywords
substrate
external terminal
internal
external
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012166130A
Other languages
English (en)
Inventor
Chikao Ikenaga
永 知加雄 池
Shozo Ishikawa
川 祥 三 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012166130A priority Critical patent/JP2012231176A/ja
Publication of JP2012231176A publication Critical patent/JP2012231176A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置用基板および樹脂封止型半導体装置を平面方向で十分に小型化すること。
【解決手段】半導体装置用基板１０は、基板１と、基板１上に平面状に配置され、基板１側を向いた外部端子面１２ｐｂ，１２ｑｂを有する複数の外部端子部１２ｐ，１２ｑと、基板１上に平面状に配置され、基板１に対して反対側を向いた内部端子面１１ａを有する複数の内部端子部１１と、を備えている。内部端子部１１と外部端子部１２ｐ，１２ｑとは配線部１７によって接続されている。一部の外部端子部１２ｐは、基板１上であって、半導体素子５０が配置される配置予定領域Ａ内に配置されている。一部の外部端子部１２ｐ以外の外部端子部１２ｑは、基板１上であって、配線予定領域Ａ外に配置されている。
【選択図】図２

Description

本発明は、平面方向で小型化された樹脂封止型半導体装置および当該樹脂封止型半導体装置の製造方法、並びに、このような樹脂封止型半導体装置を得るための半導体装置用基板および当該半導体装置用基板の製造方法に関する。
従来の樹脂封止型半導体装置は、図７（ｄ）に示すように、内部端子面７０ａと外部端子面７０ｂを表裏一体に持つ複数の端子部７０と、ダイパッド７５上に配置された半導体素子５０と、各端子部７０の内部端子面７０ａと半導体素子５０とを接続するワイヤ３０と、各端子部７０の外部端子面７０ｂの一部を外部に露出させるように端子部７０、ダイパッド７５、半導体素子５０およびワイヤ３０を封止した樹脂部材からなる樹脂封止部４０とを備えている（特許文献１乃至３参照）。
また、後述のように、半導体装置から基板１を剥離する際に加わる力によって、樹脂封止部４０と端子部７０とが剥離したり、端子部７０にクラックが入ったりすることを防止するために各端子部７０の内部端子面（上面）７０ａの周縁には突起部７０ｔが形成されている（図７（ａ）−（ｄ）参照）。また、図７（ａ）−（ｄ）に示すように、ダイパッド７５の上面の周縁にも突起部７５ｔが形成されている（特許文献２参照）。
このような樹脂封止型半導体装置は以下のようにして製造される。すなわち、まず、基板１を準備する（図７（ａ）参照）。次に、基板１の表面側にめっきを施して、内部端子面７０ａと外部端子面７０ｂを表裏一体に持つ複数の端子部７０と、ダイパッド７５とを形成する（図７（ａ）参照）。なお、このとき、各端子部７０の内部端子面７０ａの周縁には突起部７０ｔが形成され、ダイパッド７５の上面の周縁には突起部７５ｔが形成される。
次に、当該ダイパッド７５上に半導体素子５０を載置し、その後、ワイヤ３０によって、半導体素子５０と端子部の内部端子面７０ａとを電気的に接続する（図７（ｂ）参照）。次に、樹脂材料からなる樹脂封止部４０によって、端子部７０、ダイパッド７５、半導体素子５０およびワイヤ３０を封止する（図７（ｃ）参照）。次に、半導体装置から基板１を除去し、端子部７０の外部端子面７０ｂを露出させる（図７（ｄ）参照）。
特開昭５９−２０８７５６号公報 特開２００２−２８９７３９号公報 特開２００２−１６１８１号公報
このような樹脂封止型半導体装置は基板１を有していないため、その厚みを薄くすることができる。しかしながら、端子部７０が内部端子面７０ａと外部端子面７０ｂを表裏一体に持っているため、各端子部７０をダイパッド７５の周縁方向外方に配置する必要があり、いわゆるFan-Out型のものしか製造することができない。このため、樹脂封止型半導体装置を平面方向（厚み方向と垂直な方向）で十分に小型にすることができていない。
本発明は、このような点を考慮してなされたものであり、平面方向で十分に小型化された樹脂封止型半導体装置および当該樹脂封止型半導体装置の製造方法、並びに、このような樹脂封止型半導体装置を得るための半導体装置用基板および当該半導体装置用基板の製造方法を提供することを目的とする。
本発明の第１の態様による半導体装置用基板は、
金属製の基板と、
基板上に平面状に配置され、基板側を向いた外部端子面を有する複数の外部端子部と、 基板上に平面状に配置され、基板に対して反対側を向いた内部端子面を有する複数の内部端子部と、
内部端子部と外部端子部とを基板上で平面状に接続する配線部と、を備え、
少なくとも一部の外部端子部が、基板上であって、半導体素子が配置される配置予定領域内に配置されている。
このような構成により、一部の外部端子部を、基板上であって、半導体素子が配置される配置予定領域内に配置することができ、半導体装置用基板を平面方向で十分に小型化することができる。
本発明の第１の態様による半導体装置用基板において、内部端子部は、基板上であって、半導体素子が配置される配置予定領域外に全て配置されていることが好ましい。
このような構成により、内部端子部が配置予定領域に配置される半導体素子と重なって配置されてしまうことを防止することができ、内部端子部と半導体素子とをワイヤボンディングで確実に接続することができる。
一方、フリップチップ方式で内部端子部と半導体素子を接続する場合は、半導体素子に端子と内部端子部を内部接続部（例えばバンプ）を介して電気的に接続している。従って、内部端子部は、基板上であって、半導体素子が配置される配置予定領域内に全て配置されていることが好ましい。
本発明の第１の態様による半導体装置用基板において、半導体素子の配置予定領域内に配置された前記一部の外部端子部以外の外部端子部は、基板上であって、内部端子部に対して平面方向外方に配置されていることが好ましい。
このような構成により、任意の個数の外部端子部を配置することができ、半導体素子が配置される配置予定領域内に配置された外部端子部だけでは足りない外部端子部の個数を補うことができる。
本発明の第１の態様による半導体装置用基板において、内部端子部は、基板上であって、半導体素子が配置される配線領域内に全て配置されることが好ましい。
本発明の第１の態様による半導体装置用基板において、内部端子部は、基板に対して反対側の端部が内部接続用めっき層からなり、外部端子部は、基板側の端部が外部接続用めっき層からなることが好ましい。
このような構成により、内部端子部の内部接続用めっき層が内部端子面を構成し、外部端子部の外部接続用めっき層が外部端子面を構成する。このため、内部端子部の内部端子面に、後述する内部接続部、例えばワイヤボンド接続のワイヤや、フリップチップ実装のバンプを容易に接続することができ、また、外部端子部の外部端子面に、後述する外部接続部、例えばボールグリッドアレイ用のはんだボールを容易に接続することができる。
本発明による樹脂封止型半導体装置は、
平面状に配置され、一方側を向いた内部端子面を有する複数の内部端子部と、
平面状に配置され、他方側を向いた外部端子面を有する複数の外部端子部と、
内部端子部と外部端子部とを平面状に接続する配線部と、
一部の外部端子部の一方側に、絶縁性の樹脂層（例えばダイアタッチフィルム、絶縁性ダイアタッチ剤など）を介して載置された半導体素子と、
半導体素子と内部端子部の内部端子面とを接続する内部接続部と、
少なくとも外部端子部の外部端子面が露出するように、内部端子部、外部端子部、半導体素子、内部接続部および配線部を封止する樹脂封止部と、
を備えている。
このような構成により、半導体素子を、一部の外部端子部の一方側に絶縁性の樹脂層を介して載置することができ、樹脂封止型半導体装置を平面方向で十分に小型化することができる。
本発明による樹脂封止型半導体装置において、樹脂部封止部のうち外部端子部の外部端子面側に配置され、当該外部端子面に対応する開口部を有する外部絶縁層と、外部絶縁層の開口部に埋設され、外部端子部の外部端子面に接続された外部接続部と、をさらに備えていることが好ましい。
このような外部絶縁層（例えばソルダレジスト）を設けることにより、外部端子部のみ外部端子として機能させることができ、不測の箇所で短絡などの弊害が生じることを防止することができる。また、このような外部接続部を設けることによって、外部端子部の外部端子面を、外部接続部を介して、プリント配線板の配線などの外部部材と容易に電気的に接続することができる。
本発明による樹脂封止型半導体装置において、ワイヤボンディング接続に用いる内部端子部は、半導体素子に対して平面方向外方に全て配置されていることが好ましい。一方フリップチップ実装に用いられる内部端子部は、半導体素子に対して平面方向内方に全て配置されていることが好ましい。
このような構成により、内部端子部と半導体素子とを確実に電気的に接続することができる。
本発明による樹脂封止型半導体装置において、絶縁性の樹脂層を介して半導体素子が載置された前記一部の外部端子部以外の外部端子部は、内部端子部に対して平面方向外方に配置されていることが好ましい。
このような構成により、任意の個数の外部端子部を配置することができ、半導体素子が配置される配置予定領域内に配置された外部端子部だけでは足りない外部端子部の個数を補うことができる。
本発明による樹脂封止型半導体装置において、半導体と接続されている内部端子部は、半導体素子に対して平面方向内方に全て配置されていることが好ましい。
このような構成により、配線部との接続強度を保ちつつ、基板上で各内部端子部の占める面積を小さくすることができる。
本発明による樹脂封止型半導体装置において、内部端子部は、一方側の端部が内部接続用めっき層からなり、外部端子部は、他方側の端部が外部接続用めっき層からなることが好ましい。
このような構成により、内部端子部の内部接続用めっき層が内部端子面を構成し、外部端子部の外部接続用めっき層が外部端子面を構成する。このため、内部端子部の内部端子面に内部接続部を容易に接続することができ、また、外部端子部の外部端子面に外部接続部を容易に接続することができる。
本発明による樹脂封止型半導体装置において、
内部端子部は、一方側の端部が内部接続用めっき層からなり、
外部端子部は、他方側の端部が外部接続用めっき層からなり、
内部端子部、外部端子部および配線部の他方の側の面は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕから選ばれる１種類以上の金属であることが好ましい。
このような構成により、内部端子部、外部端子部、配線部の他方の側の面をこのような金属材料で構成することで、基板をエッチングで除去する際に、内部端子部、外部端子部、配線部はエッチングされずに残り半導体装置を構成できることが好ましい。
本発明による半導体装置用基板の製造方法は、
金属製の基板の表面に、所望のパターンでレジストを設ける工程と、
基板の表面側にめっきを施して、基板と反対側の端部に内部端子面を有する複数の内部端子部と、基板側の端部に外部端子面を有する複数の外部端子部と、内部端子部と外部端子部とを接続する配線部とを形成する工程と、を備え、
一部の外部端子部が、基板上であって、半導体素子が配置される配置予定領域内に形成される。
このような製造方法によって、一部の外部端子部を、基板上であって、半導体素子が配置される配置予定領域内に配置することができ、平面方向で十分に小型化された半導体装置用基板を製造することができる。
本発明による半導体装置用基板の製造方法において、
金属製の基板の表面および裏面に感光性レジストを設ける工程と、
表面の感光性レジストに内部端子部と外部端子部と配線部のパターンを露光し、裏面の感光性レジストに基板を機械的に位置決めする治具穴を含む孔部のパターンを露光する工程と、
表面および裏面の感光性レジストを現像する工程と、
レジストが形成された基板の表面にめっきを施して内部端子部、外部端子部および配線部を形成し、裏面をエッチングして治具穴含む孔部を形成する工程と、
をさらに備えることが好ましい。
本発明による樹脂封止型半導体装置の製造方法は、
金属製の基板の表面に、所望のパターンでレジストを設ける工程と、
基板の表面側にめっきを施して、基板と反対側の端部に内部端子面を有する複数の内部端子部と、基板側の端部に外部端子面を有する複数の外部端子部と、内部端子部と外部端子部とを接続する配線部とを形成する工程と、
一部の外部端子部の基板と反対側の端部に絶縁性の樹脂層を介して半導体素子を載置する工程と、
内部接続部によって、半導体素子と内部端子部の内部端子面とを接続する工程と、
内部端子部、外部端子部、半導体素子、内部接続部および配線部を樹脂封止部によって封止する工程と、
基板を除去し、少なくとも外部端子部の外部端子面を露出させる工程と、
を備えている。
このような製造方法によって、半導体素子を、一部の外部端子部の一方側に絶縁性の樹脂層を介して載置することができ、平面方向で十分に小型化された樹脂封止型半導体装置を製造することができる。
本発明による樹脂封止型半導体装置の製造方法において、樹脂封止部のうち外部端子部の外部端子面側に、当該外部端子面に対応する開口部を有する外部絶縁層を設ける工程と、外部絶縁層の開口部に、外部端子部の外部端子面に接続される外部接続部を埋設する工程と、をさらに備えていることが好ましい。
このような外部絶縁層を設けることにより、外部端子部のみ外部端子として機能させることができ、不測の箇所で短絡などの弊害が生じない薄型の樹脂封止型半導体装置を製造することができる。また、このような外部接続部を設けることによって、外部端子部の外部端子面を、外部接続部を介して、プリント配線板の配線などの外部部材と容易に電気的に接続できる樹脂封止型半導体装置を製造することができる。
本発明による樹脂封止型半導体装置の製造方法において、基板を除去して外部端子面を露出する工程は、エッチングにより基板を除去することが好ましい。
このように基板を除去するのにエッチングを用いて化学的に溶解することで、外部端子部に機械的な力が働いて封止樹脂から剥離するのを防ぐことができる。このような基板の材質としては金属特に銅もしくは銅合金が好適であり、エッチング液としては塩化アンモニウム系のエッチング液を使用できる。
本発明の第２の態様による半導体装置用基板は、
金属製の基板と、
基板上に平面状に配置され、基板側の端部が外部端子面を有する外部接続用めっき層からなる複数の外部端子部と、
基板上に平面状に配置され、基板に対して反対側の端部が内部端子面を有する内部接続用めっき層からなる複数の内部端子部と、
内部端子部と外部端子部とを基板上で平面状に接続する配線部と、を備え、
内部端子部、外部端子部および配線部の基板と接する部分がＮｉ、Ｐｄ、Ａｇ、Ａｕのいずれかの金属であり、
外部端子部のうち外部接続用めっき層を除く部分の側面が、基板の法線方向に延在するとともに、外部接続用めっき層が形成されておらず、
内部端子部のうち内部接続用めっき層を除く部分の側面が、基板の法線方向に延在するとともに、内部接続用めっき層が形成されておらず、
少なくとも一部の外部端子部が、基板上であって、半導体素子が配置される配置予定領域内に配置されている。
このような構成により、一部の外部端子部を、基板上であって、半導体素子が配置される配置予定領域内に配置することができ、半導体装置用基板を平面方向で十分に小型化することができる。
本発明の第２の態様による半導体装置用基板において、基板は、銅または銅合金からなり、外部接続用めっき層および内部接続用めっき層の各々が、電解めっき法を用いて形成されることが好ましい。
本発明の第２の態様による半導体装置用基板において、内部端子部は、基板上であって、半導体素子が配置される配線予定領域内および配置予定領域外の両方に配置されていることが好ましい。
本発明の第２の態様による半導体装置用基板において、配置予定領域内に配置されている前記一部の外部端子部は、内部端子部に対して平面方向内方に配置され、当該一部の外部端子部以外の外部端子部は、内部端子部に対して平面方向外方に配置され、内部端子部は、外部端子部よりも大きさが小さくなっていることが好ましい。
本発明によれば、一部の外部端子部を、基板上であって、半導体素子が配置される配置予定領域内に配置することによって、平面方向で十分に小型化された半導体装置用基板を得ることができ、また、このような半導体装置用基板を用いて、半導体素子を、一部の外部端子部の一方側に絶縁性の樹脂層（例えばダイアタッチフィルム）を介して載置することによって、平面方向で十分に小型化された樹脂封止型半導体装置を得ることができる。
本発明の実施の形態による半導体装置用基板を示す概略断面図。 本発明の実施の形態による半導体装置用基板を示す平面図と、当該平面図の一部を拡大した拡大平面図。 本発明の実施の形態による樹脂封止型半導体装置を示す概略断面図。 本発明の実施の形態による半導体装置用基板の内部端子部を形成する工程を示したフロー図。 本発明の実施の形態による樹脂封止型半導体装置を製造する工程を示したフロー図。 内部端子部、外部端子部および配線部の層構成を例示した断面図。 従来の樹脂封止型半導体装置を製造する工程を示したフロー図。
実施の形態
以下、本発明に係る半導体装置用基板および樹脂封止型半導体装置の実施の形態について、図面を参照して説明する。ここで、図１乃至図５（ａ）−（ｆ）は本発明の実施の形態を示す図である。
図１および図２（ａ）（ｂ）に示すように、半導体装置用基板１０は、金属製の基板１と、基板１上に平面状に配置され、基板１側を向いた外部端子面１２ｐｂ，１２ｑｂを有する複数の外部端子部１２ｐ，１２ｑと、基板１上に平面状に配置され、基板１に対して反対側を向いた内部端子面１１ａを有する複数の内部端子部１１と、内部端子部１１と外部端子部１２ｐ，１２ｑとを基板上の平面内で接続する配線部１７と、を備えている。なお、ここで、図１は本実施の形態による半導体装置用基板１０の概略断面図であり、図２（ａ）は本実施の形態による半導体装置用基板の平面図であり、図２（ｂ）は当該平面図の一部を拡大した拡大平面図である。
また、図２（ａ）に示すように、一部の外部端子部１２ｐは、基板１上であって、半導体素子５０が配置される配置予定領域Ａ内に、マトリックス状に配置されている。より具体的には、これらの外部端子部１２ｐは、６行６列のマトリックスとなって配置されている。
また、図２（ａ）に示すように、内部端子部１１は、基板１上であって、半導体素子５０が配置される配置予定領域Ａ外に配置されており、ワイヤボンド接続に対応している。
より具体的には、これらの内部端子部１１は、配置予定領域Ａ外で、上述した６行６列のマトリックス状の外部端子部１２ｐを囲むようにして配置されている。一方フリップチップ実装の場合、内部端子部１１はバンプの位置に対応して半導体素子５０が配置される配置予定領域Ａ内に配置されるように変更されるが、一部の外部端子部１２ｐは配置予定領域Ａ内に配置されていることは変わらない。
なお、内部端子部１１の基板面に投影した平面形状は、略長円形状（図２（ａ）（ｂ）参照）または略長方形状からなっていることが好ましい。
また、図２（ａ）に示すように、配置予定領域Ａ内に配置された一部の外部端子部１２ｐ以外の外部端子部１２ｑは、基板１上であって、内部端子部１１に対して平面方向外方に配置されている。本実施の形態においては、図２（ａ）に示すように、外部端子部１２ｑは、３つずつ列（行）になって、配置されている。なお、このように、外部端子部１２ｐ，１２ｑは、内部端子部１１の平面方向内方および平面方向外方の両方（広い範囲）に配置されているのに対して、内部端子部１１は、マトリックス状の外部端子部１２ｐを囲む一箇所（狭い範囲）に配置されているので、内部端子部１１の大きさは、外部端子部１２ｐ，１２ｑの大きさよりも小さくする必要がある。
また、図２（ａ）に示すように、内部端子部１１と外部端子部１２ｐ，１２ｑとの間には、内部端子部１１と外部端子部１２ｐ，１２ｑとを接続する配線部１７が配置されている。
この配線部１７は、図２（ａ）（ｂ）に示すように、長円形状もしくは長方形状の内部端子部１１のうち、外部端子部１２ｐ，１２ｑと近い方の端部に接続されている。すなわち、図２（ａ）（ｂ）に示すように、配置予定領域Ａ内に配置された外部端子部１２ｐに接続された配線部１７は、内部端子部１１の当該外部端子部１２ｐ側の端部に接続されている。また、内部端子部１１に対して平面方向外方に配置された外部端子部１２ｑに接続された配線部１７は、内部端子部１１の当該外部端子部１２ｑ側の端部に接続されている。
なお、内部端子部１１および外部端子部１２ｐ，１２ｑは、Ａｇ、Ｐｄ、Ａｕのいずれか１種の金属からなる単層構造、または、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕのうち２種以上の金属からなる多層構造であることが好ましい。
また、内部端子部１１は、図１に示すように、基板１に対して反対側（図１における上方側）の端部が、後述するワイヤまたはバンプ（内部接続部）３０を接続しやすくするための内部接続用めっき層６１からなることが好ましい。なお、この内部接続用めっき層６１は、Ａｕ、Ｐｄ、Ａｇなどからなる単層めっきもしくは２種類以上の多層めっきとすることができ、厚みは０．０１〜５μｍ程度となることが好ましい。
また、同様に、外部端子部１２ｐ，１２ｑは、基板１側（図１における下方側）の端部が、後述する半田ボール（外部接続部）２５を接続しやすくするための外部接続用めっき層６２からなることが好ましい。なお、この外部接続用めっき層６２は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕなどからなる単層めっきもしくは２種類以上の多層めっきとすることができ、厚みは０．０１〜５μｍ程度となることが好ましい。
ところで、本実施の形態では、容易に製造するために、図１に示すように、内部端子部１１、外部端子部１２ｐ，１２ｑおよび配線部１７の各々は、同じ層構成からなっている。そして、内部端子部１１、外部端子部１２ｐ，１２ｑおよび配線部１７の各々は、基板１に対して反対側（上方側）の端部に設けられた内部接続用めっき層６１と、基板１側（下方側）の端部に設けられた外部接続用めっき層６２と、内部接続用めっき層６１と外部接続用めっき層６２との間に設けられた中間層６３とを有している。そして、外部端子部１２ｐ，１２ｑのうち内部接続用めっき層６１および外部接続用めっき層６２を除いた部分（本実施の形態では中間層６３）の側面は、基板１の法線方向（上下方向）に延在し、外部接続用めっき層６２が形成されていない。また、内部端子部１１のうち内部接続用めっき層６１および外部接続用めっき層６２を除いた部分（本実施の形態では中間層６３）の側面は、基板１の法線方向（上下方向）に延在し、内部接続用めっき層６１が形成されていない。
なお、内部端子部１１、外部端子部１２ｐ，１２ｑおよび配線部１７の構成は、上述のような態様に限られない。例えば、内部端子部１１および外部端子部１２ｐ，１２ｑの基板１側（下方側）の端部にだけ外部接続用めっき層６２を形成してもよいし、内部端子部１１および外部端子部１２ｐ，１２ｑの基板１に対して反対側（上方側）の端部にだけ内部接続用めっき層６１を形成してもよい。さらに、電解めっき法によってめっきを施す際に、適宜マスクを施して、内部端子部１１については、基板１に対して反対側（上方側）の端部に内部接続用めっき層６１を形成し、外部端子部１２ｐ，１２ｑについては、基板１側（下方側）の端部に外部接続用めっき層６１を形成してもよい。内部接続用めっきおよび外部接続用のめっきは、それぞれの端部へマスクを用いた部分めっきとすることで、貴金属めっきの使用量を減らすことができる。しかし、後述するように、本発明では、基板１をエッチングにより除去するため、内部端子部１１、外部端子部１２ｐ，１２ｑ、配線部１７の基板１側の部分は基板１のエッチング液に対し耐エッチング性のある金属、例えばＮｉ、Ｐｄ、Ａｇ、Ａｕで構成する必要がある。
図６は内部端子部１１、外部端子部１２ｐ，１２ｑおよび配線部１７の層構成を例示した断面図である。具体的には、図６（ａ）は内部端子部１１に内部接続部３０、外部端子部１２ｐ，１２ｑに外部接続部２５が取り付けられた状態を図示している。図６（ｂ）は内部端子部１１、外部端子部１２ｐ，１２ｑがそれぞれ基板１側からＮｉ／Ｐｄの２層めっきで構成されている例を示している。図６（ｃ）は内部端子部１１、外部端子部１２ｐ，１２ｑともＰｄの単層めっきで構成されている例を示している。図６（ｄ）は内部端子部１１、外部端子部１２ｐ，１２ｑとも基板１側からＮｉ／Ｃｕ／Ｎｉ／Ａｇの４層構成であるが外部接続用めっき層６２はＮｉ、内部接続用めっき層６１はＮｉ／Ａｇであり、Ｃｕは中間層６３を形成している。図６（ｅ）は基板１側からＡｕ／Ｎｉ／Ａｕの構成で、外部接続用めっき層６２をＡｕとし、内部接続用めっき層６１をＡｕの部分めっきで構成した例であり、Ｎｉは中間層６３を形成している。図６（ｆ）は基板１側からＡｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｕの５層で形成されている例で、外部接続用めっき層６１はＡｕ／Ｎｉからなり、内部接続用めっき層はＮｉ／Ａｕからなり、中間層６３はＣｕからなっている。これらのめっき層の合計厚さは５〜１００μｍの範囲が適している。厚さが５μｍより薄い場合内部端子部１１の強度として弱く、好ましくは各端子の厚さは１０μｍ以上である。一方、厚さが１００μｍより厚い場合、各端子部をめっきで形成するのに時間がかかり、コスト的に不利となる。
上述した内部端子部１１および外部端子部１２ｐ，１２ｑの層構成は、とりわけ、基板１側から順に、Ｎｉ／Ｐｄ、Ｎｉ／Ａｕ、Ｎｉ／Ａｕ／Ａｇ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ、Ｎｉ／Ｃｕ／Ｎｉ／Ａｇ、Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｕ、Ａｕ／Ｎｉ／Ａｕ、Ａｕ／Ｎｉ／Ａｇ、Ａｕ／Ｎｉ／Ｐｄ／Ａｕ、Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ、Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｇ、Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｕ、Ａｕ／Ｐｄ／Ｎｉ／Ａｕ、Ａｕ／Ｐｄ／Ｎｉ／Ａｇ、Ａｕ／Ｐｄ／Ｎｉ／Ｐｄ／Ａｕ、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｕ、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ／Ｎｉ／Ａｇ、またはＡｕ／Ｐｄ／Ｎｉ／Ｃｕ／Ｎｉ／Ｐｄ／Ａｕからなることが好ましい。
また、基板１には、基板１を位置決めしたり、基板１を搬送したりするために孔部１ａが設けられている（図４（ｅ）（ｆ）参照）。また、このような孔部１ａを設けることによって、熱膨張により基板１がひずむことを緩和することもできる。なお、図面を簡略化するために、図１および図２（ａ）（ｂ）には孔部１ａを図示していない。
また、上述した基板１を用いて製造される樹脂封止型半導体装置は、図３（ａ）に示すように、平面状に配置され、上方側（一方側）を向いた内部端子面１１ａを有する複数の内部端子部１１と、平面状に配置され、下方側（他方側）を向いた外部端子面１２ｐｂ，１２ｑｂを有する複数の外部端子部１２ｐ，１２ｑと、内部端子部１１と外部端子部１２ｐ，１２ｑとを接続する配線部１７と、を備えている。
また、図３（ａ）に示すように、一部の外部端子部１２ｐ（本実施の形態では、（６×６＝）３６個の外部端子部１２ｐ（図２（ａ）参照））の上方側には、絶縁性の接着剤層（例えばダイアタッチフィルム）３５を介して半導体素子５０が載置されている。また、半導体素子５０と内部端子部１１の内部端子面１１ａとは、内部接続部（図３（ａ）のワイヤ、またはフリップチップ実装の場合は図３（ｂ）のようなバンプ）３０によって電気的に接続されている。
また、図３（ａ）に示すように、内部端子部１１、外部端子部１２ｐ，１２ｑ、半導体素子５０、ワイヤ（内部接続部）３０および配線部１７は樹脂材料からなる樹脂封止部４０によって封止されている。なお、樹脂材料としては、従来から樹脂封止型半導体装置に用いられている電気絶縁性のものを用いることができ、特定の材料に限定されるものではない。
また、図３（ａ）に示すように、樹脂封止部４０のうち外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂ側には、当該外部端子面１２ｐｂ，１２ｑｂに対応する開口部２７を有するソルダーレジスト（外部絶縁層）２０が配置されている。また、ソルダーレジスト２０の開口部２７には半田ボール（外部接続部）２５が埋設され、当該半田ボール２５は外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂに接続されている。
次に、このような構成からなる本実施の形態の作用について述べる。
半導体装置用基板の製造方法
最初に、図４（ａ）−（ｅ）を用いて、半導体装置用基板１０の製造方法について説明する。なお、以下に説明する方法では、内部端子部１１、外部端子部１２ｐ，１２ｑおよび配線部１７が同じ層構成からなり、内部端子部１１および外部端子部１２ｐ，１２ｑの各々が、基板１側（下方側）の端部に外部接続用めっき層６２を有し、基板１に対して反対側（上方側）の端部に内部接続用めっき層６１を有するものを用いて説明する。
ところで、図４（ａ）−（ｅ）には、図面を簡略化するために、内部端子部１１を形成する工程を用いて説明しているが、外部端子部１２ｐ，１２ｑおよび配線部１７も、同様の方法によって形成される。
まず、基板１を準備する（図４（ａ）参照）。基板１は各端子部１１，１２ｐ、１２ｑを電解めっきで形成することから導体であることが好適であり、パッケージ完成後にエッチングで除去することから銅もしくは銅合金が好適である。その後、当該基板１の表面に付着した油や汚れを除去する（脱脂する）。
次に、基板１の表面および裏面の各々に、所望のパターンでめっき用レジスト３，およびエッチング用レジスト４を設ける。具体的には基板１の表面及び裏面に感光性レジスト層として、例えばドライフィルムレジストを貼り付ける（図４（ｂ）参照）。その後、当該ドライフィルムレジスト（ＤＦＲ）３，４を所望のパターンで露光し、現像する。ここで表面および裏面を同じ工程内で露光すると、めっきで形成する基板１上のパターン（外部端子部１２ｐ，１２ｑ、内部端子部１１、配線部１７）とエッチングで形成する基板１の治具穴を含む孔部のパターンとの相対位置精度を良好に維持できる。エッチングで形成する孔部は上記の治具穴のみだけでなく、多面付けの場合の切断用スリットなども一緒に形成する場合もある。
次に、基板１の裏面に設けられたドライフィルムレジスト４を保護フィルム５で覆う（図４（ｂ）参照）。
その後、基板１の表面側に電解めっき法によってめっきを施して、基板１側の端部に外部端子面１２ｐｂ，１２ｑｂを有する複数の外部端子部１２ｐ，１２ｑと、基板１と反対側の端部に内部端子面１１ａを有する複数の内部端子部１１と、内部端子部１１と外部端子部１２ｐ，１２ｑとを面内で接続する配線部１７とを形成する（図１、図２（ａ）（ｂ）および図４（ｃ）参照）。
このとき、内部端子部１１、外部端子部１２ｐ，１２ｑおよび配線部１７の下方側（基板１側）の端部に外部接続用めっき層６２が形成され、上方側（基板１に対して反対側）の端部に内部接続用めっき層６１が形成され（図１および図４（ｃ）参照）、外部接続用めっき層６２と内部接続用めっき層６１との間に中間層６３が形成される。そして、内部端子部１１の上方側の端部に形成された内部接続用めっき層６１によって、内部端子部１１の内部端子面１１ａが構成されている。また、外部端子部１２ｐ，１２ｑの下方側の端部に形成された外部接続用めっき層６２によって、外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂが構成されている。
ここで、本実施の形態では、めっき用レジスト３を基板１上に所望のパターンで設けた後に電解めっき法を用いるので、内部端子部１１および外部端子部１２ｐ，１２ｑの側面を、めっき用レジスト３の側面に沿った形状とすることができる。このため、内部端子部１１および外部端子部１２ｐ，１２ｑの側面を、基板１の法線方向（上下方向）に延在させることができる。また、中間層６３の側面に、外部接続用めっき層６２と内部接続用めっき層６１が形成されることを防止することもできる。より具体的には、本実施の形態では、中間層６３を形成した後で内部接続用めっき層６１を形成するが、中間層６３の側面が基板１の法線方向に延在しているので（または、めっき用レジスト３の側面と中間層６３の側面と当接しているので）、当該中間層６３の側面に内部接続用めっき層６１が形成されることを防止することができる。この結果、余分な部分に外部接続用めっき層６２や内部接続用めっき層６１が形成されることを防止することができ、製造コストを低減することができる。
また、図２（ａ）に示すように、一部の外部端子部１２ｐは、基板１上であって、半導体素子５０が配置される配置予定領域Ａ内に、マトリックス状に配置されている。このように、半導体素子５０が配置される配置予定領域Ａ内に外部端子部１２ｐを配置することによって、従来技術では利用することができなかったスペースを利用することができる。
このため、半導体装置用基板１０を平面方向（厚さ方向に垂直な方向）で小型化することができる。
また、図２（ａ）に示すように、内部端子部１１は、基板１上であって、半導体素子５０が配置される配置予定領域Ａ外の周辺部に配置されている。このように、内部端子部１１が配置予定領域Ａ外に配置されているので、内部端子部１１が配置予定領域Ａに配置される半導体素子５０と重なって配置されてしまうことが無く、半導体素子５０とのワイヤによる接続に好適である。この結果、内部端子部１１を、後述する半導体素子５０と確実に接続することができる。一方、図３（ｂ）に示すように内部端子部１１を配置予定領域Ａ内に配置される場合は、半導体表面のバンプ（内部接続部）３０と直接重なり合い、バンプ接続が可能となりフリップチップ実装に好適である。なお、これらに限られることなく、内部端子部１１が、基板１上であって、配置予定領域Ａ内と配置予定領域Ａ外の両方に配置される態様も用いることができる。
また、図２（ａ）に示すように、配置予定領域Ａ内に配置された一部の外部端子部１２ｐ以外の外部端子部１２ｑは、基板１上であって、内部端子部１１に対して平面方向外方に配置されている。このように、内部端子部１１に対して平面方向外方に外部端子部１２ｑが設けられているので、任意の個数の外部端子部１２ｑを配置することができ、半導体素子５０が配置される配置予定領域Ａ内に配置された外部端子部１２ｐだけでは足りない個数を補うことができる。
また、図２（ａ）（ｂ）に示すように、内部端子部１１の基板面に投影した平面形状は、配線部１７の配線が延在する方向に延びた略長円形状からなっている。このため、配線部１７との接続強度を保ちつつ、基板１上で各内部端子部１１の占める面積を小さくすることができる。
次に、基板１の裏面側のドライフィルムレジスト４を覆っていた保護フィルム５を剥離する。その後、基板１の表面側のドライフィルムレジスト３と内部端子部１１、外部端子部１２ｐ，１２ｑおよび配線部１７を保護フィルム７で覆う（図４（ｄ）参照）。
次に、基板１を裏面側からエッチングして、基板１の所定の位置に孔部（例えば治具穴や切断用スリット）１ａを形成する（図４（ｅ）参照）。この孔部１ａは、基板１を位置決めしたり、基板１を搬送したりするために用いられる。
次に、基板１の表面側に設けられた保護フィルム７を剥離する。その後、基板１の表面側および裏面側に設けられたドライフィルムレジスト３，４を剥膜する（図４（ｆ）参照）。
樹脂封止型半導体装置の製造方法
次に、図５（ａ）−（ｆ）を用いて、上述のようにして製造された半導体装置用基板１０を使用して、樹脂封止型半導体装置を製造する方法について説明する。
まず、上述のようにして製造された半導体装置用基板１０を準備する（図２（ａ）および図５（ａ）参照）。
次に、配置予定領域Ａ内に配置された一部の外部端子部１２ｐ（（６×６＝）３６個の外部端子部１２ｐ（図２（ａ）参照））の上方側（一方側）にダイアタッチフィルム３５を介して半導体素子５０を載置する（図５（ｂ）参照）。このような構成は、言い換えれば、従来技術では利用することができなかった半導体素子５０の下方側（他方側）に外部端子部１２ｐを配置した構成となっている。
次に、ワイヤ（内部接続部）３０によって、半導体素子５０と内部端子部１１の内部端子面１１ａとを接続する（図５（ｂ）参照）。このとき、内部端子部１１の内部端子面１１ａは内部接続用めっき層６１によって形成されているので、当該内部端子面１１ａにワイヤ３０を容易に接続することができる。さらに図5（ｂ）の状態で内部端子部１１は基板１に固定されているため、ワイヤボンディング時に機械的な強い力を受けても変形等の問題を生じにくい。
次に、内部端子部１１、外部端子部１２ｐ，１２ｑ、半導体素子５０、ワイヤ３０および配線部１７を樹脂材料からなる樹脂封止部４０によって封止する（図５（ｃ）参照）。
次に、基板１をエッチングによって除去する（図５（ｄ）参照）。このように基板１を除去することによって、外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂが外方に露出される。基板１が銅もしくは銅合金の場合、エッチング液としてアンモニア系エッチング液を用いることで、表面がＮｉ、Ｐｄ、Ａｇ、Ａｕ等の金属の層で形成された内部端子部１１、外部端子部１２ｐ，１２ｑ、配線部１７を封止樹脂部部４０に残したまま基板１を除去することができる。エッチングで基板１を除去するメリットは、基板１の除去に際し機械的な引き剥がし力が不要であり、前記の内部端子部１１、外部端子部１２ｐ，１２ｑ、配線部１７を封止樹脂部部４０から剥離させる危険を避けることができる。アンモニア系エッチング液としては塩化アンモニウムを主剤としたエッチング液を用いる。
次に、樹脂封止部４０のうち外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂ側に、当該外部端子面１２ｐｂ，１２ｑｂに対応する箇所にだけ開口部２７を有する絶縁性の樹脂層、例えばソルダーレジスト２０を設ける（図５（ｅ）参照）。
このようなソルダーレジスト２０を設けることによって、適切な部位（すなわち外部端子部１２ｐ，１２ｑのみ）を外部端子として機能させることができ、内部端子部１１の下方側の表面および配線部１７の下方側の表面を絶縁層（ソルダーレジスト）２０で電気的に保護される。この結果、不測の箇所で短絡などの弊害が生じることを防止することができる。前記絶縁層としては感光性を有するソルダーレジストを用いることで、上記外部端子部１２ｐ，１２ｑに対応した開口部を容易に形成することができる。
また、ソルダーレジスト２０によって、外部端子部１２ｐ，１２ｑの一部、内部端子部１１および配線部１７を支持することができるので、これらの部材を樹脂封止部４０内で安定して物理的に保護することができる。
次に、ソルダーレジスト２０に設けられた開口部２７に、外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂに接続される半田ボール（外部接続部）２５を埋設する（図５（ｆ）参照）。ここで、外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂは接続用めっき層６２によって形成されているので、当該外部端子面１２ｐｂ，１２ｑｂに半田ボール２５を容易に接続することができる。
また、このように、下方に突出した半田ボール２５を設けることによって、外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂを、半田ボール２５を介して、プリント配線板の配線などの外部部材（図示せず）と容易に電気的に接続することができる。
なお、このとき、開口部２７に半田ボール２５を埋設する代わりに、無電解めっき法によって、外部端子部１２ｐ，１２ｑの外部端子面１２ｐｂ，１２ｑｂに開口部２７から突出する厚みを持つめっき層を形成してもよい。
上述のようにして製造された樹脂封止型半導体装置によれば、半導体素子５０の下方にも外部端子面１２ｐｂ，１２ｑｂを有する外部端子部１２ｐ，１２ｑを設けることができ、Fan-In型の構成を取ることができる。このため、従来技術では利用することができなかった半導体素子５０の下方側（他方側）の領域に外部端子部１２ｐ，１２ｑを配置することができる。この結果、樹脂封止型半導体装置を平面方向（厚さ方向に垂直な方向）で小型化することができる。
一方、半導体装置の厚さについても、従来のリードフレームはエッチングで形成しており、リードの強度の面から少なくとも１００〜２５０μｍ程度の厚さが必要であるが、本発明の基板１上にめっきでリードを形成した構造では５〜１００μｍの厚さに薄型化でき、半導体装置（半導体パッケージ）全体の厚さを薄くすることが可能となる。
１ 基板
１ａ 孔部
１０ 半導体装置用基板
１１ 内部端子部
１１ａ 内部端子面
１２ｐ，１２ｑ 外部端子部
１２ｐｂ，１２ｑｂ 外部端子面
１７ 配線部
２０ ソルダーレジスト（絶縁層）
２５ 半田ボール（外部接続部）
２７ 開口部
３０ ワイヤまたはバンプ（内部接続部）
３５ 絶縁性接着剤層（ダイアタッチフィルム）
４０ 樹脂封止部
５０ 半導体素子
６１ 内部接続用めっき層
６２ 外部接続用めっき層
Ａ 配置予定領域

Claims (18)

  1. 金属製の基板と、
    基板上に平面状に配置され、基板側を向いた外部端子面を有する複数の外部端子部と、 基板上に平面状に配置され、基板に対して反対側を向いた内部端子面を有する複数の内部端子部と、
    内部端子部と外部端子部とを基板上で平面状に接続する配線部と、を備え、
    内部端子部、外部端子部および配線部の基板と接する部分はＮｉ、Ｐｄ、Ａｇ、Ａｕのいずれかの金属であり、
    一部の外部端子部は、基板上であって、半導体素子が配置される配置予定領域内に配置され、
    半導体素子の配置予定領域内に配置された前記一部の外部端子部以外の外部端子部は、基板上であって、配線予定領域外に配置されていることを特徴とする半導体装置用基板。
  2. 内部端子部は、基板上であって、半導体素子が配置される配線予定領域内に全て配置されていることを特徴とする請求項１に記載の半導体装置用基板。
  3. 内部端子部は、基板に対して反対側の端部が内部接続用めっき層からなり、
    外部端子部は、基板側の端部が外部接続用めっき層からなることを特徴とする請求項１又は２のいずれかに記載の半導体装置用基板。
  4. 平面状に配置され、一方側を向いた内部端子面を有する複数の内部端子部と、
    平面状に配置され、他方側を向いた外部端子面を有する複数の外部端子部と、
    内部端子部と外部端子部とを平面状に接続する配線部と、
    一部の外部端子部の一方側に、絶縁性の樹脂層を介して載置された半導体素子と、
    半導体素子と内部端子部の内部端子面とを接続する内部接続部と、
    少なくとも外部端子部の外部端子面が露出するように、内部端子部、外部端子部、半導体素子、内部接続部および配線部を封止する樹脂封止部と、
    を備え、
    絶縁性の接着剤層を介して半導体素子が載置された前記一部の外部端子部以外の外部端子部は、半導体素子に対して平面方向外方に配置されていることを特徴とする樹脂封止型半導体装置。
  5. 樹脂封止部のうち外部端子部の外部端子面側に配置され、当該外部端子面に対応する開口部を有する外部絶縁層と、
    絶縁層の開口部に埋設され、外部端子部の外部端子面に接続された外部接続部と、
    をさらに備えたことを特徴とする請求項４に記載の樹脂封止型半導体装置。
  6. 内部端子部は、半導体素子に対して平面方向外方に配置されていることを特徴とする請求項４又は５のいずれかに記載の樹脂封止型半導体装置。
  7. 絶縁性の接着剤層を介して半導体素子が載置された前記一部の外部端子部以外の外部端子部は、内部端子部に対して平面方向外方に配置されていることを特徴とする請求項６に記載の樹脂封止型半導体装置。
  8. 半導体と接続されている内部端子部は、半導体素子に対して平面方向内方に全て配置されていることを特徴とする請求項４、５又は７のいずれか１項に記載の樹脂封止型半導体装置。
  9. 内部端子部は、一方側の端部が内部接続用めっき層からなり、
    外部端子部は、他方側の端部が外部接続用めっき層からなり、
    内部端子部、外部端子部および配線部の他方の側の面はＮｉ、Ｐｄ、Ａｇ、Ａｕから選ばれる１種類以上の金属あることを特徴とする請求項４乃至８のいずれか１項に記載の樹脂封止型半導体装置。
  10. 金属製の基板の表面に、所望のパターンでレジストを設ける工程と、
    基板の表面側にめっきを施して、基板と反対側の端部に内部端子面を有する複数の内部端子部と、基板側の端部に外部端子面を有する複数の外部端子部と、内部端子部と外部端子部とを接続する配線部とを形成する工程と、を備え、
    一部の外部端子部は、基板上であって、半導体素子が配置される配置予定領域内に形成され、
    前記一部の外部端子部以外の外部端子部は、基板上であって、半導体素子が配置される配線予定領域外に形成されることを特徴とする半導体装置用基板の製造方法。
  11. 金属製の基板の表面および裏面に感光性レジストを設ける工程と、
    表面の感光性レジストに内部端子部と外部端子部と配線部のパターンを露光し、裏面の感光性レジストに基板を機械的に位置決めする治具穴を含む孔部のパターンを露光する工程と、
    表面および裏面の感光性レジストを現像する工程と
    レジストが形成された基板の表面にめっきを施して内部端子部、外部端子部および配線部を形成し、裏面をエッチングして治具穴を含む孔部を形成する工程と、
    をさらに備えたことを特徴とする請求項１０に記載の半導体装置用基板の製造方法。
  12. 金属製の基板の表面に、所望のパターンでレジストを設ける工程と、
    基板の表面側にめっきを施して、基板と反対側の端部に内部端子面を有する複数の内部端子部と、基板側の端部に外部端子面を有する複数の外部端子部と、内部端子部と外部端子部とを接続する配線部とを形成する工程と、
    一部の外部端子部の基板と反対側の端部に絶縁性の樹脂層を介して半導体素子を載置する工程と、
    内部接続部によって、半導体素子と内部端子部の内部端子面とを電気的に接続する工程と、
    内部端子部、外部端子部、半導体素子、内部接続部および配線部を樹脂封止部によって封止する工程と、
    基板を除去し、少なくとも外部端子部の外部端子面を露出させる工程と、
    を備え、
    前記一部の外部端子部以外の外部端子部は、半導体素子に対して平面方向外方に配置されることを特徴とする樹脂封止型半導体装置の製造方法。
  13. 樹脂封止部のうち外部端子部の外部端子面側に、当該外部端子面に対応する開口部を有する絶縁層を設ける工程と、
    絶縁層の開口部に、外部端子部の外部端子面に接続される外部接続部を埋設する工程と、
    をさらに備えたことを特徴とする請求項１２に記載の樹脂封止型半導体装置の製造方法。
  14. 基板を除去して外部端子面を露出する工程は、エッチングにより基板を除去することを特徴とした請求項１２又は１３のいずれかに記載の樹脂封止型半導体装置の製造方法。
  15. 金属製の基板と、
    基板上に平面状に配置され、基板側の端部が外部端子面を有する外部接続用めっき層からなる複数の外部端子部と、
    基板上に平面状に配置され、基板に対して反対側の端部が内部端子面を有する内部接続用めっき層からなる複数の内部端子部と、
    内部端子部と外部端子部とを基板上で平面状に接続する配線部と、を備え、
    内部端子部、外部端子部および配線部の基板と接する部分はＮｉ、Ｐｄ、Ａｇ、Ａｕのいずれかの金属であり、
    外部端子部のうち外部接続用めっき層を除く部分の側面は、基板の法線方向に延在するとともに、外部接続用めっき層が形成されておらず、
    内部端子部のうち内部接続用めっき層を除く部分の側面は、基板の法線方向に延在するとともに、内部接続用めっき層が形成されておらず、
    一部の外部端子部は、基板上であって、半導体素子が配置される配置予定領域内に配置され、
    前記一部の外部端子部以外の外部端子部は、基板上であって、配線予定領域外に配置されていることを特徴とする半導体装置用基板。
  16. 基板は、銅または銅合金からなり、
    外部接続用めっき層および内部接続用めっき層の各々が、電解めっき法を用いて形成されることを特徴とする請求項１５に記載の半導体装置用基板。
  17. 内部端子部は、基板上であって、半導体素子が配置される配線予定領域内および配置予定領域外の両方に配置されていることを特徴とする請求項１５又は１６のいずれかに記載の半導体装置用基板。
  18. 配置予定領域内に配置されている前記一部の外部端子部は、内部端子部に対して平面方向内方に配置され、
    当該一部の外部端子部以外の外部端子部は、内部端子部に対して平面方向外方に配置され、
    内部端子部は、外部端子部よりも大きさが小さくなっていることを特徴とする請求項１５乃至１７のいずれか１項に記載の樹脂封止型半導体装置。
JP2012166130A 2007-12-11 2012-07-26 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 Pending JP2012231176A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012166130A JP2012231176A (ja) 2007-12-11 2012-07-26 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007319685 2007-12-11
JP2007319685 2007-12-11
JP2012166130A JP2012231176A (ja) 2007-12-11 2012-07-26 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008315805A Division JP2009164594A (ja) 2007-12-11 2008-12-11 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012231176A true JP2012231176A (ja) 2012-11-22

Family

ID=40843905

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008315805A Pending JP2009164594A (ja) 2007-12-11 2008-12-11 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
JP2012166130A Pending JP2012231176A (ja) 2007-12-11 2012-07-26 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008315805A Pending JP2009164594A (ja) 2007-12-11 2008-12-11 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7825514B2 (ja)
JP (2) JP2009164594A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
US20110248392A1 (en) * 2010-04-12 2011-10-13 Texas Instruments Incorporated Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe
JP5714361B2 (ja) * 2011-03-01 2015-05-07 日本碍子株式会社 端子電極形成方法及びそれを用いた圧電／電歪素子の製造方法
CN102403282B (zh) * 2011-11-22 2013-08-28 江苏长电科技股份有限公司 有基岛四面无引脚封装结构及其制造方法
CN102376656B (zh) * 2011-11-28 2013-11-27 江苏长电科技股份有限公司 无基岛四面无引脚封装结构及其制造方法
JP6562495B2 (ja) * 2014-12-26 2019-08-21 大口マテリアル株式会社 半導体装置の製造方法
JP2016122808A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 半導体装置用基板及びその製造方法
JP6562493B2 (ja) * 2014-12-25 2019-08-21 大口マテリアル株式会社 半導体装置用基板及びその製造方法
JP6562494B2 (ja) * 2014-12-26 2019-08-21 大口マテリアル株式会社 半導体装置の製造方法
KR102403960B1 (ko) 2014-12-25 2022-05-30 오쿠치 마테리얼스 가부시키가이샤 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법
JP2016122807A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 半導体装置用基板及びその製造方法
JP2016122809A (ja) * 2014-12-25 2016-07-07 Ｓｈマテリアル株式会社 半導体装置用配線部材及びその製造方法
US9997439B2 (en) * 2015-04-30 2018-06-12 Qualcomm Incorporated Method for fabricating an advanced routable quad flat no-lead package
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
JP6512609B2 (ja) 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP2017208516A (ja) 2016-05-20 2017-11-24 Ｓｈマテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP6512610B2 (ja) 2016-05-20 2019-05-15 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
JP7039245B2 (ja) * 2017-10-18 2022-03-22 新光電気工業株式会社 リードフレーム及びその製造方法と電子部品装置
JP2022133486A (ja) * 2019-07-30 2022-09-14 株式会社デンソー 半導体パッケージおよび半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312404A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 樹脂封止型半導体装置
JPH1126643A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JPH11233683A (ja) * 1998-02-10 1999-08-27 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
JP2000208663A (ja) * 1999-01-12 2000-07-28 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10147376A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004179622A (ja) * 2002-11-15 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
JP2004282098A (ja) * 1994-03-18 2004-10-07 Hitachi Chem Co Ltd 半導体パッケージの製造方法
JP2007227961A (ja) * 2007-04-20 2007-09-06 Hitachi Chem Co Ltd 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JP2002016181A (ja) 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
JP2002289739A (ja) 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP5259053B2 (ja) * 2005-12-15 2013-08-07 パナソニック株式会社 半導体装置および半導体装置の検査方法
JP5230997B2 (ja) * 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282098A (ja) * 1994-03-18 2004-10-07 Hitachi Chem Co Ltd 半導体パッケージの製造方法
JPH07312404A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 樹脂封止型半導体装置
JPH1126643A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置
JPH1174404A (ja) * 1997-08-28 1999-03-16 Nec Corp ボールグリッドアレイ型半導体装置
JPH11233683A (ja) * 1998-02-10 1999-08-27 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
JP2000208663A (ja) * 1999-01-12 2000-07-28 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10147376A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
JP2004119727A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004179622A (ja) * 2002-11-15 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
JP2007227961A (ja) * 2007-04-20 2007-09-06 Hitachi Chem Co Ltd 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法

Also Published As

Publication number Publication date
US20090174053A1 (en) 2009-07-09
US7825514B2 (en) 2010-11-02
US7947598B2 (en) 2011-05-24
JP2009164594A (ja) 2009-07-23
US20110014752A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
JP2012231176A (ja) 半導体装置用基板、樹脂封止型半導体装置、半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法
US8357860B2 (en) Wiring board having a connecting pad area which is smaller than a surface plating layer area
US6258631B1 (en) Semiconductor package and the manufacturing method
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
US20020113323A1 (en) Integrated semiconductor circuit
CN105161427B (zh) 半导体基板、半导体封装与半导体装置的制造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US6403895B1 (en) Wiring substance and semiconductor
JP2000138317A (ja) 半導体装置及びその製造方法
JP2005286057A (ja) 回路装置およびその製造方法
JP5555400B2 (ja) 半導体装置及びその製造方法
JP3417292B2 (ja) 半導体装置
JP4364181B2 (ja) 半導体装置の製造方法
JP7412376B2 (ja) 半導体装置用基板
JP5609911B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
KR20100006898A (ko) 반도체 패키지와, 이의 제조 방법
JP3196758B2 (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法
JP2006210796A (ja) 回路装置およびその製造方法
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
JP2016225430A (ja) 半導体装置用基板及びその製造方法、半導体装置及びその製造方法
JP2009088418A (ja) 半導体装置および半導体モジュールならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140715

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150601