JP6562494B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6562494B2 JP6562494B2 JP2014265373A JP2014265373A JP6562494B2 JP 6562494 B2 JP6562494 B2 JP 6562494B2 JP 2014265373 A JP2014265373 A JP 2014265373A JP 2014265373 A JP2014265373 A JP 2014265373A JP 6562494 B2 JP6562494 B2 JP 6562494B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- metal plating
- internal terminal
- noble metal
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 143
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000007747 plating Methods 0.000 claims description 229
- 229910052751 metal Inorganic materials 0.000 claims description 154
- 239000002184 metal Substances 0.000 claims description 154
- 229910000510 noble metal Inorganic materials 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 54
- 239000011347 resin Substances 0.000 claims description 43
- 229920005989 resin Polymers 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000010970 precious metal Substances 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 6
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
そして、従来、このような構造の半導体装置の製造方法は、例えば、次の特許文献1に記載されている。
本発明の半導体装置の製造方法に用いる半導体装置用基板は、金属板を除去した後に半導体素子を搭載する配線部材となる半導体装置用基板であり、例えば、金属板を有するとともに、所定幅または径の第1の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第2の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有し、金属板上のめっき形成領域の全域に、金属板側から内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層を金属板の面に接した状態に形成し、次に、第1の貴金属めっき層の上に、金属めっき層を第1の貴金属めっき層と同一形状で形成し、次に、金属めっき層の上のめっき形成領域の外部端子領域に対応する部位に、外部端子となる第2の貴金属めっき層を形成することにより、第1の貴金属めっき層のみが、金属板の面に接するめっき層として形成され、第1の貴金属めっき層と同一形状の金属めっき層のみが、第1の貴金属めっき層と第2の貴金属めっき層との間に位置するめっき層として形成され、第2の貴金属めっき層のみが、第1の貴金属めっき層と同一形状の金属めっき層表面からめっき形成領域の外部端子領域に対応する部位において部分的に突出するめっき層として形成され、外部端子となる第2の貴金属めっき層表面の金属板面からの高さが、金属めっき層表面の金属板面からの高さに比べて高くなっており、金属板における内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されていない部位と、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されている部位における外部端子となる第2の貴金属めっき層が形成されていない部位の金属めっき層の面が露出している。
この半導体装置用基板は、内部端子部及び配線部とは厚み(表面における金属板面からの高さ)の異なる外部端子部が予め設けられているために、半導体装置の製造工程において内部端子及び配線部を樹脂で封止したときに、外部端子のみを露出させることが容易にできる。このため、この半導体装置用基板を用いると、従来の半導体装置用基板とは異なり半導体装置の製造過程で外部部材との接続面に開口部を形成する工程が不必要となり、その分、半導体装置の製造時の工程数が減少し生産性が向上する。
本件出願人は、試行錯誤の末、半導体装置を製造する際に用いる、金属板を有するとともに、所定幅または径の第1の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第2の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有する半導体装置用基板における内部端子と外部端子の電気的な接続面を、従来の半導体装置用基板とは逆にすることを着想した。
これに対し、本発明に使用する半導体装置用基板では、半導体装置を製造する際には、外部端子面は金属板とは反対側の面、内部端子面は金属板側における金属板の面に接していた面を露出させた状態で用いるように形成されるとともに、内部端子部及び配線部を構成するめっき層(第1の貴金属めっき層、金属めっき層)よりも外部端子部を構成する第2の貴金属めっき層のほうが、金属板の面から高くなるように構成されている。
ここで、従来の半導体装置用基板を用いた半導体装置と同様に、第1の貴金属めっき層上に半導体素子を搭載するが、第1の貴金属めっき層の面が段差のない状態で露出しているので、接続する面は全体がフラットであるため、半導体素子が傾くことも無く、複数の内部端子部も均一な高さであるので半導体素子の電極とも接続が安定する。
そして、外部端子部は金属板側とは反対側の面を露出させる必要があるが、金属板上における、内部端子部、外部端子部及び配線部となる部位に第1の貴金属めっき、金属めっきを施した後、従来の半導体装置用基板とは異なり、更に、外部端子となる部位のみに、さらに第2の貴金属めっきを積み増して施すことで、内部端子部、配線部とは高低差のある外部端子を形成させた半導体装置用基板を用いることで外部端子部の面を露出させた樹脂層を容易に形成できると共に、外部端子部の面を露出させる工程を省略することができる。
本実施形態の半導体装置の製造方法は、金属板を有するとともに、所定幅または径の第1の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第2の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を金属板上に有する半導体装置用基板を用いた半導体装置の製造方法であって、金属板上のめっき形成領域の全域に、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層を金属板の面に接した状態に形成し、次に、その上に、金属めっき層を第1の貴金属めっき層と同一形状で形成し、次に、金属めっき層の上のめっき形成領域の外部端子領域に対応する部位に、外部端子となる第2の貴金属めっき層を形成することにより、第1の貴金属めっき層と同一形状の金属めっき層のみが、第1の貴金属めっき層と第2の貴金属めっき層との間に位置するめっき層として形成され、第2の貴金属めっき層のみが、第1の貴金属めっき層と同一形状の金属めっき層表面からめっき形成領域の外部端子領域に対応する部位において部分的に突出するめっき層として形成され、外部端子となる第2の貴金属めっき層表面が、他のめっき層に比べて金属板面からの高さが高くなっており、金属板における内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されていない部位と、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されている部位における外部端子となる第2の貴金属めっき層が形成されていない部位の金属めっき層の面が露出している半導体装置用基板を準備する。
次にこの半導体装置用基板を用いて、半導体装置用基板の金属板上で内部端子部、配線部、外部端子部に対応するめっき層が突出した側に、外部端子部の表面を露出させるとともに、その他の金属板における内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されていない部位と、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されている部位における外部端子となる第2の貴金属めっき層が形成されていない部位の金属めっき層の面を樹脂で封止する。
次いで、半導体装置用基板の金属板を除去して、金属板と接していた面側において、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層における金属板の面に接していた面が樹脂層における金属板の面に接していた面と面一となって露出した配線部材を得る。
次いで、金属板を除去したことで現れた内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層の側に半導体素子を搭載し、半導体素子の電極を、樹脂層における金属板の面に接していた面と面一となって露出した内部端子部となる部位を有する内部端子面をなす第1の貴金属めっき層における金属板の面に接していた面と接続させる。
次いで、半導体素子を搭載した面側を樹脂で封止する。
このような工程により、金属板の表面に倣って段差のない状態の面に半導体素子を搭載することができ、且つ、既に外部接続部が樹脂から露出した部材であることから、外部接続部を露出させる従来の加工工程を省略することができる。
次に、本発明の実施例について、説明する。
図1は本発明の一実施例にかかる半導体装置の製造方法の工程を示した図で、(a)、 (a’)は本実施例の半導体装置の製造に使用する半導体装置用基板の構成を示す説明図、(b)、 (b’)は(a)、 (a’)に示す半導体装置用基板に、外部端子部の面が露出するよう樹脂で封止した状態を示す説明図、(c)は(b)に示す半導体装置用基板から金属板を除去し、配線部材とした状態を示す説明図、(d)は(c)に示す配線部材の内部端子となるめっき層側に半導体素子を搭載し、半導体素子の電極と配線部材の内部端子部を接続し、半導体素子を搭載した側を樹脂封止した状態を示す説明図である。
また、金属板10上のめっき形成領域の全域に、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層11が金属板10の面に接した状態に形成され、第1の貴金属めっき層11の上に、第1の貴金属めっき層11と同一形状で金属めっき層12が形成され、更に金属めっき層12の上のめっき形成領域の外部端子領域に対応する部位に、第2の金属めっき層13が形成され、第2の金属めっき層13の上に第2の金属めっき層13と同一形状で外部端子となる第2の貴金属めっき層14が形成されている。そして、外部端子となる第2の貴金属めっき層14の表面は、他のめっき層に比べて金属板10の表面からの高さが、高くなっており、金属板10における内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層11が形成されていない部位と、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層11が形成されている部位における外部端子となる第2の貴金属めっき層14が形成されていない部位の金属めっき層12の面が露出している。
金属板10は、例えば、銅板で構成されている。
第1の貴金属めっき層11は、例えば、金属板10側から順に形成された、Auめっき層とPdめっき層とで構成されている。
金属めっき層12、第2の金属めっき層13は、例えば、Niめっき層で構成されている。
第2の貴金属めっき層14は、例えば、金属板10側から順に形成された、Pdめっき層とAuめっき層とで構成されている。
そして、第2の貴金属めっき層14の表面(即ち、Auめっき層の表面)の金属板10の面からの高さを約40μm、金属めっき層12の表面の金属板10の面からの高さを約6μmとした半導体装置用基板を本実施例の半導体装置の製造に用いた。
なお、本実施例の変形例として、図1(a’)に示すように、金属めっき層12の上に第2の金属めっき層13が形成されず、金属めっき層12の上に部分的に外部端子となる第2の貴金属めっき層14が形成された半導体装置用基板を半導体装置の製造に用いてもよい。
次いで、半導体装置用基板の金属板10に対してエッチングを施し、金属板10を溶解等により除去する。これにより、金属板10と接していた面側において、内部端子部1、配線部2、外部端子部3における金属板の面に接していた面が樹脂層における金属板の面に接していた面と面一となって露出した配線部材30が得られる。図1(c)は、このときの状態を示している。
次いで、半導体素子40を搭載した面側を樹脂41で封止する。これにより、半導体装置が完成する。なお、複数の半導体装置を一括で封止する場合は、切断加工を行って個々の半導体装置が得られることになる。
この時既に半導体装置の裏面側には外部接続端子が樹脂20から露出した状態に形成されていることから、従来の半導体装置の製造方法におけるような樹脂で覆われた外部接続部を露出させる加工は不要となる。
まず、金属板として、リードフレーム材としても使用されている板厚0.15mmの銅材を用意する。
次に金属板の両面に、厚さ25μmのドライフィルムレジストをラミネートし、次に、表面側に所定の位置にめっきを形成するための、所定幅または径の第1の所定形状に形成された内部端子領域と、その一端が内部端子領域に接続し、かつ、内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、配線部領域の他端と接続し、かつ、内部端子領域の幅または径よりも大きな幅または径の第2の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域の全域に対応するパターンAが形成されたガラスマスクを用いて表面側のドライフィルムレジストに露光・現像を行い、めっきを形成する部分が開口されたレジストマスクを形成する。裏面側のドライフィルムレジストに対しては、金属板の裏面全体を覆うレジストマスクを形成する。この露光・現像は従来工法と同様である。
次のめっき工程では、形成したレジストマスクから露出している金属板に一般的なめっき前処理を行なった後、順に第1の貴金属めっき層としてAuを0.003μm以上、Pdを0.01μm以上、金属めっき層としてNiを6μm以上となるようにめっきを施す。
次に、両面のレジストマスクを剥離し、両面に再び同じドライフィルムレジストをラミネートする。このとき、形成する第2の金属めっき層の厚さに応じてレジストの厚さを選定する必要があるが、第2の金属めっき層を15〜40μmとなるよう形成するため表面側のみ厚さが50μmのレジストを用い、裏面側は厚さが25μmのレジストを用いる。
そして、先に形成しためっき層の一部であって、外部端子となる部分に重ねてめっきを形成するための、めっき形成領域の外部端子領域に対応する部位が露出するパターンBが形成されたガラスマスクを用いて露光・現像を行ってレジストマスクを形成する。裏面側は、前回と同様に全体を覆うレジストマスクを形成する。
次に、形成したレジストマスクから露出している金属めっき層であるNiめっき面に順に第2の金属めっき層としてNiを40μm以上、第2の貴金属めっき層としてPdを0.01μm以上、Auを0.003μm以上となるようにめっきを施した後、両面のレジストマスクを除去して半導体装置用基板を作製することができる。
次に、比較例として従来の半導体装置の製造方法について説明する。
従来の半導体装置用基板は、本発明に使用する半導体装置用基板とは逆に金属板上に外部端子となるめっき層が形成され、同一形状でめっき層が重ねられ、上層に内部端子となるめっき層が形成されている。これらめっき層は、搭載する半導体素子の電極数に応じて複数個(本)のめっき層としてほぼ同じ高さに形成されている。
この半導体装置等基板の内部端子の上に半導体素子を搭載し、半導体素子の電極と内部端子との接続を行う。
しかし、めっき加工により厚さとして30μm、40μm等の高さを複数個形成すると、めっき生産時のばらつきとして5〜8μm程度の高低差が生じるため、従来の半導体装置用基板は、金属板から内部端子上面までの高さに高低差が生じていることになる。
そのため、半導半導体素子を搭載した際に、半導体素子に傾きが生じたり、半導体素子の電極と内部端子との接続において導通不良が発生する場合があった。
金属板を除去したことで、樹脂の裏面側には金属板と接していた外部端子となるめっき層の面が現れることになる。
そして、現れた外部端子面の一部を外部と接続するための外部端子部として使用するために、樹脂の裏面側全面を樹脂で覆い、外部端子部のみが露出するよう覆った樹脂の一部を開口する加工を行って、外部端子部を露出させて半導体装置が完成する。多数個の半導体装置を一括して封止するタイプでは、切断加工を行って個々の半導体装置が完成する。
2 配線部
3 外部端子部
10 金属板
11 内部端子となるめっき層(第1の貴金属めっき層)
12 金属めっき層
13 第2の金属めっき層
14 外部端子となるめっき層(第2の貴金属めっき層)
20 樹脂
30 配線部材
40 半導体素子
41 樹脂
Claims (2)
- 金属板を有するとともに、所定幅または径の第1の所定形状に形成された内部端子領域と、その一端が前記内部端子領域に接続し、かつ、該内部端子領域の幅または径よりも幅が細い細長形状に形成された配線部領域と、前記配線部領域の他端と接続し、かつ、該内部端子領域の幅または径よりも大きな幅または径の第2の所定形状に形成された外部端子領域とを、水平方向の異なる位置に備えためっき形成領域を前記金属板上に有する半導体装置用基板を用いた半導体装置の製造方法であって、
前記金属板上の前記めっき形成領域の全域に、内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層を前記金属板の面に接した状態に形成し、
次に、前記第1の貴金属めっき層の上に、金属めっき層を前記第1の貴金属めっき層と同一形状で形成し、
次に、前記金属めっき層の上の前記めっき形成領域の前記外部端子領域に対応する部位に、外部端子となる第2の貴金属めっき層を形成することにより、
前記第1の貴金属めっき層のみが、前記金属板の面に接するめっき層として形成され、
前記第1の貴金属めっき層と同一形状の前記金属めっき層のみが、前記第1の貴金属めっき層と前記第2の貴金属めっき層との間に位置するめっき層として形成され、
前記第2の貴金属めっき層のみが、前記第1の貴金属めっき層と同一形状の前記金属めっき層表面から前記めっき形成領域の前記外部端子領域に対応する部位において部分的に突出するめっき層として形成され、
前記外部端子となる第2の貴金属めっき層表面は、他のめっき層に比べて前記金属板面からの高さが高くなっており、前記金属板における前記内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されていない部位と、該内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されている部位における前記外部端子となる第2の貴金属めっき層が形成されていない部位の前記金属めっき層の面が露出している半導体装置用基板を準備し、
前記半導体装置用基板における前記内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層及び前記外部端子となる第2の貴金属めっき層が形成されている側に、該外部端子となる第2の貴金属めっき層表面を露出させるとともに、前記金属板における前記内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されていない部位と、該内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が形成されている部位における前記外部端子となる第2の貴金属めっき層が形成されていない部位の前記金属めっき層の面を封止する樹脂層を形成し、
前記樹脂層を形成後に前記金属板を除去して、該金属板の面に接した状態に形成されていた前記内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層が前記樹脂層により保持され、且つ、前記内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層における前記金属板の面に接していた面が、前記樹脂層における前記金属板の面に接していた面と面一となって露出した配線部材を作製し、
作製した前記配線部材の前記内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層の側に半導体素子を搭載する工程を含むことを特徴とする半導体装置の製造方法。 - 作製した前記配線部材の前記内部端子となる部位を有する内部端子面をなす第1の貴金属めっき層の側に半導体素子を搭載して該半導体素子の電極と前記内部端子との導通を取り、半導体素子搭載部分を樹脂封止する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014265373A JP6562494B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
CN201580071178.8A CN107112289B (zh) | 2014-12-25 | 2015-12-25 | 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 |
US15/539,481 US10276422B2 (en) | 2014-12-25 | 2015-12-25 | Semiconductor device substrate, semiconductor device wiring member and method for manufacturing them, and method for manufacturing semiconductor device using semiconductor device substrate |
TW104143751A TWI677944B (zh) | 2014-12-25 | 2015-12-25 | 半導體裝置用基板、半導體裝置用配線構件及其等之製造方法、以及使用半導體裝置用基板之半導體裝置之製造方法 |
PCT/JP2015/086254 WO2016104713A1 (ja) | 2014-12-25 | 2015-12-25 | 半導体装置用基板、半導体装置用配線部材及びそれらの製造方法、並びに、半導体装置用基板を用いた半導体装置の製造方法 |
KR1020177017444A KR102403960B1 (ko) | 2014-12-25 | 2015-12-25 | 반도체 장치용 기판, 반도체 장치용 배선부재 및 그 제조 방법 및 반도체 장치용 기판을 이용한 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014265373A JP6562494B2 (ja) | 2014-12-26 | 2014-12-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016127075A JP2016127075A (ja) | 2016-07-11 |
JP6562494B2 true JP6562494B2 (ja) | 2019-08-21 |
Family
ID=56359672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014265373A Active JP6562494B2 (ja) | 2014-12-25 | 2014-12-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6562494B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
JP4014125B2 (ja) * | 1999-12-27 | 2007-11-28 | 大日本印刷株式会社 | リードフレーム |
JP2002261190A (ja) * | 2001-02-28 | 2002-09-13 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
DE102007034402B4 (de) * | 2006-12-14 | 2014-06-18 | Advanpack Solutions Pte. Ltd. | Halbleiterpackung und Herstellungsverfahren dafür |
US7825514B2 (en) * | 2007-12-11 | 2010-11-02 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
-
2014
- 2014-12-26 JP JP2014265373A patent/JP6562494B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016127075A (ja) | 2016-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201732959A (zh) | 導線架、電子零件裝置及其製造方法 | |
JP6524533B2 (ja) | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 | |
JP6562494B2 (ja) | 半導体装置の製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
WO2017199473A1 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP6524517B2 (ja) | 光半導体装置用リードフレーム、光半導体装置用樹脂付きリードフレーム及び光半導体装置と、光半導体装置用リードフレームの製造方法 | |
JP6562495B2 (ja) | 半導体装置の製造方法 | |
JP6780903B2 (ja) | リードフレーム | |
JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP6562493B2 (ja) | 半導体装置用基板及びその製造方法 | |
CN109314089B (zh) | 多列型半导体装置用布线构件及其制造方法 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP2018088512A (ja) | 半導体装置用配線部材 | |
JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
JP2016122809A (ja) | 半導体装置用配線部材及びその製造方法 | |
CN107112289B (zh) | 半导体装置用基板、半导体装置用布线构件及它们的制造方法、以及利用半导体装置用基板进行的半导体装置的制造方法 | |
JP2016122807A (ja) | 半導体装置用基板及びその製造方法 | |
JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6485776B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
JP6539928B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
JP2007109914A (ja) | 半導体装置の製造方法 | |
JP2016122808A (ja) | 半導体装置用基板及びその製造方法 | |
JP2017216366A (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
KR20090107671A (ko) | 리드프레임의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180111 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6562494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |