JP4014125B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP4014125B2 JP4014125B2 JP36928799A JP36928799A JP4014125B2 JP 4014125 B2 JP4014125 B2 JP 4014125B2 JP 36928799 A JP36928799 A JP 36928799A JP 36928799 A JP36928799 A JP 36928799A JP 4014125 B2 JP4014125 B2 JP 4014125B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulating layer
- lead frame
- layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載して半導体装置を製造するために用いられるリードフレーム、特に絶縁層をベースにしてリードが形成されたリードフレームに関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化及び小型化の傾向から、それに用いられる半導体装置は、ＬＳＩのＡＳＩＣに代表されるようにますます高集積化、高機能化が進んでいる。高集積化、高機能化された半導体装置においては、信号の高速処理のためにパッケージ内のインダクタンスが無視できない状況となるので、そのインダクタンスの低減のために電源及びグランドの接続端子数を多くし、実質的なインダクタンスを下げることで対応してきた。このため、半導体の高集積化、高機能化は外部端子（ｐｉｎ）の総数の増加を促すことになり、ますますの多ピン化が求められ、これに対応して先端のファインなＬ／Ｆ等やＢＧＡ、ＣＳＰに代表されるようなパッケージが普及してきた。
【０００３】
上記の如き技術分野でリードフレームの製造方法として、特開平９−２４６４４５号公報に記載のものが知られている。具体的には、厚い層と薄い層とをエッチングストップ層を介して積層した金属積層板を準備し、その薄い層側に複数のリードを形成した後、金属積層板のリード形成面側に該リードを覆う厚さの絶縁層を少なくともリードを露出させる開口を有するように選択的に形成し、さらに厚い層における複数のリードが形成されたリード形成領域に当たる部分をエッチングストップ層に対して浸食性の弱いエッチング液によって選択的にエッチングし、リードをマスクとして少なくともエッチングストップ層をエッチングして各リード間を互いに電気的に分離独立させるものである。このような製造方法により得られるリードフレームを使用すれば、高集積化、高機能化の進んだＬＳＩを組み立てることが可能である。
【０００４】
【発明が解決しようとする課題】
ところで、ＬＳＩの高機能化に伴い、ＬＳＩの発熱が原因で電気信号にノイズが入って誤動作を起こす危険性が出てくる。そのため、ＬＳＩの高集積化を図るに際しては放熱、冷却等の対策を行わなければならず、このことは、従来技術で述べた製造方法で得られるリードフレーム、すなわち小型化、多ピン化が可能で、マイグレーション等の問題に対して電気的に高い信頼性を有するリードフレームにおいても例外ではない。
【０００５】
本発明は、上記のような事情に鑑みてなされたものであり、その目的とするところは、放熱板を貼り付けるなど二次的工程を行うことなく、簡単な構造で放熱機能を持たせたリードフレームを提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明のリードフレームは、導電性基板上にメッキにより少なくとも二次元的な形状のリードを形成し、そのリードを覆って絶縁層を形成し、その絶縁層には各リードに対応してその一部分を露出させる開口部を形成し、各開口部にリードの外部端子を形成した後、導電性基板を選択的にエッチングすることにより、絶縁層に支持された独立したリードと、半導体素子を支持するダイパッドを形成してなるリードフレームにおいて、ダイパッドは選択的にエッチングされた導電性基板の一部で形成されていることを特徴とするものである。
【０００７】
上記の構成からなるリードフレームにおいて、ダイパッドは絶縁層により支持され、かつ半導体素子搭載側と反対側は絶縁層が少なくとも一部分で開口しているように構成するのが好ましい。さらに、ダイパッドにおける半導体素子搭載側と反対側の絶縁層の開口にはメッキにより形成された凸部が設けられているのが好ましい。そしてこの凸部はリードの形成時に同時に形成することができる。
【０００８】
【発明の実施の形態】
図１は本発明に係るリードフレームを模式的に示したものである。
【０００９】
図１において１は導電性基板、２はメッキにより形成されたリード（半導体素子との接続部及び配線）、３はリード２を覆って形成された絶縁層、４は絶縁層３の開口部に形成された外部端子、５は導電性基板１の一部からなるダイパッド、６はダイパッド５に設けられた凸部である。導電性基板１は、リードフレームの製造工程においてメッキの際の給電層として機能するとともに補強板としての役割を果たす。導電性基板１は元々は一枚ものであるが、製造工程で選択的にエッチングされて図示のような形状となる。そしてこのエッチングによりリード２は絶縁層３に支持された独立した状態になり、また半導体素子を支持するダイパッド５を有した構造になる。また、ダイパッド５の凸部６は、リード２の形成時に同時に形成される。
【００１０】
図２は図１のリードフレームを使用した半導体装置である。
【００１１】
組立ての手順としては、まずリードフレームにおけるダイパッド５の上にダイアタッチ剤等を用いて半導体素子７を搭載する。次に、Ａｕワイヤ８により電気的接続を施す。続いて、導電性基板１の一部からなる補強リング１ａに囲まれたエリアに対してポッティング樹脂、モールド樹脂等の樹脂９による封止を行う。これにより得られた半導体装置は、図示のようにダイパッド５における半導体素子搭載側と反対側の面が露出した状態となる。また、そのダイパッド５の露出面に凸部６が設けられた形態となる。
【００１２】
図３は上記構成のリードフレームの製造手順を示す工程図である。
【００１３】
まず、図３（Ａ）に示す如き三層構造の金属積層板１０を用意する。この金属積層板１０、例えば厚さ０．１〜０．２ｍｍのＣｕからなる厚い金属層１１と、例えば厚さ２μｍ程度のＮｉからなるエッチングストップ層１２と、例えば厚さ１μｍ未満のＣｕからなるメッキ下地層１３を積層したものである。なお、厚い金属層１１は導電性基板に対応しており、最終的に補強用リング又は補強用枠を構成するものである。
【００１４】
次に、金属積層板１０におけるメッキ下地層１３にリード及び吊り部を形成する。具体的には、まずメッキ下地層１３の上にレジスト１４を塗布し、マスクを介しての露光とそれに続く現像により、図３（Ｂ）に示す如くリード及び吊り部を形成すべきパターンに製版する。このパターニング時に、半導体素子搭載箇所の反対面に凸部を形成するための凸部対応パターン１４ａを形成しておく。次いで、図３（Ｃ）に示すように、パターニングされたレジスト１４をマスクとしてＣｕメッキ或いはＮｉメッキの単層又はこれらを含む多層メッキをすることによりリード１５及び吊り部を形成し、同時に凸部１６も形成する。メッキの厚さは、例えばレジスト１４の厚みが２５μｍの場合には全体に渡って２５μｍ以下とする。メッキ後、図３（Ｄ）に示すようにレジスト１４を剥離する。
【００１５】
このようにリード部１５をメッキで形成する際に、半導体素子を囲む補強用リング又は補強用枠、さらにはそれを支持するための吊り部を同時に形成するが、図示の例では凸部１６も同時に形成する。したがって、吊り部や凸部１６はリード１５と同じ層構成からなる。なお、前記リング又は枠は今の段階では形成されておらず、後の工程において回路部材の主部の外側に一体に形成されるものであり、例えばＣｕ，Ｎｉ等からなる積層構造を有する。
【００１６】
次いで、図４（Ａ）に示すように、金属積層板１０のリード形成面にレジスト層２０を形成し、マスクを介してこのレジスト層２０を露光して現像することよりパターニングし、図４（Ｂ）に示すようにリード１５の一部を露出させる開口を有するように絶縁層２１を形成する。そして、図４（Ｃ）に示すように、その絶縁層２１をマスクとしてリード１５の表面に外部端子２２となる半田ボールを形成する。この半田ボールの代わりにＮｉメッキとＡｕメッキにより形成しても構わない。このメッキ工程では、絶縁層２１に半田ボール形成のための開口部が形成されており、他の部分にメッキが付かないようにあらかじめマスキングしておく。
【００１７】
続いて、図５（Ａ）に示すように、金属積層板１０におけるリード形成面と反対側の面にレジスト層３０を形成し、マスクを介してこのレジスト層３０を露光して現像することよりパターニングし、図５（Ｂ）に示すようにリード形成領域に対応する部分を除いて絶縁部分３１を形成する。そして、図４（Ｃ）に示すように、その残った絶縁部分３１をマスクとして、Ｃｕからなる厚い金属層１１を選択的にエッチングして外形リング又は外形枠となる部分よりも内側を除去し、さらにＮｉからなるエッチングストップ層１２及びＣｕからなるメッキ下地層１３を順次エッチングして除去する。
【００１８】
厚い金属層１１のエッチングは、例えば有機アルカリ系のエッチング液を用いて行う。なぜならば、このエッチング液はＣｕを侵すがＮｉは侵さないので、Ｎｉ層がエッチングストップ層としての役割を果たすことができるからである。また、エッチングストップ層１２のエッチングは、Ｃｕを溶かさないＨＮＯ3 ／Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液を使用してＮｉ層を選択的に溶解することで行う。また、メッキ下地層１３は、厚さが０．０１〜１μｍ程度と薄いため、フラッシュエッチングにより除去する。
【００１９】
このようにエッチングストップ層であるＮｉ層を剥離し、メッキ下地層である薄いＣｕ層を除去することにより、リード部ではＣｕが現れ、電極部など部分的にＡｕが現れ、半導体素子とのワイヤーボンディング等の電気的接続が可能となる。ここで、各リード及び吊り部が独立し、はじめて互いに電気的にショートした状態ではなくなる。最後に絶縁部分３１を剥離除去して、図１に示すリードフレームが得られる。
【００２０】
【発明の効果】
以上説明したように、本発明のリードフレームは、半導体素子を搭載するダイパッドを導電性基板の一部で構成したことにより、半導体素子搭載部に放熱作用を持たせられることから、ＬＳＩの高性能化に伴う熱誤動作の問題を部材の面から軽減することができ、しかも放熱板を貼り付けるなど二次的工程を必要としないので、価格を押さえることができる。
【００２１】
また、ダイパッドにおける半導体素子搭載側と反対側で絶縁層を開口させることにより、ダイパッドを外部雰囲気に接するので、放熱作用をより高くすることができる。
【００２２】
また、ダイパッドにおける半導体素子搭載側と反対側の絶縁層の開口にメッキにより形成された凸部を設け、しかもこの凸部をリードの形成時に同時に形成するようにしたことにより、リードフレームを製造する同様の工程で、放熱効果を大きくすることができる。
【図面の簡単な説明】
【図１】本発明に係るリードフレームを模式的に示す断面図である。
【図２】図１のリードフレームを使用した半導体装置の断面図である。
【図３】本発明に係るリードフレームの製造手順の一例を示す工程図である。
【図４】図３に続く工程図である。
【図５】図４に続く工程図である。
【符号の説明】
１ 導電性基板
２ リード
３ 絶縁層
４ 外部端子
５ ダイパッド
６ 凸部
７ 半導体素子
８ ワイヤ
９ 樹脂
１０ 金属積層板
１１ 厚い金属層
１２ エッチングストップ層
１３ メッキ下地層
１４ レジスト
１４ａ 凸部対応パターン
１５ リード
１６ 凸部
２０ レジスト層
２１ 絶縁層
２２ 外部端子
３０ レジスト層
３１ 絶縁部分
【発明の属する技術分野】
本発明は、半導体素子を搭載して半導体装置を製造するために用いられるリードフレーム、特に絶縁層をベースにしてリードが形成されたリードフレームに関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化及び小型化の傾向から、それに用いられる半導体装置は、ＬＳＩのＡＳＩＣに代表されるようにますます高集積化、高機能化が進んでいる。高集積化、高機能化された半導体装置においては、信号の高速処理のためにパッケージ内のインダクタンスが無視できない状況となるので、そのインダクタンスの低減のために電源及びグランドの接続端子数を多くし、実質的なインダクタンスを下げることで対応してきた。このため、半導体の高集積化、高機能化は外部端子（ｐｉｎ）の総数の増加を促すことになり、ますますの多ピン化が求められ、これに対応して先端のファインなＬ／Ｆ等やＢＧＡ、ＣＳＰに代表されるようなパッケージが普及してきた。
【０００３】
上記の如き技術分野でリードフレームの製造方法として、特開平９−２４６４４５号公報に記載のものが知られている。具体的には、厚い層と薄い層とをエッチングストップ層を介して積層した金属積層板を準備し、その薄い層側に複数のリードを形成した後、金属積層板のリード形成面側に該リードを覆う厚さの絶縁層を少なくともリードを露出させる開口を有するように選択的に形成し、さらに厚い層における複数のリードが形成されたリード形成領域に当たる部分をエッチングストップ層に対して浸食性の弱いエッチング液によって選択的にエッチングし、リードをマスクとして少なくともエッチングストップ層をエッチングして各リード間を互いに電気的に分離独立させるものである。このような製造方法により得られるリードフレームを使用すれば、高集積化、高機能化の進んだＬＳＩを組み立てることが可能である。
【０００４】
【発明が解決しようとする課題】
ところで、ＬＳＩの高機能化に伴い、ＬＳＩの発熱が原因で電気信号にノイズが入って誤動作を起こす危険性が出てくる。そのため、ＬＳＩの高集積化を図るに際しては放熱、冷却等の対策を行わなければならず、このことは、従来技術で述べた製造方法で得られるリードフレーム、すなわち小型化、多ピン化が可能で、マイグレーション等の問題に対して電気的に高い信頼性を有するリードフレームにおいても例外ではない。
【０００５】
本発明は、上記のような事情に鑑みてなされたものであり、その目的とするところは、放熱板を貼り付けるなど二次的工程を行うことなく、簡単な構造で放熱機能を持たせたリードフレームを提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、本発明のリードフレームは、導電性基板上にメッキにより少なくとも二次元的な形状のリードを形成し、そのリードを覆って絶縁層を形成し、その絶縁層には各リードに対応してその一部分を露出させる開口部を形成し、各開口部にリードの外部端子を形成した後、導電性基板を選択的にエッチングすることにより、絶縁層に支持された独立したリードと、半導体素子を支持するダイパッドを形成してなるリードフレームにおいて、ダイパッドは選択的にエッチングされた導電性基板の一部で形成されていることを特徴とするものである。
【０００７】
上記の構成からなるリードフレームにおいて、ダイパッドは絶縁層により支持され、かつ半導体素子搭載側と反対側は絶縁層が少なくとも一部分で開口しているように構成するのが好ましい。さらに、ダイパッドにおける半導体素子搭載側と反対側の絶縁層の開口にはメッキにより形成された凸部が設けられているのが好ましい。そしてこの凸部はリードの形成時に同時に形成することができる。
【０００８】
【発明の実施の形態】
図１は本発明に係るリードフレームを模式的に示したものである。
【０００９】
図１において１は導電性基板、２はメッキにより形成されたリード（半導体素子との接続部及び配線）、３はリード２を覆って形成された絶縁層、４は絶縁層３の開口部に形成された外部端子、５は導電性基板１の一部からなるダイパッド、６はダイパッド５に設けられた凸部である。導電性基板１は、リードフレームの製造工程においてメッキの際の給電層として機能するとともに補強板としての役割を果たす。導電性基板１は元々は一枚ものであるが、製造工程で選択的にエッチングされて図示のような形状となる。そしてこのエッチングによりリード２は絶縁層３に支持された独立した状態になり、また半導体素子を支持するダイパッド５を有した構造になる。また、ダイパッド５の凸部６は、リード２の形成時に同時に形成される。
【００１０】
図２は図１のリードフレームを使用した半導体装置である。
【００１１】
組立ての手順としては、まずリードフレームにおけるダイパッド５の上にダイアタッチ剤等を用いて半導体素子７を搭載する。次に、Ａｕワイヤ８により電気的接続を施す。続いて、導電性基板１の一部からなる補強リング１ａに囲まれたエリアに対してポッティング樹脂、モールド樹脂等の樹脂９による封止を行う。これにより得られた半導体装置は、図示のようにダイパッド５における半導体素子搭載側と反対側の面が露出した状態となる。また、そのダイパッド５の露出面に凸部６が設けられた形態となる。
【００１２】
図３は上記構成のリードフレームの製造手順を示す工程図である。
【００１３】
まず、図３（Ａ）に示す如き三層構造の金属積層板１０を用意する。この金属積層板１０、例えば厚さ０．１〜０．２ｍｍのＣｕからなる厚い金属層１１と、例えば厚さ２μｍ程度のＮｉからなるエッチングストップ層１２と、例えば厚さ１μｍ未満のＣｕからなるメッキ下地層１３を積層したものである。なお、厚い金属層１１は導電性基板に対応しており、最終的に補強用リング又は補強用枠を構成するものである。
【００１４】
次に、金属積層板１０におけるメッキ下地層１３にリード及び吊り部を形成する。具体的には、まずメッキ下地層１３の上にレジスト１４を塗布し、マスクを介しての露光とそれに続く現像により、図３（Ｂ）に示す如くリード及び吊り部を形成すべきパターンに製版する。このパターニング時に、半導体素子搭載箇所の反対面に凸部を形成するための凸部対応パターン１４ａを形成しておく。次いで、図３（Ｃ）に示すように、パターニングされたレジスト１４をマスクとしてＣｕメッキ或いはＮｉメッキの単層又はこれらを含む多層メッキをすることによりリード１５及び吊り部を形成し、同時に凸部１６も形成する。メッキの厚さは、例えばレジスト１４の厚みが２５μｍの場合には全体に渡って２５μｍ以下とする。メッキ後、図３（Ｄ）に示すようにレジスト１４を剥離する。
【００１５】
このようにリード部１５をメッキで形成する際に、半導体素子を囲む補強用リング又は補強用枠、さらにはそれを支持するための吊り部を同時に形成するが、図示の例では凸部１６も同時に形成する。したがって、吊り部や凸部１６はリード１５と同じ層構成からなる。なお、前記リング又は枠は今の段階では形成されておらず、後の工程において回路部材の主部の外側に一体に形成されるものであり、例えばＣｕ，Ｎｉ等からなる積層構造を有する。
【００１６】
次いで、図４（Ａ）に示すように、金属積層板１０のリード形成面にレジスト層２０を形成し、マスクを介してこのレジスト層２０を露光して現像することよりパターニングし、図４（Ｂ）に示すようにリード１５の一部を露出させる開口を有するように絶縁層２１を形成する。そして、図４（Ｃ）に示すように、その絶縁層２１をマスクとしてリード１５の表面に外部端子２２となる半田ボールを形成する。この半田ボールの代わりにＮｉメッキとＡｕメッキにより形成しても構わない。このメッキ工程では、絶縁層２１に半田ボール形成のための開口部が形成されており、他の部分にメッキが付かないようにあらかじめマスキングしておく。
【００１７】
続いて、図５（Ａ）に示すように、金属積層板１０におけるリード形成面と反対側の面にレジスト層３０を形成し、マスクを介してこのレジスト層３０を露光して現像することよりパターニングし、図５（Ｂ）に示すようにリード形成領域に対応する部分を除いて絶縁部分３１を形成する。そして、図４（Ｃ）に示すように、その残った絶縁部分３１をマスクとして、Ｃｕからなる厚い金属層１１を選択的にエッチングして外形リング又は外形枠となる部分よりも内側を除去し、さらにＮｉからなるエッチングストップ層１２及びＣｕからなるメッキ下地層１３を順次エッチングして除去する。
【００１８】
厚い金属層１１のエッチングは、例えば有機アルカリ系のエッチング液を用いて行う。なぜならば、このエッチング液はＣｕを侵すがＮｉは侵さないので、Ｎｉ層がエッチングストップ層としての役割を果たすことができるからである。また、エッチングストップ層１２のエッチングは、Ｃｕを溶かさないＨＮＯ3 ／Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液を使用してＮｉ層を選択的に溶解することで行う。また、メッキ下地層１３は、厚さが０．０１〜１μｍ程度と薄いため、フラッシュエッチングにより除去する。
【００１９】
このようにエッチングストップ層であるＮｉ層を剥離し、メッキ下地層である薄いＣｕ層を除去することにより、リード部ではＣｕが現れ、電極部など部分的にＡｕが現れ、半導体素子とのワイヤーボンディング等の電気的接続が可能となる。ここで、各リード及び吊り部が独立し、はじめて互いに電気的にショートした状態ではなくなる。最後に絶縁部分３１を剥離除去して、図１に示すリードフレームが得られる。
【００２０】
【発明の効果】
以上説明したように、本発明のリードフレームは、半導体素子を搭載するダイパッドを導電性基板の一部で構成したことにより、半導体素子搭載部に放熱作用を持たせられることから、ＬＳＩの高性能化に伴う熱誤動作の問題を部材の面から軽減することができ、しかも放熱板を貼り付けるなど二次的工程を必要としないので、価格を押さえることができる。
【００２１】
また、ダイパッドにおける半導体素子搭載側と反対側で絶縁層を開口させることにより、ダイパッドを外部雰囲気に接するので、放熱作用をより高くすることができる。
【００２２】
また、ダイパッドにおける半導体素子搭載側と反対側の絶縁層の開口にメッキにより形成された凸部を設け、しかもこの凸部をリードの形成時に同時に形成するようにしたことにより、リードフレームを製造する同様の工程で、放熱効果を大きくすることができる。
【図面の簡単な説明】
【図１】本発明に係るリードフレームを模式的に示す断面図である。
【図２】図１のリードフレームを使用した半導体装置の断面図である。
【図３】本発明に係るリードフレームの製造手順の一例を示す工程図である。
【図４】図３に続く工程図である。
【図５】図４に続く工程図である。
【符号の説明】
１ 導電性基板
２ リード
３ 絶縁層
４ 外部端子
５ ダイパッド
６ 凸部
７ 半導体素子
８ ワイヤ
９ 樹脂
１０ 金属積層板
１１ 厚い金属層
１２ エッチングストップ層
１３ メッキ下地層
１４ レジスト
１４ａ 凸部対応パターン
１５ リード
１６ 凸部
２０ レジスト層
２１ 絶縁層
２２ 外部端子
３０ レジスト層
３１ 絶縁部分
Claims (4)
- 導電性基板上にメッキにより少なくとも二次元的な形状のリードを形成し、そのリードを覆って絶縁層を形成し、その絶縁層には各リードに対応してその一部分を露出させる開口部を形成し、各開口部にリードの外部端子を形成した後、導電性基板を選択的にエッチングすることにより、絶縁層に支持された独立したリードと半導体素子を支持するダイパッドを形成してなるリードフレームにおいて、ダイパッドは選択的にエッチングされた導電性基板の一部で形成されていることを特徴とするリードフレーム。
- ダイパッドは絶縁層により支持され、かつ半導体素子搭載側と反対側は絶縁層が少なくとも一部分で開口している請求項１に記載のリードフレーム。
- ダイパッドにおける半導体素子搭載側と反対側の絶縁層の開口にはメッキにより形成された凸部が設けられた請求項２に記載のリードフレーム。
- ダイパッドにおける半導体素子搭載側と反対側の絶縁層の開口にメッキにより形成された凸部はリードの形成時に同時に形成されたものである請求項３に記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36928799A JP4014125B2 (ja) | 1999-12-27 | 1999-12-27 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36928799A JP4014125B2 (ja) | 1999-12-27 | 1999-12-27 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001185650A JP2001185650A (ja) | 2001-07-06 |
| JP4014125B2 true JP4014125B2 (ja) | 2007-11-28 |
Family
ID=18494053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36928799A Expired - Fee Related JP4014125B2 (ja) | 1999-12-27 | 1999-12-27 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4014125B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6562494B2 (ja) * | 2014-12-26 | 2019-08-21 | 大口マテリアル株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-12-27 JP JP36928799A patent/JP4014125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001185650A (ja) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP3988998B2 (ja) | メッキ引込線なしにメッキされるパッケージ基板の製造方法 | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| TWI290349B (en) | Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same | |
| KR100834657B1 (ko) | 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| KR100389314B1 (ko) | 도금인입선 없는 인쇄회로기판의 제조방법 | |
| TW456013B (en) | Heat spreader substrate structure and the process thereof | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP3524441B2 (ja) | 配線形成方法 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| TW200826206A (en) | Semiconductor fabrication method and structure thereof | |
| JP4014125B2 (ja) | リードフレーム | |
| JP2002076166A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR100545071B1 (ko) | 도금 인입선이 단축된 패키지 기판 및 그 제조방법 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP2862510B2 (ja) | シャドーマスク（ｓｈａｄｏｗ ｍａｓｋ）を用いたバンプ（ｂｕｍｐ）の形成方法 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP4402256B2 (ja) | 半導体チップ塔載用配線部材の製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP2004349414A (ja) | 回路基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |