JPH10335337A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10335337A
JPH10335337A JP9151689A JP15168997A JPH10335337A JP H10335337 A JPH10335337 A JP H10335337A JP 9151689 A JP9151689 A JP 9151689A JP 15168997 A JP15168997 A JP 15168997A JP H10335337 A JPH10335337 A JP H10335337A
Authority
JP
Japan
Prior art keywords
semiconductor device
connection pad
connection pads
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9151689A
Other languages
English (en)
Other versions
JP3648585B2 (ja
Inventor
Michihiko Yamamoto
充彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP15168997A priority Critical patent/JP3648585B2/ja
Publication of JPH10335337A publication Critical patent/JPH10335337A/ja
Application granted granted Critical
Publication of JP3648585B2 publication Critical patent/JP3648585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 回路基板上に光センサ機能部を露出した状態
で搭載されるＣＣＤ等の半導体装置において、実質的な
搭載エリアを小さくすることである。 【解決手段】 シリコン基板２１上の中央部には光セン
サ機能部２２が形成されている。シリコン基板２１上の
周辺部には複数の上側の接続パッド２４が光センサ機能
部２２に接続されて形成されている。シリコン基板２１
下には下側の接続パッド３７が上側の接続パッド２４に
シリコン基板２１等に形成された開口部２８ａ、２１
ａ、２３ａ内に形成された銅メッキ層３４等からなる内
部導通部を介して接続されて形成されている。したがっ
て、回路基板上に半導体装置を光センサ機能部２２を露
出した状態で搭載する場合、フリップチップボンディン
グ方式と同じような方式によって搭載することができ、
半導体装置の実質的な搭載エリアの平面サイズを半導体
装置自体の平面サイズとほぼ同じにすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関する。
【０００２】
【従来の技術】例えば、ＣＣＤ(charge coupled devic
e)等の半導体装置は回路基板上に搭載される場合が多
い。図１２は従来のこのような半導体装置を回路基板上
に搭載したものの一例を示したものである。この場合の
半導体装置１はＣＣＤであり、上面中央部に光センサ機
能部２が突出した状態で形成されたシリコン基板３を備
えている。光センサ機能部２を除くシリコン基板３の上
面には初期酸化膜４が形成されている。初期酸化膜４の
上面周辺部には複数の接続パッド５が光センサ機能部２
の複数の入出力部（図示せず）に引き回し線６を介して
接続されて形成されている。接続パッド５及び引き回し
線６を含む初期酸化膜４の上面及び光センサ機能部２の
上面には保護膜７が形成されている。この場合、保護膜
７の接続パッド５の中央部に対応する部分には開口部８
が形成され、接続パッド５の中央部が開口部８を介して
露出されている。一方、回路基板９の上面の所定の箇所
は半導体装置搭載エリア１０となっている。回路基板９
の上面において半導体装置搭載エリア１０の外周部には
複数の接続端子１１が設けられている。そして、半導体
装置１のシリコン基板３は回路基板９の半導体装置搭載
エリア１０に接着剤１２を介して接着され、半導体装置
１の接続パッド５と回路基板９の接続端子１１とがボン
ディングワイヤ１３によって接続されている。
【０００３】ところで、半導体装置１を回路基板９上に
搭載する場合、例えばフリップチップボンディング方式
によって搭載する方法もあるが、上述したように、半導
体装置１の接続パッド５を上面側に露出させ、ボンディ
ングワイヤ１３を用いたワイヤボンディング方式によっ
て搭載している。この理由は、半導体装置１の光センサ
機能部２を上面側に露出させるためである。
【０００４】
【発明が解決しようとする課題】このように、半導体装
置１を回路基板９上にボンディングワイヤ１３を用いた
ワイヤボンディング方式によって搭載しているので、回
路基板９上において半導体装置１を実質的に搭載するた
めのエリアが図１２において符号１４で示すように接続
端子１１を含むエリアとなり、すなわち実質的な半導体
装置搭載エリア１４の平面サイズが半導体装置１自体の
平面サイズよりも大きくなり、これに応じて回路基板９
の平面サイズも大きくなり、全体的に大型化するという
問題があった。この発明の課題は、半導体装置の実質的
な搭載エリアを小さくすることである。
【０００５】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、一の面に複数の第１の接続パッドを備
えた半導体基板と、該半導体基板の他の面からその内部
に前記第１の接続パッドに達するように形成された複数
の開口部と、該開口部内に前記第１の接続パッドと接続
された状態で形成された複数の内部導通部と、前記半導
体基板の他の面に前記内部導通部と接続された状態で形
成された複数の第２の接続パッドとを具備するものであ
る。請求項６記載の発明に係る半導体装置の製造方法
は、一の面に複数の第１の接続パッドを備えた半導体基
板の他の面からその内部に複数の開口部を前記第１の接
続パッドに達するように形成し、前記開口部内に複数の
内部導通部を前記第１の接続パッドに接続させて形成
し、前記半導体基板の他の面に複数の第２の接続パッド
を前記内部導通部に接続させて形成するようにしたもの
である。
【０００６】この発明によれば、一の面に複数の第１の
接続パッドを備えた半導体基板の他の面に複数の第２の
接続パッドが第１の接続パッドに内部導通部を介して接
続されて形成されているので、半導体装置の一の面を上
面側に露出させた状態で半導体装置を回路基板上に搭載
する場合、半導体装置の他の面の第２の接続パッドを回
路基板の接続端子に対向させることができ、この結果半
導体装置を回路基板上にフリップチップボンディング方
式と同じような方式によって搭載することができ、した
がって半導体装置の実質的な搭載エリアの平面サイズを
半導体装置自体の平面サイズとほぼ同じにすることがで
き、すなわち半導体装置の実質的な搭載エリアを小さく
することができる。
【０００７】
【発明の実施の形態】図１〜図１１はそれぞれこの発明
の一実施形態における半導体装置の各製造工程を示した
ものである。そこで、これらの図を順に参照しながら、
この実施形態の半導体装置の構造についてその製造方法
と併せて説明する。
【０００８】まず、図１に示すように、シリコン基板
（半導体基板）２１の上面中央部に光センサ機能部２２
が突出した状態で形成され、光センサ機能部２２を除く
シリコン基板２１の上面に酸化シリコンからなる初期酸
化膜２３が形成され、初期酸化膜２３の上面の所定の複
数箇所にアルミニウム等からなる接続パッド（第１の接
続パッド）２４が光センサ機能部２２の複数の入出力部
（図示せず）に引き回し線２５を介して接続されて形成
され、接続パッド２４及び引き回し線２５を含む初期酸
化膜２３の上面及び光センサ機能部２２の上面に酸化シ
リコン等からなる保護膜２６が形成され、その上面に金
属多層膜２７が形成され、シリコン基板２１の下面に酸
化シリコンからなる初期酸化膜２８が形成され、その下
面に金属多層膜２９が形成されたものを用意する。この
場合、両金属多層膜２７、２９は、後で説明するよう
に、シリコン基板２１をエッチングする際のマスク等を
形成するためのものであり、クロム、チタン、タングス
テン等からなる内層と金等からなる外層との２層構造と
なっているが３層以上であってもよい。
【０００９】次に、図２に示すように、上側の金属多層
膜２７の上面に保護膜３０を形成し、下側の金属多層膜
２９の下面に、接続パッド２３に対応する部分に開口部
３１ａを有するレジストパターン３１を形成する。この
場合、保護膜３０はレジストパターン３１と同一の材料
からなっているが、ワニス等であってもよい。
【００１０】次に、図３に示すように、レジストパター
ン３１をマスクとして、下側の金属多層膜２９をエッチ
ングし、次いでフッ化水素系のエッチング液を用いて下
側の初期酸化膜２８をエッチングする。すると、レジス
トパターン３１の開口部３１ａに対応する部分における
下側の金属多層膜２９及び下側の初期酸化膜２８に開口
部２９ａ、２８ａが形成される。この場合、上側の金属
多層膜２７は、保護膜３０によって覆われているので、
エッチングされない。この後、保護膜３０及びレジスト
パターン３１を剥離する。
【００１１】次に、図４に示すように、下側の金属多層
膜２９をマスクとして水酸化カリウム系のエッチング液
を用いてシリコン基板２１をエッチングすると、下側の
金属多層膜２９の開口部２９ａに対応する部分における
シリコン基板２１に開口部２１ａが形成される。
【００１２】次に、図５に示すように、下側の金属多層
膜２９をマスクとして上側の初期酸化膜２３をエッチン
グすると、下側の金属多層膜２９の開口部２９ａに対応
する部分における上側の初期酸化膜２３に開口部２３ａ
が形成される。この場合、保護膜２６は上側の金属多層
膜２７によって覆われているので、エッチングされな
い。そして、この状態では、開口部２９ａ、２８ａ、２
１ａ、２３ａを介して上側の接続パッド２４が下面側に
露出される。この後、上側及び下側の金属多層膜２７、
２９を剥離する。
【００１３】次に、図６に示すように、ジンケート処理
を施すことにより、開口部２８ａ、２１ａ、２３ａを介
して露出された上側の接続パッド２４の下面に形成され
た図示しない自然酸化膜をエッチングして除去するとと
もに、アルミニウムと亜鉛とを置換させて、上側の接続
パッド２４の下面に亜鉛核３２を形成する。
【００１４】次に、図７に示すように、開口部２８ａ、
２１ａ、２３ａを介して露出された亜鉛核３２の下面に
無電解メッキによりニッケルメッキ層３３を膜厚数μｍ
程度に形成する。
【００１５】次に、図８に示すように、開口部２８ａ、
２１ａを介して露出されたニッケルメッキ層３３の下面
に無電解メッキにより銅メッキ層３４を下側の初期酸化
膜２８の下面まで形成する。これにより、開口部２８
ａ、２１ａ、２３ａ内には亜鉛核３２とニッケルメッキ
層３３と銅メッキ層３４とからなる内部導通部が形成さ
れる。
【００１６】次に、図９に示すように、銅メッキ層３４
及び下側の初期酸化膜２８の下面にスパッタ法あるいは
真空蒸着法等によって接続パッド形成用層３５を形成す
る。この場合、接続パッド形成用層３５は、クロム、チ
タン、チタン−タングステン合金、モリブデン、タング
ステン等からなる接着層と、銅、ニッケル、白金、パラ
ジウム等からなるバリア層と、金等からなる表面保護層
との３層構造となっている。次に、接続パッド形成用層
３５の下面にレジストパターン３６を所定のパターンに
形成する。
【００１７】次に、図１０に示すように、レジストパタ
ーン３６をマスクとして接続パッド形成用層３５の不要
な部分をエッチングする。すると、レジストパターン３
６下に下側の接続パッド（第２の接続パッド）３７がマ
トリックス状に形成されるとともに、図示していない
が、この下側の接続パッド３７と銅メッキ層３４とを適
宜に接続する引き回し線が形成される。この後、レジス
トパターン３６を剥離する。
【００１８】次に、図１１に示すように、下側の初期酸
化膜２８の下面において下側の接続パッド３７の中央部
を除く部分に保護膜３８を形成する。この状態では、下
側の接続パッド３７の中央部が保護膜３８に形成された
開口部３８ａを介して露出される。次に、開口部３８ａ
を介して露出された下側の接続パッド３７の下面にはん
だからなる突起電極３９を形成する。かくして、半導体
装置が製造される。
【００１９】このようにして製造された半導体装置で
は、上面に複数の上側の接続パッド２４を備えたシリコ
ン基板２１の下面に複数の下側の接続パッド３７が上側
の接続パッド２４に亜鉛核３２、ニッケルメッキ層３３
及び銅メッキ層３４からなる内部導通部を介して接続さ
れて形成された構造となっている。このため、この半導
体装置の上面を上面側に露出させた状態でこの半導体装
置を回路基板（図示せず）上に搭載する場合、この半導
体装置の下面の下側の接続パッド３７を回路基板の接続
端子に対向させることができる。この結果、この半導体
装置を回路基板上にフリップチップボンディング方式と
同じような方式によって搭載することができる。したが
って、この半導体装置の実質的な搭載エリアの平面サイ
ズをこの半導体装置自体の平面サイズとほぼ同じにする
ことができ、すなわちこの半導体装置の実質的な搭載エ
リアを小さくすることができ、ひいては回路基板の平面
サイズを小さくすることができる。また、上側の接続パ
ッド２４を保護膜２６で覆っているので、上側の接続パ
ッド２４を保護することができる。
【００２０】なお、上記実施形態では、開口部２８ａ、
２１ａ、２３ａを介して露出された上側の接続パッド２
４の下面にジンケート処理を施して、アルミニウムと亜
鉛とを置換させた後、無電解メッキによりニッケルメッ
キ層３３を形成した場合について説明したが、これに限
らず、ジンケート処理を行わずに、上側の接続パッド２
４の下面に無電解メッキにより直接ニッケルメッキ層３
３を形成するようにしてもよい。また、上記実施形態で
は、内部導通部をジンケート処理及び無電解メッキによ
り形成した場合について説明したが、これに限らず、内
部導通部全体をスパッタ法等によって形成するようにし
てもよい。また、上記実施形態では、開口部２８ａ、２
１ａ、２３ａをウエットエッチングによって形成した場
合について説明したが、これに限らず、ドライエッチン
グによって形成するようにしてもよく、さらにエキシマ
レーザ等の照射によって形成するようにしてもよい。
【００２１】
【発明の効果】以上説明したように、この発明によれ
ば、一の面に複数の第１の接続パッドを備えた半導体基
板の他の面に複数の第２の接続パッドが第１の接続パッ
ドに内部導通部を介して接続されて形成されているの
で、半導体装置の一の面を上面側に露出させた状態で半
導体装置を回路基板上に搭載する場合、半導体装置の他
の面の第２の接続パッドを回路基板の接続端子に対向さ
せることができ、この結果半導体装置を回路基板上にフ
リップチップボンディング方式と同じような方式によっ
て搭載することができ、したがって半導体装置の実質的
な搭載エリアの平面サイズを半導体装置自体の平面サイ
ズとほぼ同じにすることができ、すなわち半導体装置の
実質的な搭載エリアを小さくすることができ、ひいては
回路基板の平面サイズを小さくすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の製
造に際し、シリコン基板上に初期酸化膜、接続パッド、
保護膜及び金属多層膜を形成し、シリコン基板下に初期
酸化膜及び金属多層膜を形成した状態の断面図。
【図２】同半導体装置の製造に際し、上側の金属多層膜
の上面に保護膜を形成し、下側の金属多層膜の下面にレ
ジストパターンを形成した状態の断面図。
【図３】同半導体装置の製造に際し、下側の初期酸化膜
及び下側の金属多層膜に開口部を形成した状態の断面
図。
【図４】同半導体装置の製造に際し、シリコン基板に開
口部を形成した状態の断面図。
【図５】同半導体装置の製造に際し、上側の初期酸化膜
に開口部を形成した状態の断面図。
【図６】同半導体装置の製造に際し、開口部内に亜鉛核
を形成した状態の断面図。
【図７】同半導体装置の製造に際し、開口部内にニッケ
ルメッキ層を形成した状態の断面図。
【図８】同半導体装置の製造に際し、開口部内に銅メッ
キ層を形成した状態の断面図。
【図９】同半導体装置の製造に際し、シリコン基板下に
接続パッド形成用層及びレジストパターンを形成した状
態の断面図。
【図１０】同半導体装置の製造に際し、シリコン基板下
に下側の接続パッドを形成した状態の断面図。
【図１１】同半導体装置の製造に際し、下側の接続パッ
ド下に突起電極を形成した状態の断面図。
【図１２】従来の半導体装置を回路基板上に搭載した状
態の断面図。
【符号の説明】
２１ シリコン基板 ２２ 光センサ機能部 ２４ 上側の接続パッド ２１ａ、２３ａ、２８ａ 開口部 ３２ 亜鉛核 ３３ ニッケルメッキ層 ３４ 銅メッキ層 ３７ 下側の接続パッド

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 一の面に複数の第１の接続パッドを備え
    た半導体基板と、 該半導体基板の他の面からその内部に前記第１の接続パ
    ッドに達するように形成された複数の開口部と、 該開口部内に前記第１の接続パッドと接続された状態で
    形成された複数の内部導通部と、 前記半導体基板の他の面に前記内部導通部と接続された
    状態で形成された複数の第２の接続パッドと、 を具備することを特徴とする半導体装置。
  2. 【請求項２】 前記第２の接続パッドはマトリックス状
    に配置されていることを特徴とする請求項１記載の半導
    体装置。
  3. 【請求項３】 前記第２の接続パッド上に突起電極が形
    成されていることを特徴とする請求項１または２記載の
    半導体装置。
  4. 【請求項４】 前記第１の接続パッドは保護膜で覆われ
    ていることを特徴とする請求項１〜３のいずれかに記載
    の半導体装置。
  5. 【請求項５】 前記半導体基板の一の面に光センサ機能
    部が前記第１の接続パッドと接続された状態で形成され
    ていることを特徴とする請求項１〜４のいずれかに記載
    の半導体装置。
  6. 【請求項６】 一の面に複数の第１の接続パッドを備え
    た半導体基板の他の面からその内部に複数の開口部を前
    記第１の接続パッドに達するように形成し、前記開口部
    内に複数の内部導通部を前記第１の接続パッドに接続さ
    せて形成し、前記半導体基板の他の面に複数の第２の接
    続パッドを前記内部導通部に接続させて形成することを
    特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記半導体基板はその一の面に前記第１
    の接続パッドに接続された光センサ機能部を備えている
    ことを特徴とする請求項６記載の半導体装置の製造方
    法。
JP15168997A 1997-05-27 1997-05-27 半導体装置及びその製造方法 Expired - Fee Related JP3648585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15168997A JP3648585B2 (ja) 1997-05-27 1997-05-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15168997A JP3648585B2 (ja) 1997-05-27 1997-05-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10335337A true JPH10335337A (ja) 1998-12-18
JP3648585B2 JP3648585B2 (ja) 2005-05-18

Family

ID=15524120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15168997A Expired - Fee Related JP3648585B2 (ja) 1997-05-27 1997-05-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3648585B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506324A (ja) * 2000-08-08 2004-02-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路のための背面コンタクトおよびこれを形成する方法
JP2005501414A (ja) * 2001-08-24 2005-01-13 カール−ツアイス−シュティフツンク コンタクトを形成するための方法およびプリント回路パッケージ
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP2006128353A (ja) * 2004-10-28 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008135482A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 貫通孔配線構造およびその形成方法
JP2009505382A (ja) * 2005-08-11 2009-02-05 フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． 半導体基板及びその製造方法
JP2009105311A (ja) * 2007-10-25 2009-05-14 Shinko Electric Ind Co Ltd 基板の製造方法
US7576425B2 (en) 2007-01-25 2009-08-18 Xintec, Inc. Conducting layer in chip package module
US8232202B2 (en) 2007-07-13 2012-07-31 Wen-Cheng Chien Image sensor package and fabrication method thereof
KR20140011686A (ko) * 2012-07-18 2014-01-29 삼성전자주식회사 전력 소자 및 전력 소자 모듈
US8772919B2 (en) 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506324A (ja) * 2000-08-08 2004-02-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路のための背面コンタクトおよびこれを形成する方法
JP2005501414A (ja) * 2001-08-24 2005-01-13 カール−ツアイス−シュティフツンク コンタクトを形成するための方法およびプリント回路パッケージ
US8349707B2 (en) 2001-08-24 2013-01-08 Wafer-Level Packaging Portfolio Llc Process for making contact with and housing integrated circuits
EP2287916A2 (de) * 2001-08-24 2011-02-23 Schott AG Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
JP2009094540A (ja) * 2001-08-24 2009-04-30 Schott Ag コンタクトを形成するための方法およびプリント回路パッケージ
US7880179B2 (en) 2001-08-24 2011-02-01 Wafer-Level Packaging Portfolio Llc Process for making contact with and housing integrated circuits
US7821106B2 (en) 2001-08-24 2010-10-26 Schott Ag Process for making contact with and housing integrated circuits
US7700957B2 (en) 2001-08-24 2010-04-20 Schott Ag Process for making contact with and housing integrated circuits
JP4534484B2 (ja) * 2003-12-26 2010-09-01 ソニー株式会社 固体撮像素子及びその製造方法
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP2006128353A (ja) * 2004-10-28 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009505382A (ja) * 2005-08-11 2009-02-05 フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． 半導体基板及びその製造方法
JP2008135482A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 貫通孔配線構造およびその形成方法
US7576425B2 (en) 2007-01-25 2009-08-18 Xintec, Inc. Conducting layer in chip package module
US8232202B2 (en) 2007-07-13 2012-07-31 Wen-Cheng Chien Image sensor package and fabrication method thereof
US8772919B2 (en) 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
JP2009105311A (ja) * 2007-10-25 2009-05-14 Shinko Electric Ind Co Ltd 基板の製造方法
KR20140011686A (ko) * 2012-07-18 2014-01-29 삼성전자주식회사 전력 소자 및 전력 소자 모듈

Also Published As

Publication number Publication date
JP3648585B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
US6838368B1 (en) Method for making semiconductor device using a nickel film for stopping etching
JP3888854B2 (ja) 半導体集積回路の製造方法
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JP3356921B2 (ja) 半導体装置およびその製造方法
KR20040105607A (ko) 반도체 장치 및 그 제조 방법
JP3502800B2 (ja) 半導体装置の製造方法
JP3285919B2 (ja) 半導体装置
JP3648585B2 (ja) 半導体装置及びその製造方法
US6020626A (en) Semiconductor device
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2004080006A (ja) 半導体装置の製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3957928B2 (ja) 半導体装置およびその製造方法
JP2001068602A (ja) 半導体装置
JP3087819B2 (ja) はんだバンプ実装用端子電極形成方法
US6995082B2 (en) Bonding pad of a semiconductor device and formation method thereof
JP2002313930A (ja) 半導体装置およびその製造方法
JP4168494B2 (ja) 半導体装置の製造方法
US20220139815A1 (en) Semiconductor device and method manufacturing thereof
JPH03268385A (ja) はんだバンプとその製造方法
JP2001077229A (ja) 半導体装置およびその製造方法
JP3526529B2 (ja) 半導体装置の製造方法
JP3916354B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置が実装されたモジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees