JP2005303258A - デバイス及びその製造方法 - Google Patents
デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2005303258A JP2005303258A JP2004301919A JP2004301919A JP2005303258A JP 2005303258 A JP2005303258 A JP 2005303258A JP 2004301919 A JP2004301919 A JP 2004301919A JP 2004301919 A JP2004301919 A JP 2004301919A JP 2005303258 A JP2005303258 A JP 2005303258A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- substrate
- conductive portion
- conductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 239000004020 conductor Substances 0.000 claims abstract description 94
- 239000000463 material Substances 0.000 claims abstract description 53
- 238000011049 filling Methods 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 10
- 230000003405 preventing effect Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 abstract description 10
- 238000007254 oxidation reaction Methods 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 48
- 239000010931 gold Substances 0.000 description 24
- 229910004298 SiO 2 Inorganic materials 0.000 description 22
- 238000012360 testing method Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 16
- 239000011651 chromium Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000956 alloy Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 11
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 9
- 238000000227 grinding Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 238000000708 deep reactive-ion etching Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 aluminum-silicon-copper Chemical compound 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02377—Fan-in arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/05111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Abstract
【解決手段】 本発明に係るデバイス10は、第一基板11と、第一基板11の一方の面側に配された、機能素子12及び機能素子12に第一配線14を介して電気的に接続されたパッド13と、パッド13と電気的に接続され、第一基板11の一方の面から他方の面に至る微細孔(微細孔の側面16’)内に第一導電体17を充填してなる貫通電極15とを少なくとも具備し、前記微細孔の内面の少なくとも一部に、第一導電体17とは異なる第二導電体からなる導電部18を設けた構成からなる。
【選択図】 図1
Description
この構成によれば、機能素子212と貫通電極217との間は、配線214およびパッド213により電気的に接続されるので、機能素子212は基材211’の他方の面に電気的な接続端部を有することが可能となる。なお、前記研削加工の際、基材211の一方の面を被う部分217bの一部を残すように加工し、配線として利用することもできる。
(1)第一の製法では、プラズマ処理を用いて基材211の一方の面に微細孔216を形成する。その際、基材211や保護膜215はプラズマに直接曝され、プラズマから熱や外力の影響を受ける。すると、機能素子212も基材211や保護膜215を介して同様にプラズマの影響を少なからず受けざるを得ない。
また、研削加工を施すことにより、導電体217を構成する微細孔216の内部を満たす部分217aが基材211’の両面に露出してなる貫通電極217cを形成する。この研削加工により基材211が基材211’に薄板化されるが、この加工時には、基材の一方の面に配した機能素子212を被覆していた保護膜215も除去されることになり、基材が受けるのと同様の熱や外力の影響を少なからず機能素子212も受けざるを得ない。
このような熱や外力の影響は、機能素子212が有する機能や性能を損なわせる恐れがあった。
(2)また、第一の製法では、基材211の両面を研削加工し、最終的に使用する厚みの基材211’と基材211’の一方の面から他方の面に貫通してなる貫通電極217cとを形成する。したがって、第一の製法は必ずや研削工程を要するので、製造コストが嵩む傾向にあった。
図12は、第二の製法に係る製造プロセスの概略を示す模式的断面図である。第二の製法では、例えばパッド313が一方の面上に設けられた基材311を用い[図11(a)]、この基材311の他方の面(図面下方の面)から、パッド313の裏面(基材311と接していた面)が露出するまで、例えば円筒形の微細孔316を形成する[図11(b)]。ここで、316’は微細孔の側内面を表す。次に、この微細孔316の内部を満たすように導電性物質317(以下、貫通電極とも呼ぶ)を設ける[図10(c)]。
第二の製法によると、予めパッド313やパッド間に位置しパッド313と電気的に接続された各種デバイス(不図示)が一方の面に設けられた基材311を用いることができるので、貫通電極317を形成すれば直ちに、基材311の一方の面(図面上方の面)にあるデバイスは基材311の他方の面(図面下方の面)に電気的な接続端部をもつことが可能となる。また、第一の製法のように、貫通電極を形成した後に基材311を研削加工する必要がないので、材料的に無駄がなく、余計な工程も省くことができるので、低コスト化が図れるという長所を第二の製法は備えている。
(3)基材311の他方の面から形成した微細孔316の内側面316’には特に何も処理を施していなかった。そのため、充填された導電性物質317と基材311との密着性が悪く、導電性物質317と内側面316’との間に隙間が生じたり、導電性物質317を構成する元素が基材311側に拡散しやすい。
(4)導電性物質317を充填する前に、微細孔316の先端部、すなわちパッド313の裏面(基材311と接していた面)が剥き出しになる状態があった。パッド313を構成する材料としてはAl系の金属が好適に用いられている。Al系の金属は酸化されやすい性質を有することから、微細孔316を形成後、剥き出しになった金属表面には直ちに不均一な酸化部位320が形成されてしまう。その結果、酸化部位320が電気的な障壁となり、導電性物質317とパッド313との間の電気的接続を阻害あるいは不安定にするため、長期信頼性を向上させることが難しかった。
本発明の請求項2に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、前記微細孔の内面のうち底面を構成する前記パッドの裏面に配されることを特徴とする。
また、上記請求項2に記載のデバイスにおいて、前記導電部は、前記第一導電体と前記パッドとの密着性を向上する材料からなることを特徴とする。
本発明の請求項4に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、前記微細孔の内面のうち側面に配されることを特徴とする。
また、上記請求項4に記載のデバイスにおいて、前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする。
本発明の請求項6に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、前記微細孔の内面のうち底面を構成する前記パッドの裏面と、前記微細孔の内面のうち側面に配されることを特徴とする。
また、上記請求項6に記載のデバイスにおいて、前記導電部は、前記微細孔の内面と前記パッドとの密着性を向上する材料からなることを特徴とする。
さらに、上記請求項6に記載のデバイスにおいて、前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする。
本発明の請求項9に係るデバイスは、請求項1に記載のデバイスにおいて、前記貫通電極が前記パッドと接触する領域は、前記パッドが前記第一基板及び前記貫通電極と接する領域の内側に配置されていることを特徴とする。
本発明の請求項10に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、異なる材質の薄膜を2層以上積層してなることを特徴とする。
前記第一基板の他方の面から、前記パッドが露出するまで前記微細孔を形成する工程Aと、前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を形成する工程Bと、前記微細孔の内部に前記第一導電体を充填する工程Cと、を少なくとも具備したことを特徴としている。
また、上記請求項12に記載のデバイスの製造方法において、前記第二導電体からなる導電部をドライフィルムレジストを用いてパターニングすることを特徴とする。
また、本発明の請求項12に係る製造方法は、第二導電体からなる導電部を微細孔の内面の少なくとも一部と貫通電極との間に形成する工程Bを備えたことにより、微細孔の内面と貫通電極との間で発生する隙間や拡散、酸化を抑制可能な上記デバイスの作製に貢献する。
図1に示すデバイス10は、例えばガラスやセラミック等の絶縁性部材からなる第一基板11と、第一基板11の一方の面(図面上方の面)側に配された例えば発光デバイスなどからなる機能素子12及びパッド13と、機能素子12とパッド13とを電気的に接続する第一配線14と、パッド13と電気的に接続され、第一基板11の一方の面から他方の面(図面下方の面)に至る微細孔内に第一導電性物質17を充填してなる貫通電極15とを少なくとも備えおり、前記微細孔の内面16’の少なくとも一部に、第一導電体17とは異なる第二導電体からなる導電部18を設けた構成からなる。ここで、18aは導電部の一部であり、微細孔の内面のうち底面を構成する、パッド13の裏面(第一基板11と接していた面)に配された部分を表す。18bは導電部の他の一部であり、微細孔の内面のうち側面を構成する、第一基板の断面に配される部分である。
貫通電極15をなす第一導電体17としては、例えば錫(Sn)などの金属や、金−錫(Au−Sn)系の合金の他に、錫(Sn)基、鉛(Pb)基、金(Au)基、インジウム(In)基、アルミニウム(Al)基などの半田などが好適に用いられる。
導電部18をなす第二導電体としては、導電性を有するとともに、貫通電極15をなす第一導電性物質17との濡れ性に優れ、また酸化されにくく、さらには第一導電性物質17を構成する元素がパッドへ拡散するのを防ぐことができる材料が好適であり、例えば単層膜としてはAu、Ti、TiWなど、多層膜としてはAu(上層)/Cu(下層)などが挙げられる。
図2は、本発明に係るデバイスの他の一例を示す模式的な断面図であり、導電部の一部28(以下、導電部28とも呼ぶ)のみに設けた場合、すなわち微細孔の内面のうち底面を構成する、パッド23の裏面に配される場合(図1の18aに相当)を示す。このようにパッド23の裏面に導電部を設けることにより、特にパッド23の酸化が防止できるので、パッド23と貫通電極27は導電部28を介して優れた導電性を長期にわたって保つことが可能となる。
また、図2の構成とした場合には、導電部28として、第一導電体27とパッド23との密着性を向上する材料が好適に用いられる。その具体的な組合せの一例としては、パッド23がCrとCuの二層構造をなす場合、第一導電体27として金−錫(Au−Sn)系の合金、導電部28としてNi、が挙げられる。このNiはめっき法あるいはスパッタ法により好適に形成される。
また、図3の構成とした場合には、導電部38として、第一導電体37を構成する元素が第一基板31に拡散するのを防止する機能を有することが好ましい。その具体的な組合せの一例としては、第一導電体37が金−錫(Au−Sn)系の合金であり第一基板31がシリコンの場合、導電部38としてNi又はTiNが挙げられる。前者のNiはめっき法あるいはスパッタ法により、後者のTiNはスパッタ法あるいはCVD法により好適に形成される。
また、図1の構成とした場合には、導電部18として、微細孔の内面16’とパッド13との密着性を向上する材料が好適に用いられる。その具体的な組合せの一例としては、第一導電体17が金−錫(Au−Sn)系の合金の場合、導電部18としてAuが挙げられる。このAuはめっき法あるいはスパッタ法により好適に形成される。
さらに、図1の構成とした場合には、導電部18として、第一導電体17を構成する元素が第一基板11に拡散するのを防止する機能を有することが好ましい。その具体的な組合せの一例としては、第一導電体17が金−錫(Au−Sn)系の合金の場合、導電部18としてNiが挙げられる。このNiはめっき法あるいはスパッタ法により好適に形成される。
したがって、貫通電極15を形成するため微細孔に第一導電体17を充填しても、第一基板11とパッド13との間には隙間がないので、第一導電体17が第一基板11の一方の面(図面上方の面)に溢れ出てしまい、予め配設してあった配線14やデバイス12に影響を及ぼすことが回避できる。したがって、信頼性の高い電気的接続が得られる。
図4は、本発明に係るデバイスの他の一例を示す模式的な部分断面図であり、微細孔の内側面に絶縁物質からなる絶縁部49を設け、この絶縁部49とパッド43の裏面を全て、第二導電体からなる導電部48により被覆した場合である。その際、絶縁部49をなす絶縁物質としては、例えば二酸化珪素(SiO2 )や窒化珪素(SiN)、酸窒化珪素(SiNOx )などが用いられる。
つまり、第一基板41が導電性部材からなる場合は、第一基板41に設けられた微細孔の内側面に絶縁物質からなる絶縁部49を設けさえすれば、上述した構成が適用できる。つまり、図4に示したように、この絶縁部49とパッド43の裏面を全て、第二導電体からなる導電部48によって被覆することにより、図4のデバイスにおいても、パッド43と貫通電極45との電気的接続を長期にわたって良好に保つことが可能となる。
図5に示すように導電部58を二層から構成すると、各層ごとに機能を分離できる。例えば、外側に位置する導電部58aは絶縁部59と接することから、導電部58aをなす第三導電体としては絶縁部59と接合強度の高い材料を用いるとよい。一方、内側に位置する導電部58bは貫通電極をなす第一導電体57と接することから、導電部58bをなす第二導電体としては第一導電体67と濡れ性の高い材料が好ましい。例えば、絶縁部59として二酸化珪素(SiO2 )が、貫通電極をなす第一導電部材67として金−スズ(Au−Sn)合金が用いられた場合は、導電部58aをなす第三導電体としてはCrが、導電部58bをなす第二導電体としてはAuを用いるとよい。
なお、図5には、導電部58aが絶縁部59のみを被覆する例を示したが、導電部58aを絶縁部59とパッド58の裏面を全て覆うように設けた後、この導電部58aを全て被覆するように導電部58bを設ける構成としてもよい。
微細孔の内側面における絶縁部69と導電部68aと導電部68bの関係は、図5のデバイスと同様であるが、微細孔の開口部から第一基板の他方の面上に伸びて配されている端部69’、68a’、68b’の相対的な長さに特長がある。すなわち、絶縁部69の端部69’が最も長く、導電部68aの端部68a’と導電部68bの端部68b’は端部69’より短く設けるとよい。この構成によると、導電体である第一基板61と導電部68aの端部68a’または導電部68bの端部68b’は、確実に絶縁部69の端部69’を介して配されることになるので、第一基板61と導電部68aまたは導電部68bとの間における短絡が防止できる。
貫通電極65を構成するこの突出した半球状の端部65’は、第一基板の一方の面に配された機能素子62が外部と電気的な接続をとる端子として利用できるので好ましい。
(a)第一基板71の一方の面(図面上方の面)をなす少なくとも一部には、第二基板81が貼り合わせてある。
(b)第二基板81は、パッド73の少なくとも一部を覆う位置に配されている。
(c)第一基板71の他方の面(図面下方の面)には、その全面を覆うように微細孔内から延ばした絶縁部79が配されると共に、貫通電極及び導電部78と電気的に接続された第二配線82が設けてある。また、第二配線82上にはバンプ83が設けてある。
特に、上記(b)に述べたように、パッド73の少なくとも一部を覆う位置に第二基板81を設けることにより、微細孔を形成した後に応力が生じ、この応力によりパッドが変形したり、パッドの強度が低下するのを防ぐことができる。
(d)第一基板91の他方の面(図面下方の面)に、例えば樹脂からなる絶縁層111を介して配置される少なくとも2層以上の多層構造をなす配線を設けた。図8は、2層構造の場合であり、ここでは第二配線112および第三配線114と呼ぶ。
(e)第二配線112と第三配線114との間は、導電体からなる貫通電極113により電気的に接続されている。
(f)絶縁層111の外側に位置する第三配線114上にはバンプ115が設けてある。
また、上記(f)に記した第二配線112と電気的に接続するようにバンプ115を設けることにより、多層配線化されたチップレベルパッケージを構成することが可能となり、デバイスのさらなる小型化が達成できる。特に図8のデバイスは、第一基板91の他方の面に少なくとも2層以上の多層構造を備えているので、外部との電気的な接点として働くバンプ115を設ける位置が一段と自由になる。図8に示すように、例えば貫通電極の上部にあたる位置にバンプ115を配する構成も可能となる。
前記第一基板の他方の面から、前記パッドが露出するまで前記微細孔を形成する工程Aと、前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を形成する工程Bと、前記微細孔の内部に前記第一導電体を充填する工程Cと、
を少なくとも具備したことを特徴としている。
以下では、工程Aについて、第一基板がシリコンウェハの場合を例にとり微細孔を形成する手順を詳述する。通常のシリコンウェハは基部(Si)とその上に配された酸化層(SiO2 )を備えている。第一基板の一方の面をなす酸化層(SiO2 )上にパッド(Al)を配し、第一基板の他方の面から微細孔を形成する際は、次の(イ)、(ロ)に示す2つのステップにより微細孔が得られる。
このような2つのステップにより、第一基板の他方の面に開口部を持ち、パッドの裏面を底面とする微細孔が形成される。
前記工程Bは、前記導電部を、異なる材質の薄膜を2層以上積層して形成する。導電部を2層以上の多層構造にすることにより、例えば1層目を第一基板との密着性が高い材料で構成し、2層目を一連の成膜プロセスで形成することも可能であるため、効率の良い加工が可能となる。
前記工程Bにおいて形成した第二導電体からなる導電部をドライフィルムレジストを用いてパターニングしても構わない。通常液体を用いて行われるウェットレジストパターニングにおいては、微細孔内に前記レジストが流れ込んでしまうため、後にこれを取り除くことが容易でない。この微細孔内に残留したレジストは貫通電極の電気特性を阻害する恐れがあった。これに対し、ドライフィルムレジストを用いた場合は、レジストが微細孔の開口部を蓋するような形態をとる。したがって、ドライフィルムレジストを用いたパターニングによれば、上述した微細孔内へレジストが流れ込むという問題は生じないので、電気特性の良好な貫通電極を作製できる。
図9(a)には、通常の製造工程プロセスが終了して完成した、シリコンからなる基板171、フォトダイオード群やマイクロレンズ群などからなる機能素子172、外部と電気的な接続をするためのパッド173、およびこのパッド173と機能素子172とを電気的に接続するための配線174などを有する固体撮像デバイスが示してある。本例では、シリコン基板171の厚さは200μmであり、また、パッド173および配線174はアルミニウム(Al)金属からなっている。更に、パッド174は100μm×100μmの正方形である。
本例では、図2に示すように、微細孔の内面のうち底面を構成するパッド23の裏面にのみ、導電部28としてAu(厚さ300nm)/Cr(厚さ50nm)からなる積層膜を設けた。ここで、Auが貫通電極27と接する側の上層、Crがパッド23の裏面と接する側の下層である。その後、貫通電極27は設けずに試料Aとした。この試料Aを大気中に240時間放置した後、導電部28をなす積層膜の表層(Au)側から、オージェ分析法により積層膜中の酸素含有量を調べた。図10は、オージェ分析法により測定した結果を示すグラフである。図10において記号Aは試料Aの測定結果である。試料Aの場合、導電部28側から測定した結果であり、横軸の0はAlが多く検出され始めた深さを表す。縦軸は、検出された酸素の量を示しており、Alが多く検出され始めたときの値を1に換算した数値である。
本例では、図2に示す導電部28を設けない試料Bを用意し、この試料Bに対して実施例1と同様の評価を行った。すなわち、試料Bは、導電部28を設けることなく微細孔の内表面を剥き出しの状態とし、貫通電極27は設けない構成を有する。図10において記号Bは試料Bの測定結果である。試料Bの場合、横軸はAlのエッチング時間から換算した深さであり、横軸の0はパッド裏面の表層(Al)に相当する。縦軸は、検出された酸素の量を示しており、表層(Al)で観測された値を1に換算した数値である。
つまり、パッド裏面の表層(Al)を剥き出しとした試料Bでは、パッド裏面に酸化層が形成されてしまい、その後に貫通電極を設けたとき、この酸化層は導電性を阻害するため芳しくない。
これに対して、パッド23の裏面にAu/Crからなる導電部28を設けた試料Aの場合は、試料Bに比べてAlが酸化される度合いを1/3以下に抑えられるので、その後に貫通電極を設けたとき、パッド23と貫通電極との電気的な接触を良好に保つことができるので好ましい。換言すると、導電部28を構成するAuはAlが酸化するのを防ぐ働きをする。
本例では、図3に示すように、微細孔の内面のうち側面を構成する第一基板31の断面にのみ、導電部38としてAu(厚さ300nm)/Cr(厚さ50nm)からなる積層膜を設けた。ここで、Auが貫通電極37と接する側の上層、Crが微細孔の内側面と接する側の下層である。その後、貫通電極37を設けて試料Cとした。次いで、この試料C(サンプル数100個)に対して、以下に示す3つの試験項目からなる信頼性試験を行った。信頼性試験の前後において、貫通電極37とパッド33との間の抵抗値を調べ、その増加量が50%以下のものを良品と判断した。表1に試料Cの信頼性試験の結果を示す。
高温放置(第一試験)とは、大気中において、温度が90℃である雰囲気に試料を曝し、合計240時間放置するものである。高温・高湿放置(第二試験)とは、大気中において、温度が70℃で湿度が90%RHである雰囲気に試料を曝し、合計240時間放置するものである。ヒートサイクル放置(第三試験)とは、大気中において、温度の異なる雰囲気(−40℃、125℃)に交互に試料を曝し、合計時間で240時間放置するものである。
本例では、図1に示すように、微細孔の内面全てに導電部18としてAu(厚さ300nm)/Cr(厚さ50nm)からなる積層膜を設けた。ここで、Auが貫通電極17と接する側の上層、Crがパッド33の裏面や第一基板11の断面と接する側の下層である。その後、貫通電極17を設けて試料Dとした。次いで、この試料D(サンプル数100個)に対して、実施例2と同様の信頼性試験を行った。信頼性試験の前後において、貫通電極17とパッド13との間の抵抗値を調べ、その増加量が50%以下のものを良品と判断した。表1に試料Dの信頼性試験の結果を示す。
本例では、図3に示す導電部38を設けない試料Eを用意し、この試料E(サンプル数100個)に対して実施例2と同様の評価を行った。すなわち、試料Eは、導電部38を設けることなく微細孔の内表面を剥き出しの状態とし、貫通電極37を設けた構成を有する。表1に試料Eの信頼性試験の結果を示す。
(1)微細孔の内面のうち側面を構成する第一基板31の断面に、導電部38としてAu/Crからなる積層膜を設けた試料Cの場合は92個の良品が得られることから、90%の良品率は確保される。
(2)微細孔の内面全てに導電部18としてAu/Crからなる積層膜を設けた試料Dの場合は良品が99個であり、100%に近い良品率となり不良品の発生が極めて少ない。
(3)これに対して、導電部38を設けなかった試料Eの場合は良品が56個であり、良品率は60%を下回る。
Claims (12)
- 第一基板と、該第一基板の一方の面側に配された、機能素子及び該機能素子に第一配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され、前記第一基板の一方の面から他方の面に至る微細孔内に第一導電体を充填してなる貫通電極とを、少なくとも具備してなるデバイスであって、
前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を設けたことを特徴とするデバイス。 - 前記導電部は、前記微細孔の内面のうち底面を構成する前記パッドの裏面に配されることを特徴とする請求項1に記載のデバイス。
- 前記導電部は、前記第一導電体と前記パッドとの密着性を向上する材料からなることを特徴とする請求項2に記載のデバイス。
- 前記導電部は、前記微細孔の内面のうち側面に配されることを特徴とする請求項1に記載のデバイス。
- 前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする請求項4に記載のデバイス。
- 前記導電部は、前記微細孔の内面のうち底面を構成する前記パッドの裏面と、前記微細孔の内面のうち側面に配されることを特徴とする請求項1に記載のデバイス。
- 前記導電部は、前記微細孔の内面と前記パッドとの密着性を向上する材料からなることを特徴とする請求項6に記載のデバイス。
- 前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする請求項6に記載のデバイス。
- 前記貫通電極が前記パッドと接触する領域は、前記パッドが前記第一基板及び前記貫通電極と接する領域の内側に配置されていることを特徴とする請求項1に記載のデバイス。
- 前記導電部は、異なる材質の薄膜を2層以上積層してなることを特徴とする請求項1に記載のデバイス。
- 第一基板と、該第一基板の一方の面側に配された、機能素子及び該機能素子に第一配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され、前記第一基板の一方の面から他方の面に至る微細孔内に第一導電体を充填してなる貫通電極とを、少なくとも具備してなるデバイスの製造方法であって、
前記第一基板の他方の面から、前記パッドが露出するまで前記微細孔を形成する工程Aと、
前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を形成する工程Bと、
前記微細孔の内部に前記第一導電体を充填する工程Cと、
を少なくとも具備したことを特徴とするデバイスの製造方法。 - 前記第二導電体からなる導電部をドライフィルムレジストを用いてパターニングすることを特徴とする請求項11に記載のデバイスの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004301919A JP2005303258A (ja) | 2004-03-16 | 2004-10-15 | デバイス及びその製造方法 |
CN200510055503XA CN1671273B (zh) | 2004-03-16 | 2005-03-14 | 具有通孔互连的装置及其制造方法 |
CN2008101618612A CN101373747B (zh) | 2004-03-16 | 2005-03-14 | 具有通孔互连的装置及其制造方法 |
EP05290559A EP1577942A3 (en) | 2004-03-16 | 2005-03-14 | Device with through-hole interconnection and method for manufacturing the same |
US11/078,356 US20050205997A1 (en) | 2004-03-16 | 2005-03-14 | Device with through-hole interconnection and method for manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004074325 | 2004-03-16 | ||
JP2004301919A JP2005303258A (ja) | 2004-03-16 | 2004-10-15 | デバイス及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010149818A Division JP2010226146A (ja) | 2004-03-16 | 2010-06-30 | デバイス及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005303258A true JP2005303258A (ja) | 2005-10-27 |
Family
ID=34840242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004301919A Pending JP2005303258A (ja) | 2004-03-16 | 2004-10-15 | デバイス及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20050205997A1 (ja) |
EP (1) | EP1577942A3 (ja) |
JP (1) | JP2005303258A (ja) |
CN (1) | CN1671273B (ja) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034748A (ja) * | 2006-07-31 | 2008-02-14 | Matsushita Electric Works Ltd | 発光装置 |
WO2008023478A1 (fr) * | 2006-08-25 | 2008-02-28 | Murata Manufacturing Co., Ltd. | pièce électronique, et procédé de fabrication de la pièce électronique |
JP2008218689A (ja) * | 2007-03-05 | 2008-09-18 | Seiko Epson Corp | 半導体装置とその製造方法および電子機器 |
JP2009194399A (ja) * | 2009-05-27 | 2009-08-27 | Sony Corp | 固体撮像装置 |
WO2010047402A1 (en) * | 2008-10-21 | 2010-04-29 | Canon Kabushiki Kaisha | Semiconductor apparatus and manufacturing method thereof |
JP2010123833A (ja) * | 2008-11-21 | 2010-06-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP4580027B1 (ja) * | 2009-07-15 | 2010-11-10 | 有限会社ナプラ | 回路基板及び電子デバイス |
US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
US8415784B2 (en) | 2009-06-02 | 2013-04-09 | Napra Co., Ltd. | Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method |
JP2014158048A (ja) * | 2014-04-24 | 2014-08-28 | Seiko Epson Corp | 半導体装置及び回路基板並びに電子機器、半導体装置の製造方法 |
JP2015032824A (ja) * | 2014-07-01 | 2015-02-16 | 有限会社 ナプラ | 集積回路装置 |
JP2016039512A (ja) * | 2014-08-08 | 2016-03-22 | キヤノン株式会社 | 電極が貫通配線と繋がったデバイス、及びその製造方法 |
JP2016092061A (ja) * | 2014-10-30 | 2016-05-23 | 株式会社東芝 | 半導体装置および固体撮像装置 |
JP2016184753A (ja) * | 2016-06-01 | 2016-10-20 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
US9548272B2 (en) | 2009-10-15 | 2017-01-17 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
US9576925B2 (en) | 2015-01-26 | 2017-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having a cylindrical shaped conductive portion |
US9748428B2 (en) | 2011-10-21 | 2017-08-29 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element with a through-hole electrode connection, a mounting substrate and a light-transmissive substrate |
KR101797560B1 (ko) * | 2011-03-17 | 2017-11-15 | 서울바이오시스 주식회사 | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 |
US9825071B2 (en) | 2011-10-21 | 2017-11-21 | Hamamatsu Photonics K.K. | Light detection device |
JP2019503580A (ja) * | 2016-12-23 | 2019-02-07 | 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 |
WO2019163293A1 (ja) * | 2018-02-23 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4271625B2 (ja) | 2004-06-30 | 2009-06-03 | 株式会社フジクラ | 半導体パッケージ及びその製造方法 |
WO2007089206A1 (en) * | 2006-02-01 | 2007-08-09 | Silex Microsystems Ab | Vias and method of making |
JP5283829B2 (ja) * | 2006-04-26 | 2013-09-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 集積回路製造方法 |
US20070284723A1 (en) * | 2006-05-24 | 2007-12-13 | Jae June Kim | Packaged integrated circuit device |
JP5117698B2 (ja) * | 2006-09-27 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5090088B2 (ja) * | 2007-07-05 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
WO2009111874A1 (en) | 2008-03-11 | 2009-09-17 | The Royal Institution For The Advancement Of Learning/ Mcgiil University | Low-temperature wafer level processing for mems devices |
JP2010114320A (ja) * | 2008-11-07 | 2010-05-20 | Panasonic Corp | 半導体装置 |
KR101060936B1 (ko) * | 2010-01-19 | 2011-08-30 | 삼성전기주식회사 | 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법 |
KR101142338B1 (ko) * | 2010-06-17 | 2012-05-17 | 에스케이하이닉스 주식회사 | 반도체 칩 및 그의 제조방법 및 이를 이용한 스택 패키지 |
DE102010039330B4 (de) | 2010-08-13 | 2018-04-12 | Robert Bosch Gmbh | Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat |
US8872345B2 (en) * | 2011-07-07 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming grounded through-silicon vias in a semiconductor substrate |
TWI475623B (zh) * | 2011-12-27 | 2015-03-01 | Ind Tech Res Inst | 堆疊式半導體結構的接合結構及其形成方法 |
US9159699B2 (en) * | 2012-11-13 | 2015-10-13 | Delta Electronics, Inc. | Interconnection structure having a via structure |
CN104051421B (zh) * | 2013-03-13 | 2017-03-01 | 稳懋半导体股份有限公司 | 结合基板通孔与金属凸块的半导体晶片结构及其制程方法 |
CN108123362A (zh) * | 2015-03-30 | 2018-06-05 | 青岛海信宽带多媒体技术有限公司 | 激光发射器 |
WO2020133381A1 (zh) * | 2018-12-29 | 2020-07-02 | 泉州三安半导体科技有限公司 | 一种激光器封装结构 |
CN112134138A (zh) * | 2020-08-18 | 2020-12-25 | 华芯半导体科技有限公司 | 高功率vcsel芯片及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
JPH10335337A (ja) * | 1997-05-27 | 1998-12-18 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JPH11340227A (ja) * | 1998-05-25 | 1999-12-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003124313A (ja) * | 2001-10-19 | 2003-04-25 | Nec Corp | 半導体装置およびその製造方法 |
JP2003309221A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3724110B2 (ja) * | 1997-04-24 | 2005-12-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3184493B2 (ja) * | 1997-10-01 | 2001-07-09 | 松下電子工業株式会社 | 電子装置の製造方法 |
EP0926723B1 (en) * | 1997-11-26 | 2007-01-17 | STMicroelectronics S.r.l. | Process for forming front-back through contacts in micro-integrated electronic devices |
TW436882B (en) * | 1998-06-01 | 2001-05-28 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
US6352923B1 (en) * | 1999-03-01 | 2002-03-05 | United Microelectronics Corp. | Method of fabricating direct contact through hole type |
US6479382B1 (en) * | 2001-03-08 | 2002-11-12 | National Semiconductor Corporation | Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip |
US6555461B1 (en) * | 2001-06-20 | 2003-04-29 | Advanced Micro Devices, Inc. | Method of forming low resistance barrier on low k interconnect |
JP3967239B2 (ja) * | 2001-09-20 | 2007-08-29 | 株式会社フジクラ | 充填金属部付き部材の製造方法及び充填金属部付き部材 |
TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
US6902872B2 (en) * | 2002-07-29 | 2005-06-07 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
TWI286372B (en) * | 2003-08-13 | 2007-09-01 | Phoenix Prec Technology Corp | Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same |
US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
-
2004
- 2004-10-15 JP JP2004301919A patent/JP2005303258A/ja active Pending
-
2005
- 2005-03-14 US US11/078,356 patent/US20050205997A1/en not_active Abandoned
- 2005-03-14 EP EP05290559A patent/EP1577942A3/en not_active Withdrawn
- 2005-03-14 CN CN200510055503XA patent/CN1671273B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213427A (ja) * | 1995-02-07 | 1996-08-20 | Sharp Corp | 半導体チップおよびマルチチップ半導体モジュール |
JPH10335337A (ja) * | 1997-05-27 | 1998-12-18 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
JPH11340227A (ja) * | 1998-05-25 | 1999-12-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003124313A (ja) * | 2001-10-19 | 2003-04-25 | Nec Corp | 半導体装置およびその製造方法 |
JP2003309221A (ja) * | 2002-04-15 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034748A (ja) * | 2006-07-31 | 2008-02-14 | Matsushita Electric Works Ltd | 発光装置 |
WO2008023478A1 (fr) * | 2006-08-25 | 2008-02-28 | Murata Manufacturing Co., Ltd. | pièce électronique, et procédé de fabrication de la pièce électronique |
JP2008218689A (ja) * | 2007-03-05 | 2008-09-18 | Seiko Epson Corp | 半導体装置とその製造方法および電子機器 |
US7910837B2 (en) | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
US8609999B2 (en) | 2007-08-10 | 2013-12-17 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
US8217280B2 (en) | 2007-08-10 | 2012-07-10 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
WO2010047402A1 (en) * | 2008-10-21 | 2010-04-29 | Canon Kabushiki Kaisha | Semiconductor apparatus and manufacturing method thereof |
JP2010123922A (ja) * | 2008-10-21 | 2010-06-03 | Canon Inc | 半導体装置及びその製造方法 |
US8786091B2 (en) | 2008-10-21 | 2014-07-22 | Canon Kabushiki Kaisha | Semiconductor apparatus having a high-aspect penetrating electrode and manufacturing method thereof |
JP2010123833A (ja) * | 2008-11-21 | 2010-06-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2009194399A (ja) * | 2009-05-27 | 2009-08-27 | Sony Corp | 固体撮像装置 |
US8415784B2 (en) | 2009-06-02 | 2013-04-09 | Napra Co., Ltd. | Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method |
US8759211B2 (en) | 2009-06-02 | 2014-06-24 | Napra Co., Ltd. | Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method |
JP4580027B1 (ja) * | 2009-07-15 | 2010-11-10 | 有限会社ナプラ | 回路基板及び電子デバイス |
JP2011023497A (ja) * | 2009-07-15 | 2011-02-03 | Napura:Kk | 回路基板及び電子デバイス |
US9548272B2 (en) | 2009-10-15 | 2017-01-17 | Seiko Epson Corporation | Semiconductor device, circuit substrate, and electronic device |
KR101797560B1 (ko) * | 2011-03-17 | 2017-11-15 | 서울바이오시스 주식회사 | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 |
US9773935B2 (en) | 2011-10-21 | 2017-09-26 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element, and a semiconductor light detection element having a through-hole electrode connection |
US9748428B2 (en) | 2011-10-21 | 2017-08-29 | Hamamatsu Photonics K.K. | Light detection device including a semiconductor light detection element with a through-hole electrode connection, a mounting substrate and a light-transmissive substrate |
US9825071B2 (en) | 2011-10-21 | 2017-11-21 | Hamamatsu Photonics K.K. | Light detection device |
JP2014158048A (ja) * | 2014-04-24 | 2014-08-28 | Seiko Epson Corp | 半導体装置及び回路基板並びに電子機器、半導体装置の製造方法 |
JP2015032824A (ja) * | 2014-07-01 | 2015-02-16 | 有限会社 ナプラ | 集積回路装置 |
JP2016039512A (ja) * | 2014-08-08 | 2016-03-22 | キヤノン株式会社 | 電極が貫通配線と繋がったデバイス、及びその製造方法 |
US10090780B2 (en) | 2014-08-08 | 2018-10-02 | Canon Kabushiki Kaisha | Device with electrode connected to through wire, and method for manufacturing the same |
JP2016092061A (ja) * | 2014-10-30 | 2016-05-23 | 株式会社東芝 | 半導体装置および固体撮像装置 |
CN105609512A (zh) * | 2014-10-30 | 2016-05-25 | 株式会社东芝 | 半导体装置、固体摄像装置以及相机模块 |
US9576925B2 (en) | 2015-01-26 | 2017-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having a cylindrical shaped conductive portion |
JP2016184753A (ja) * | 2016-06-01 | 2016-10-20 | 浜松ホトニクス株式会社 | 半導体光検出素子 |
JP2019503580A (ja) * | 2016-12-23 | 2019-02-07 | 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 |
WO2019163293A1 (ja) * | 2018-02-23 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
US11380584B2 (en) | 2018-02-23 | 2022-07-05 | Sony Semiconductor Solutions Corporation | Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings |
US11791210B2 (en) | 2018-02-23 | 2023-10-17 | Sony Semiconductor Solutions Corporation | Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings |
Also Published As
Publication number | Publication date |
---|---|
US20050205997A1 (en) | 2005-09-22 |
EP1577942A2 (en) | 2005-09-21 |
CN1671273A (zh) | 2005-09-21 |
EP1577942A3 (en) | 2011-09-14 |
CN1671273B (zh) | 2010-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005303258A (ja) | デバイス及びその製造方法 | |
US7323406B2 (en) | Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures | |
US9349673B2 (en) | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
US8294275B2 (en) | Chip package and method for forming the same | |
EP2634795A1 (en) | Process for manufacture of through-type wiring substrate, and through-type wiring substrate | |
US9312230B2 (en) | Conductive pillar structure for semiconductor substrate and method of manufacture | |
US9293432B2 (en) | Metal contact for chip packaging structure | |
JP4379413B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
JP2006237594A (ja) | 半導体装置及びその製造方法 | |
CN108417550B (zh) | 半导体装置及其制造方法 | |
JP5026025B2 (ja) | 半導体装置 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
CN110943067B (zh) | 半导体装置及其制造方法 | |
JP2007221080A (ja) | 半導体装置およびその製造方法 | |
KR101067106B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
JP4845368B2 (ja) | 半導体装置及びその製造方法 | |
WO2010061551A1 (ja) | 半導体装置および電子機器 | |
JP2010226146A (ja) | デバイス及びその製造方法 | |
JP4659875B2 (ja) | 半導体装置 | |
JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
JP2005311117A (ja) | 半導体装置及びその製造方法 | |
US11031361B2 (en) | Semiconductor bonding structure and method of manufacturing the same | |
JP2010153756A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |