JP2005303258A - デバイス及びその製造方法 - Google Patents

デバイス及びその製造方法 Download PDF

Info

Publication number
JP2005303258A
JP2005303258A JP2004301919A JP2004301919A JP2005303258A JP 2005303258 A JP2005303258 A JP 2005303258A JP 2004301919 A JP2004301919 A JP 2004301919A JP 2004301919 A JP2004301919 A JP 2004301919A JP 2005303258 A JP2005303258 A JP 2005303258A
Authority
JP
Japan
Prior art keywords
pad
substrate
conductive portion
conductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004301919A
Other languages
English (en)
Inventor
Satoshi Yamamoto
敏 山本
Tatsuo Suemasu
龍夫 末益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2004301919A priority Critical patent/JP2005303258A/ja
Priority to CN200510055503XA priority patent/CN1671273B/zh
Priority to CN2008101618612A priority patent/CN101373747B/zh
Priority to EP05290559A priority patent/EP1577942A3/en
Priority to US11/078,356 priority patent/US20050205997A1/en
Publication of JP2005303258A publication Critical patent/JP2005303258A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02372Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02377Fan-in arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05008Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05009Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13009Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Abstract

【課題】 微細孔の内壁と微細孔に充填した導電性物質からなる貫通電極との間で発生する隙間や拡散、酸化を抑制し、パッドと貫通電極との電気的接続の安定性を向上させることが可能なデバイス及びその製造方法を提供する。
【解決手段】 本発明に係るデバイス10は、第一基板11と、第一基板11の一方の面側に配された、機能素子12及び機能素子12に第一配線14を介して電気的に接続されたパッド13と、パッド13と電気的に接続され、第一基板11の一方の面から他方の面に至る微細孔(微細孔の側面16’)内に第一導電体17を充填してなる貫通電極15とを少なくとも具備し、前記微細孔の内面の少なくとも一部に、第一導電体17とは異なる第二導電体からなる導電部18を設けた構成からなる。
【選択図】 図1

Description

本発明は、基板の一面に配された機能素子と電気的に接続するように設けられた貫通電極を備えてなるデバイス及びその製造方法に関する。本発明は、機能素子として例えば半導体レーザ等の発光素子や固体撮像素子等の受光素子を基板に備えてなるデバイスに好適に用いられる。
近年、ICやLSI等の電子デバイスやOEICや光ピックアップ等の光デバイスにおいてデバイス自体の小型化や高機能化を図るために、あるいはそれらデバイスを積層して接続するような場合に、例えば何らかの機能素子が一方の面に設けられている基板に対して、基板の一方の面から他方の面に貫通してなる貫通電極を用いる技術が公知である。
このような貫通電極を作製する方法としては、貫通孔を開ける方向により2つに区分される。図11は、第一の製法に係る製造プロセスの概略を示す模式的断面図であり、第一の製法とは、予め素子が配されている基板の一方の面(表面)から、他方の面(裏面)に向けて基板に微細孔を形成し、この孔内部に導電体を充填した後、基板の両面を研削して貫通電極を形成する方法(例えば、特許文献1、非特許文献1を参照)である。図12は、第二の製法に係る製造プロセスの概略を示す模式的断面図であり、第二の製法とは、予め素子が配されている基板の一方の面(表面)には電気的な接続端子として機能するパッドが設けてあり、このパッドに向けて、基板の他方の面(裏面)から微細孔を形成し、この孔内部に導電体を充填し貫通電極を形成する方法である。
第一の製法では、例えば一方の面(図面上方の面)に機能素子212が配された平行平板からなる基材211を用い[図11(a)]、少なくとも機能素子212を被うようにレジスト等からなる保護膜215を設けた後、この基材211の一方の面(図面上方の面)から例えば円筒形の微細孔216を形成する[図11(b)]。ここで、216’は微細孔の側内面を表す。次に、この微細孔216の内部を満たすとともに、基材211の一方の面も被うように導電体217を設ける[図11(c)]。導電体217のうち、217aは微細孔216の内部を満たす部分であり、217bは基材211の一方の面を被う部分を表す。次いで、微細孔216の内部を満たす部分217aの一部(以下、貫通電極とも呼ぶ)217cが残存するように、基材211の両面から研削加工を施す[図11(d)]。211’は研削加工後の基材を表す。これにより、基材211’において、一方の面(図面上方の面)から他方の面(図面下方の面)に貫通してなる貫通電極217cが得られる。その後、研削加工後の基材211’の一方の面において、少なくとも貫通電極217cを被覆し、かつ貫通電極217cと電気的に接続するパッド213や、バッド213と機能素子212とを電気的に接続する配線214を設ける[図11(e)]。
この構成によれば、機能素子212と貫通電極217との間は、配線214およびパッド213により電気的に接続されるので、機能素子212は基材211’の他方の面に電気的な接続端部を有することが可能となる。なお、前記研削加工の際、基材211の一方の面を被う部分217bの一部を残すように加工し、配線として利用することもできる。
しかしながら、第一の製法には以下に示す課題があった。
(1)第一の製法では、プラズマ処理を用いて基材211の一方の面に微細孔216を形成する。その際、基材211や保護膜215はプラズマに直接曝され、プラズマから熱や外力の影響を受ける。すると、機能素子212も基材211や保護膜215を介して同様にプラズマの影響を少なからず受けざるを得ない。
また、研削加工を施すことにより、導電体217を構成する微細孔216の内部を満たす部分217aが基材211’の両面に露出してなる貫通電極217cを形成する。この研削加工により基材211が基材211’に薄板化されるが、この加工時には、基材の一方の面に配した機能素子212を被覆していた保護膜215も除去されることになり、基材が受けるのと同様の熱や外力の影響を少なからず機能素子212も受けざるを得ない。
このような熱や外力の影響は、機能素子212が有する機能や性能を損なわせる恐れがあった。
(2)また、第一の製法では、基材211の両面を研削加工し、最終的に使用する厚みの基材211’と基材211’の一方の面から他方の面に貫通してなる貫通電極217cとを形成する。したがって、第一の製法は必ずや研削工程を要するので、製造コストが嵩む傾向にあった。
第一の製法における課題(1)及び(2)を解消する方法として、予めパッド313やパッド313と配線314を介して電気的に接続された機能素子312が一方の面に設けられた基材311を用いることができるという、第二の製法が本発明者らによって先に提案されている。
図12は、第二の製法に係る製造プロセスの概略を示す模式的断面図である。第二の製法では、例えばパッド313が一方の面上に設けられた基材311を用い[図11(a)]、この基材311の他方の面(図面下方の面)から、パッド313の裏面(基材311と接していた面)が露出するまで、例えば円筒形の微細孔316を形成する[図11(b)]。ここで、316’は微細孔の側内面を表す。次に、この微細孔316の内部を満たすように導電性物質317(以下、貫通電極とも呼ぶ)を設ける[図10(c)]。
第二の製法によると、予めパッド313やパッド間に位置しパッド313と電気的に接続された各種デバイス(不図示)が一方の面に設けられた基材311を用いることができるので、貫通電極317を形成すれば直ちに、基材311の一方の面(図面上方の面)にあるデバイスは基材311の他方の面(図面下方の面)に電気的な接続端部をもつことが可能となる。また、第一の製法のように、貫通電極を形成した後に基材311を研削加工する必要がないので、材料的に無駄がなく、余計な工程も省くことができるので、低コスト化が図れるという長所を第二の製法は備えている。
しかしながら、第二の製法は以下に示す課題があった。
(3)基材311の他方の面から形成した微細孔316の内側面316’には特に何も処理を施していなかった。そのため、充填された導電性物質317と基材311との密着性が悪く、導電性物質317と内側面316’との間に隙間が生じたり、導電性物質317を構成する元素が基材311側に拡散しやすい。
(4)導電性物質317を充填する前に、微細孔316の先端部、すなわちパッド313の裏面(基材311と接していた面)が剥き出しになる状態があった。パッド313を構成する材料としてはAl系の金属が好適に用いられている。Al系の金属は酸化されやすい性質を有することから、微細孔316を形成後、剥き出しになった金属表面には直ちに不均一な酸化部位320が形成されてしまう。その結果、酸化部位320が電気的な障壁となり、導電性物質317とパッド313との間の電気的接続を阻害あるいは不安定にするため、長期信頼性を向上させることが難しかった。
このため、第二の製法においては、微細孔316の内壁をなす側面316’やパッド313の裏面において発生する隙間や拡散、酸化という問題を解決できるデバイスの構成やその製造方法の開発が期待されていた。
特開2001−351997号公報 2002 ICEP Proceedings,p327
本発明は上記事情に鑑みてなされたもので、微細孔の内壁と微細孔に充填した導電性物質からなる貫通電極との間で発生する隙間や拡散、酸化を抑制し、パッドと貫通電極との電気的接続の安定性を向上させることが可能なデバイス及びその製造方法を提供することを目的とする。
本発明の請求項1に係るデバイスは、第一基板と、該第一基板の一方の面側に配された、機能素子及び該機能素子に第一配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され、前記第一基板の一方の面から他方の面に至る微細孔内に第一導電性物質を充填してなる貫通電極とを、少なくとも具備してなるデバイスであって、前記微細孔の内面の少なくとも一部に、前記第一導電性物質とは異なる第二導電性物質からなる導電部を設けたことを特徴としている。
上記デバイスでは、微細孔の内面の少なくとも一部、すなわち微細孔の内側面や底面に、貫通電極をなす第一導電体とは異なる第二導電体からなる導電部が設けられているので、この導電部が配された部分では、貫通電極は導電部を介して微細孔の内面と接触することになる。第二導電体として第一導電体に対して濡れ性の高い物質を用いることにより、第一基板と充填した第一導電体からなる貫通電極との密着性を高められるので、両者間に隙間が発生するのを抑制できる。第二導電体として拡散防止(パッシベーション)効果に優れた物質を用いることにより、第一導電体を構成する元素が第一基板やパッドへ拡散するのを防げるので、デバイスの特性劣化を抑制できる。第二導電体として酸化しにく物質を用いることにより、両者間に酸化部位が介在する恐れがなくなるので、パッドと貫通電極間の電気的接続が安定する。
本発明の請求項2に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、前記微細孔の内面のうち底面を構成する前記パッドの裏面に配されることを特徴とする。
また、上記請求項2に記載のデバイスにおいて、前記導電部は、前記第一導電体と前記パッドとの密着性を向上する材料からなることを特徴とする。
本発明の請求項4に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、前記微細孔の内面のうち側面に配されることを特徴とする。
また、上記請求項4に記載のデバイスにおいて、前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする。
本発明の請求項6に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、前記微細孔の内面のうち底面を構成する前記パッドの裏面と、前記微細孔の内面のうち側面に配されることを特徴とする。
また、上記請求項6に記載のデバイスにおいて、前記導電部は、前記微細孔の内面と前記パッドとの密着性を向上する材料からなることを特徴とする。
さらに、上記請求項6に記載のデバイスにおいて、前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする。
本発明の請求項9に係るデバイスは、請求項1に記載のデバイスにおいて、前記貫通電極が前記パッドと接触する領域は、前記パッドが前記第一基板及び前記貫通電極と接する領域の内側に配置されていることを特徴とする。
本発明の請求項10に係るデバイスは、請求項1に記載のデバイスにおいて、前記導電部が、異なる材質の薄膜を2層以上積層してなることを特徴とする。
本発明の請求項12に係るデバイスの製造方法は、第一基板と、該第一基板の一方の面側に配された、機能素子及び該機能素子に第一配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され、前記第一基板の一方の面から他方の面に至る微細孔内に第一導電体を充填してなる貫通電極とを、少なくとも具備してなるデバイスの製造方法であって、
前記第一基板の他方の面から、前記パッドが露出するまで前記微細孔を形成する工程Aと、前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を形成する工程Bと、前記微細孔の内部に前記第一導電体を充填する工程Cと、を少なくとも具備したことを特徴としている。
かかる構成の製造方法は、工程Aにおいて微細孔を形成した後、工程Cにおいて微細孔の内部に第一導電体を充填する前に、微細孔の内面の少なくとも一部に、第一導電体とは異なる第二導電体からなる導電部を形成する工程Bを備えている。したがって、微細孔の内面の少なくとも一部と貫通電極との間に位置するように、貫通電極をなす第一導電体とは異なる第二導電体からなる導電部を設けることができる。この導電部はその形成方法や形成条件を制御することにより、微細孔の内側面や底面導電部の任意の箇所に適当な厚さをもって配することが可能となる。
また、上記請求項12に記載のデバイスの製造方法において、前記第二導電体からなる導電部をドライフィルムレジストを用いてパターニングすることを特徴とする。
本発明の請求項1に係るデバイスでは、第二導電体からなる導電部が、微細孔の内面と微細孔に充填した第一導電体からなる貫通電極との間で発生する隙間や拡散、酸化を抑制するので、パッドと貫通電極との電気的接続の安定性が向上する。ゆえに、本発明は長期信頼性に優れたデバイスをもたらす。
また、本発明の請求項12に係る製造方法は、第二導電体からなる導電部を微細孔の内面の少なくとも一部と貫通電極との間に形成する工程Bを備えたことにより、微細孔の内面と貫通電極との間で発生する隙間や拡散、酸化を抑制可能な上記デバイスの作製に貢献する。
以下では、本発明に係るデバイスの一実施形態を図面に基づいて説明する。図1〜図3は絶縁性の基材を用いた場合を、図4〜図6は導電性の基材を用いた場合を、それぞれ表している。なお、何れの図面も本発明に係るデバイスの断面構造を模式的に示したものであり、一部は分かりやすいように上面から見た平面図も付記した。
図1は、本発明に係るデバイスの一例を示す模式的な断面図であり、微細孔の内面を全て、第二導電体からなる導電部により被覆した場合である。ここで、微細孔の内面を全てとは、微細孔の内面のうち底面を構成するパッドの裏面と、微細孔の内面のうち側面とを指す。
図1に示すデバイス10は、例えばガラスやセラミック等の絶縁性部材からなる第一基板11と、第一基板11の一方の面(図面上方の面)側に配された例えば発光デバイスなどからなる機能素子12及びパッド13と、機能素子12とパッド13とを電気的に接続する第一配線14と、パッド13と電気的に接続され、第一基板11の一方の面から他方の面(図面下方の面)に至る微細孔内に第一導電性物質17を充填してなる貫通電極15とを少なくとも備えおり、前記微細孔の内面16’の少なくとも一部に、第一導電体17とは異なる第二導電体からなる導電部18を設けた構成からなる。ここで、18aは導電部の一部であり、微細孔の内面のうち底面を構成する、パッド13の裏面(第一基板11と接していた面)に配された部分を表す。18bは導電部の他の一部であり、微細孔の内面のうち側面を構成する、第一基板の断面に配される部分である。
パッド13や第一配線14としては、例えばアルミニウム(Al)や銅(Cu)、アルミニウム−シリコン(Al−Si)合金、アルミニウム−シリコン−銅(Al−Si−Cu)合金等の導電性に優れる材料が好適に用いられるが、これらの材料は酸化されやすい性質を有している。
貫通電極15をなす第一導電体17としては、例えば錫(Sn)などの金属や、金−錫(Au−Sn)系の合金の他に、錫(Sn)基、鉛(Pb)基、金(Au)基、インジウム(In)基、アルミニウム(Al)基などの半田などが好適に用いられる。
導電部18をなす第二導電体としては、導電性を有するとともに、貫通電極15をなす第一導電性物質17との濡れ性に優れ、また酸化されにくく、さらには第一導電性物質17を構成する元素がパッドへ拡散するのを防ぐことができる材料が好適であり、例えば単層膜としてはAu、Ti、TiWなど、多層膜としてはAu(上層)/Cu(下層)などが挙げられる。
導電部18は微細孔の内面16’の少なくとも一部に配されることにより有効に働く。
図2は、本発明に係るデバイスの他の一例を示す模式的な断面図であり、導電部の一部28(以下、導電部28とも呼ぶ)のみに設けた場合、すなわち微細孔の内面のうち底面を構成する、パッド23の裏面に配される場合(図1の18aに相当)を示す。このようにパッド23の裏面に導電部を設けることにより、特にパッド23の酸化が防止できるので、パッド23と貫通電極27は導電部28を介して優れた導電性を長期にわたって保つことが可能となる。
また、図2の構成とした場合には、導電部28として、第一導電体27とパッド23との密着性を向上する材料が好適に用いられる。その具体的な組合せの一例としては、パッド23がCrとCuの二層構造をなす場合、第一導電体27として金−錫(Au−Sn)系の合金、導電部28としてNi、が挙げられる。このNiはめっき法あるいはスパッタ法により好適に形成される。
図3は、本発明に係るデバイスの他の一例を示す模式的な断面図であり、導電部の一部38(以下、導電部38とも呼ぶ)のみに設けた場合、すなわち微細孔の内面のうち側面(第一基板31の断面)に配される場合(図1の18bに相当)を示す。このように第一基板31の断面に導電部を設けることにより、貫通電極35と第一基板31との接触部近傍において密着強度が低下し、貫通電極35が微細孔内で移動可能になったり、ひいては貫通電極35が微細孔から脱落して導電性が損なわれる恐れがなくなることから、貫通電極35自身は優れた導電性を長期にわたって保つことも可能となる。
また、図3の構成とした場合には、導電部38として、第一導電体37を構成する元素が第一基板31に拡散するのを防止する機能を有することが好ましい。その具体的な組合せの一例としては、第一導電体37が金−錫(Au−Sn)系の合金であり第一基板31がシリコンの場合、導電部38としてNi又はTiNが挙げられる。前者のNiはめっき法あるいはスパッタ法により、後者のTiNはスパッタ法あるいはCVD法により好適に形成される。
勿論、図1に示すように、導電部18は微細孔の内面16’全てに配してもよい。すなわち、上述した導電部の一部18aと導電部の他の一部18bを併せ持つことにより、パッド13と貫通電極17との間の導電性に加えて、貫通電極17自身の導電性についても長期信頼性を確保できるのでより望ましい。
また、図1の構成とした場合には、導電部18として、微細孔の内面16’とパッド13との密着性を向上する材料が好適に用いられる。その具体的な組合せの一例としては、第一導電体17が金−錫(Au−Sn)系の合金の場合、導電部18としてAuが挙げられる。このAuはめっき法あるいはスパッタ法により好適に形成される。
さらに、図1の構成とした場合には、導電部18として、第一導電体17を構成する元素が第一基板11に拡散するのを防止する機能を有することが好ましい。その具体的な組合せの一例としては、第一導電体17が金−錫(Au−Sn)系の合金の場合、導電部18としてNiが挙げられる。このNiはめっき法あるいはスパッタ法により好適に形成される。
図1には、パッド13と貫通電極15の位置関係を明示するために、パッド13を上空から見た平面図を示した。貫通電極15がパッド13と接触する領域すなわち微細孔の側面16’がなす円形領域は、パッド13が第一基板11及び貫通電極15と接する矩形領域の内側に配置されていることが望ましい。この配置を備えていれば、第一基板11の他方の面(図面下方の面)から微細孔を形成した場合、必ず矩形領域は円形領域と重ならない部分を有することになり、微細孔の先端がパッド13の裏面に至ったとき、この重ならない部分が第一基板11と接触した状態を保つことになる。
したがって、貫通電極15を形成するため微細孔に第一導電体17を充填しても、第一基板11とパッド13との間には隙間がないので、第一導電体17が第一基板11の一方の面(図面上方の面)に溢れ出てしまい、予め配設してあった配線14やデバイス12に影響を及ぼすことが回避できる。したがって、信頼性の高い電気的接続が得られる。
図4〜図6は、本発明に係るデバイスの他の一例を示す模式的な部分断面図であり、第一基板としてシリコンやガリウム砒素等の導電性部材を用いた場合である。
図4は、本発明に係るデバイスの他の一例を示す模式的な部分断面図であり、微細孔の内側面に絶縁物質からなる絶縁部49を設け、この絶縁部49とパッド43の裏面を全て、第二導電体からなる導電部48により被覆した場合である。その際、絶縁部49をなす絶縁物質としては、例えば二酸化珪素(SiO)や窒化珪素(SiN)、酸窒化珪素(SiNO)などが用いられる。
つまり、第一基板41が導電性部材からなる場合は、第一基板41に設けられた微細孔の内側面に絶縁物質からなる絶縁部49を設けさえすれば、上述した構成が適用できる。つまり、図4に示したように、この絶縁部49とパッド43の裏面を全て、第二導電体からなる導電部48によって被覆することにより、図4のデバイスにおいても、パッド43と貫通電極45との電気的接続を長期にわたって良好に保つことが可能となる。
図5は、本発明に係るデバイスの他の一例を示す模式的な部分断面図であり、まず微細孔の内側面のみを被覆するように絶縁体からなる絶縁部59を、次いで絶縁部59のみを被覆するように第三導電体からなる導電部58aを設けた後、この導電部58aとパッド53の裏面を全て、第二導電体からなる導電部58bにより被覆した場合である。
図5に示すように導電部58を二層から構成すると、各層ごとに機能を分離できる。例えば、外側に位置する導電部58aは絶縁部59と接することから、導電部58aをなす第三導電体としては絶縁部59と接合強度の高い材料を用いるとよい。一方、内側に位置する導電部58bは貫通電極をなす第一導電体57と接することから、導電部58bをなす第二導電体としては第一導電体67と濡れ性の高い材料が好ましい。例えば、絶縁部59として二酸化珪素(SiO)が、貫通電極をなす第一導電部材67として金−スズ(Au−Sn)合金が用いられた場合は、導電部58aをなす第三導電体としてはCrが、導電部58bをなす第二導電体としてはAuを用いるとよい。
なお、図5には、導電部58aが絶縁部59のみを被覆する例を示したが、導電部58aを絶縁部59とパッド58の裏面を全て覆うように設けた後、この導電部58aを全て被覆するように導電部58bを設ける構成としてもよい。
図6は、本発明に係るデバイスの他の一例を示す模式的な部分断面図であり、図6のデバイスは絶縁部と導電部が共に微細孔の開口部から第一基板の他方の面上に伸びて配されている点のみ図5のデバイスと異なる。
微細孔の内側面における絶縁部69と導電部68aと導電部68bの関係は、図5のデバイスと同様であるが、微細孔の開口部から第一基板の他方の面上に伸びて配されている端部69’、68a’、68b’の相対的な長さに特長がある。すなわち、絶縁部69の端部69’が最も長く、導電部68aの端部68a’と導電部68bの端部68b’は端部69’より短く設けるとよい。この構成によると、導電体である第一基板61と導電部68aの端部68a’または導電部68bの端部68b’は、確実に絶縁部69の端部69’を介して配されることになるので、第一基板61と導電部68aまたは導電部68bとの間における短絡が防止できる。
上記構成とした微細孔内に、第一導電体67を充填して貫通電極65を形成すると、微細孔の開口側において、貫通電極65は開口部から外の方向に(図6では下方を指す)突き出た半球状の端部が得られる。貫通電極65をなす半球状の端部65’の外縁は、導電部68bの端部68b’を全て被覆した位置となる。
貫通電極65を構成するこの突出した半球状の端部65’は、第一基板の一方の面に配された機能素子62が外部と電気的な接続をとる端子として利用できるので好ましい。
図7は、本発明に係るデバイスの他の一例を示す模式的な断面図である。図7のデバイスは以下の点において特徴がある。但し、第一基板71としてはシリコンやガリウム砒素等の導電性部材を、第二基板81としては、ガラスやセラミックス等の絶縁性部材を用いた場合である。
(a)第一基板71の一方の面(図面上方の面)をなす少なくとも一部には、第二基板81が貼り合わせてある。
(b)第二基板81は、パッド73の少なくとも一部を覆う位置に配されている。
(c)第一基板71の他方の面(図面下方の面)には、その全面を覆うように微細孔内から延ばした絶縁部79が配されると共に、貫通電極及び導電部78と電気的に接続された第二配線82が設けてある。また、第二配線82上にはバンプ83が設けてある。
上記(a)に記述した第二基板81を機能素子や配線、パッド、貫通電極が配設された第一基板71上に設けたことにより、貫通電極を形成した後のデバイスをそのままパッケージとして用いることができる。
特に、上記(b)に述べたように、パッド73の少なくとも一部を覆う位置に第二基板81を設けることにより、微細孔を形成した後に応力が生じ、この応力によりパッドが変形したり、パッドの強度が低下するのを防ぐことができる。
また、パッド73の厚さは例えば1μm程度と薄いため、第一基板の他方の面から微細孔を形成するプロセスにおいて、パッド73自体が損傷を受けたり、あるいは破壊されやすい傾向にあった。この対策として、図7に示すようにパッド73を挟み込むように第一基板71の一方の面に接触させて第二基板81を設けると、微細孔の形成時にパッド73の裏面(第一基板と接する面)が何らかの力を受けた場合に、パッド73の表面(第二基板と接する面)に接して配した第二基板81がパッド73を支持する。その結果、第二基板81で支持されたパッド73は、微細孔を形成するプロセスの影響をうけにくくなるので、パッド73自体の損傷や破壊を防ぐことが可能となる。
さらに、上記(c)に記した第二配線82やバンプ83を設けることにより、チップレベルパッケージを構成することが可能となり、デバイスの小型化が達成できる。特に、第二配線82の配置を変えることにより、貫通電極とバンプ83との間隔を自由に変更できる。例えば、貫通電極同士が狭ピッチで配された場合でも、第二配線82を適切に設けることにより、バンプ83間距離を広げ、外部とのボンディングを容易に行うことが可能となる。また、第二配線82を利用すると、バンプ83を貫通電極の上から外れた位置に設けることができるので、バンプ83を形成する際の熱的な影響やバンプ83にボンディングを施した際の機械的な影響を貫通電極は受けづらくなるので、貫通電極とバンプ83との電気的な接続の信頼性を向上できる。
図8は、本発明に係るデバイスの他の一例を示す模式的な断面図である。図8のデバイスは以下の点において特徴がある。図8のデバイスにおける他の部分は、上述した図7のデバイスと同様の構造を備えている。
(d)第一基板91の他方の面(図面下方の面)に、例えば樹脂からなる絶縁層111を介して配置される少なくとも2層以上の多層構造をなす配線を設けた。図8は、2層構造の場合であり、ここでは第二配線112および第三配線114と呼ぶ。
(e)第二配線112と第三配線114との間は、導電体からなる貫通電極113により電気的に接続されている。
(f)絶縁層111の外側に位置する第三配線114上にはバンプ115が設けてある。
図8のデバイスは、図7のデバイスと同様に、第二基板101を機能素子92や配線94、パッド93、貫通電極が配設された第一基板91上に設けたことにより、貫通電極を形成した後のデバイスをそのままパッケージとして用いることができる。
また、上記(f)に記した第二配線112と電気的に接続するようにバンプ115を設けることにより、多層配線化されたチップレベルパッケージを構成することが可能となり、デバイスのさらなる小型化が達成できる。特に図8のデバイスは、第一基板91の他方の面に少なくとも2層以上の多層構造を備えているので、外部との電気的な接点として働くバンプ115を設ける位置が一段と自由になる。図8に示すように、例えば貫通電極の上部にあたる位置にバンプ115を配する構成も可能となる。
本発明に係るデバイスの製造方法は、第一基板と、該第一基板の一方の面側に配された、機能素子及び該機能素子に第一配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され、前記第一基板の一方の面から他方の面に至る微細孔内に第一導電体を充填してなる貫通電極とを、少なくとも具備してなるデバイスの製造方法であって、
前記第一基板の他方の面から、前記パッドが露出するまで前記微細孔を形成する工程Aと、前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を形成する工程Bと、前記微細孔の内部に前記第一導電体を充填する工程Cと、
を少なくとも具備したことを特徴としている。
かかる構成により、前述した構造を有するデバイス、すなわち図1に示すような微細孔の内面の少なくとも一部に、貫通電極をなす第一導電体とは異なる第二導電体からなる導電部を設けたデバイスを、効率よく形成することが可能となる。また、微細孔を形成した後、剥き出しになったパッドの表面を即座に導電部(金属薄膜)で被うことができるため、例えば酸化しやすいAlのような金属でパッドが形成されていても、表面が酸化される前に安定な第二導電体からなる導電部で保護することができる。これにより、パッドは導電部を介して、充填される第一導電体と信頼性の高い電気的接続が得られる。
前記工程Aは、前記微細孔を形成するために、Deep-Reactive Ion Etching 法(以下、DRIE法と呼ぶ)を用いる。DRIE法を用いることにより、精度の高い孔加工が可能となるので、パッド領域の内部で接続するように微細孔を形成することができる。
以下では、工程Aについて、第一基板がシリコンウェハの場合を例にとり微細孔を形成する手順を詳述する。通常のシリコンウェハは基部(Si)とその上に配された酸化層(SiO)を備えている。第一基板の一方の面をなす酸化層(SiO)上にパッド(Al)を配し、第一基板の他方の面から微細孔を形成する際は、次の(イ)、(ロ)に示す2つのステップにより微細孔が得られる。
(イ)基部(Si)の他方の面において微細孔を設ける部分のみ、基部(Si)に対してエッチング能力を持つSFからなる第一ガスを用いて形成した第一プラズマに曝す。すると、基部(Si)の他方の面には所定の開口面積からなる微細孔が形成され始め、徐々にその深さを増してゆく。第一プラズマは酸化層(SiO)に対してはエッチングレートがSiに比べて極めて小さいことから、酸化層(SiO)が露出した時点でエッチングは停止し、第一ガスによる微細孔の形成を終える。つまり、酸化層(SiO)はエッチストッパとして機能する。
(ロ)次に、酸化層(SiO)に対してエッチング能力を持つCFからなる第二ガスを用いて形成した第二プラズマを微細孔内に照射する。すると、第二プラズマは基部(Si)に対してはエッチング能力を持たないことから、微細孔底部に露出した酸化層(SiO)のみにエッチング作用が働き、酸化層(SiO)の厚さ方向に微細孔はその深さを増してゆく。第二プラズマはパッド(Al)に対してはエッチング能力を持たないことから、パッド(Al)が露出した時点でエッチングは停止し、第二ガスによる微細孔の形成を終える。つまり、パッド(Al)はエッチストッパとして機能する。
このような2つのステップにより、第一基板の他方の面に開口部を持ち、パッドの裏面を底面とする微細孔が形成される。
前記工程Bは、前記導電部を、前記微細孔の開口部から前記第一基板の他方の面上に伸びて配されるように形成する。微細孔の内壁に形成する導電部を、微細孔の開口部周辺にまで延長することにより、より密着力を高めることができるのと同時に、第一基板の裏面に配線を形成する際により信頼性の高い電気的接続が可能となる。
前記工程Bは、前記導電部を、異なる材質の薄膜を2層以上積層して形成する。導電部を2層以上の多層構造にすることにより、例えば1層目を第一基板との密着性が高い材料で構成し、2層目を一連の成膜プロセスで形成することも可能であるため、効率の良い加工が可能となる。
前記工程Cは、前記第一導電体を充填するために、溶融金属充填法を用いる。微細孔の内壁に導電部を形成することで、溶融金属吸引法により充填した溶融金属(貫通電極をなす第一導電体)と第一基板との密着力を、従来と比べて飛躍的に向上することができる。
前記工程Bにおいて形成した第二導電体からなる導電部をドライフィルムレジストを用いてパターニングしても構わない。通常液体を用いて行われるウェットレジストパターニングにおいては、微細孔内に前記レジストが流れ込んでしまうため、後にこれを取り除くことが容易でない。この微細孔内に残留したレジストは貫通電極の電気特性を阻害する恐れがあった。これに対し、ドライフィルムレジストを用いた場合は、レジストが微細孔の開口部を蓋するような形態をとる。したがって、ドライフィルムレジストを用いたパターニングによれば、上述した微細孔内へレジストが流れ込むという問題は生じないので、電気特性の良好な貫通電極を作製できる。
以下では、本発明に係るデバイスの製造方法を、図9を用いて詳しく説明する。なお、図9は、本発明に係るデバイスの製造方法を工程順に示した断面模式図であり、一部は分かりやすいように上面から眺めた図も添付してある。
図9(a)には、通常の製造工程プロセスが終了して完成した、シリコンからなる基板171、フォトダイオード群やマイクロレンズ群などからなる機能素子172、外部と電気的な接続をするためのパッド173、およびこのパッド173と機能素子172とを電気的に接続するための配線174などを有する固体撮像デバイスが示してある。本例では、シリコン基板171の厚さは200μmであり、また、パッド173および配線174はアルミニウム(Al)金属からなっている。更に、パッド174は100μm×100μmの正方形である。
まず、図9(b)に示すように、機能素子172などが形成されている面(図面上方の面)と反対の面(図面下方の面)においてパッド173に対向する位置から、パッド173の裏面に達するまで、基板171を貫通する微細孔176を形成する。その際、パッド173直下における微細孔176の横断面、すなわち、後ほど微細孔176内部に導電性物質を充填して貫通電極175とした際の、貫通電極175とパッド173との接触面全体が、パッド173の内部に位置するように形成する。
本例では、基板171をなすシリコン、次いで、通常パッドの下部に設けられているSiOなどからなる絶縁層(不図示)をドライエッチングにより除去することで、直径が80μmの微細孔176を形成した。ここで、シリコンのエッチングには、Deep-Reactive Ion Etching(DRIE) 法を用いた。DRIE法とは、エッチングガスに六フッ化硫黄(SF)を用い、高密度プラズマによるエッチングと、側壁へのパッシベーション成膜を交互に行うことにより(Bosch プロセス)、シリコン基板を深堀エッチングするものである。また、SiOのエッチングには、四フッ化炭素(CF)を用いたRIE(Reactive Ion Etching) 法を用いた。
次いで、図9(c)に示すように、微細孔176の内壁およびシリコンからなる基板171の他方の面(図面下方の面)に絶縁層179を形成する。つまり、絶縁層179は、微細孔176の内壁を覆う部分179aと基板171の他方の面を覆う部分179bから構成される。なお、絶縁層179を設けた後の微細孔は176aと呼ぶことにする。本例では、テトラエトキシシラン(TEOS)を原料とするプラズマCVD 法により、酸化シリコン(SiO)からなる絶縁層179を形成した。
次いで、図9(d)に示すように、微細孔176aの先端部に位置するSiOからなる絶縁層179のみをエッチングにより除去した。微細孔176aの先端部に位置するSiOからなる絶縁層179とは、パッド173の裏面と接している部分を指す。微細孔176aの先端部に位置するSiOからなる絶縁層179のみを除去するには、基板71の他方の面上あるSiOをレジストなどにより保護した後、異方性エッチングプロセスを適用すればよい。本例では、このSiOのエッチングは、四フッ化炭素(CF)を用いたRIE(Reactive Ion Etching) 法により行った。なお、このSiOのエッチングを施し、パッド173の裏面が露出した形態の微細孔は176bと呼ぶことにする。
次いで、図9(e)に示すように、微細孔176bの内壁、及び開口部の周辺に導電性薄膜178を形成した。本例では、導電性薄膜178として、1層目にクロム(Cr)を、2層目に金(Au)をそれぞれスパッタ法により形成し2層構造とした。これにより、微細孔176bの内壁、すなわち、微細孔の内側面をなすSiOからなる絶縁層179、及び、微細孔の底面をなすパッド173の裏面は、2層構造の導電性薄膜178で被覆されたことになる。その結果、得られた微細孔は176cと呼ぶことにする。
次いで、図9(f)に示すように、微細孔176cの内部に導電性物質177を充填し、パッド173と電気的に接続するような貫通電極175を形成した。本例では、導電性物質177として金−錫(Au(80重量%)−Sn(20重量%))合金を用い、溶融金属吸引法により貫通電極175を形成した。
なお、本例では、パッド173の大きさは100μm角の正方形としたが、パッド173の形状はこれに限定されず、円形、楕円形、三角形、矩形などいかなる形状でもよく、その大きさも電気的配線に用いるパッドとしての機能が保持できれば、如何なる大きさでも良い。更に、パッド173および配線174の材質も、ここではAlとしたが、本発明はこれに限定されず、銅(Cu)、アルミニウム−シリコン(Al−Si)、アルミニウム−シリコン−銅(Al−Si−Cu)など、他の如何なる配線材料であってもよい。
また、本例では、微細孔176は直径が80μmの円形としたが、本発明はこれに限定されず、パッド173との接触面全体がパッド173の内部に位置するような大きさであれば如何なる大きさでもよく、その形状も円形のみならず楕円形、四角形、三角形、矩形など如何なる形状でもよい。更に、微細孔176を形成する方法も、DRIE法に限定されず、水酸化カリウム(KOH)水溶液などによるウェットエッチング法を用いても構わない。
さらに、本例では、微細孔176の内壁および基板171の他方の面に、TEOSを原料としたプラズマCVD法により、SiOからなる絶縁層179を形成したが、本発明はこれに限定されず、原料としてシラン(SiH)などを用いることができる。また、プラズマCVD法によるSiO成膜以外にも、絶縁樹脂のコーティングなどにより絶縁層179を形成してもよい。
またさらに、本例では、導電性薄膜178としてCrとAuからなる2層構造を用いたが、本発明はこれに限定されず、充填する導電性物質と内壁との密着性を高めるものであれば、他の材料であってもよい。またその構造も2層に限定されず、単層や3層以上の更なる多層構造としても構わない。導電性薄膜178の製造方法も、スパッタ法に限定されず、CVD法や蒸着法など他の方法を用いてもよい。
上述した例では、微細孔176の内部に、溶融金属吸引法により導電性物質177として金−錫(Au(80重量%)−Sn(20重量%))合金を充填したが、本発明はこれに限定されない。例えば、異なる組成を有する金−錫合金や、錫−鉛(Sn−Pb)合金、錫(Sn)やインジウム(In)などの金属、あるいは錫(Sn)基、鉛(Pb)基、金(Au)基、インジウム(In)基、アルミニウム(Al)基などのはんだを使用してもよい。
以下、本発明を、さらに具体的に説明するが、本発明はこれら実施例によって限定されるものではない。
(実施例1)
本例では、図2に示すように、微細孔の内面のうち底面を構成するパッド23の裏面にのみ、導電部28としてAu(厚さ300nm)/Cr(厚さ50nm)からなる積層膜を設けた。ここで、Auが貫通電極27と接する側の上層、Crがパッド23の裏面と接する側の下層である。その後、貫通電極27は設けずに試料Aとした。この試料Aを大気中に240時間放置した後、導電部28をなす積層膜の表層(Au)側から、オージェ分析法により積層膜中の酸素含有量を調べた。図10は、オージェ分析法により測定した結果を示すグラフである。図10において記号Aは試料Aの測定結果である。試料Aの場合、導電部28側から測定した結果であり、横軸の0はAlが多く検出され始めた深さを表す。縦軸は、検出された酸素の量を示しており、Alが多く検出され始めたときの値を1に換算した数値である。
(比較例1)
本例では、図2に示す導電部28を設けない試料Bを用意し、この試料Bに対して実施例1と同様の評価を行った。すなわち、試料Bは、導電部28を設けることなく微細孔の内表面を剥き出しの状態とし、貫通電極27は設けない構成を有する。図10において記号Bは試料Bの測定結果である。試料Bの場合、横軸はAlのエッチング時間から換算した深さであり、横軸の0はパッド裏面の表層(Al)に相当する。縦軸は、検出された酸素の量を示しており、表層(Al)で観測された値を1に換算した数値である。
図10より、表層で観測された酸素の値が半減する深さは、試料Aの場合が深さaであり、試料Bの場合が深さbである。また、深さbは深さaの3倍以上の地点であることから、試料Bは試料Aより3倍の深さまで酸化されたことを意味する。
つまり、パッド裏面の表層(Al)を剥き出しとした試料Bでは、パッド裏面に酸化層が形成されてしまい、その後に貫通電極を設けたとき、この酸化層は導電性を阻害するため芳しくない。
これに対して、パッド23の裏面にAu/Crからなる導電部28を設けた試料Aの場合は、試料Bに比べてAlが酸化される度合いを1/3以下に抑えられるので、その後に貫通電極を設けたとき、パッド23と貫通電極との電気的な接触を良好に保つことができるので好ましい。換言すると、導電部28を構成するAuはAlが酸化するのを防ぐ働きをする。
(実施例2)
本例では、図3に示すように、微細孔の内面のうち側面を構成する第一基板31の断面にのみ、導電部38としてAu(厚さ300nm)/Cr(厚さ50nm)からなる積層膜を設けた。ここで、Auが貫通電極37と接する側の上層、Crが微細孔の内側面と接する側の下層である。その後、貫通電極37を設けて試料Cとした。次いで、この試料C(サンプル数100個)に対して、以下に示す3つの試験項目からなる信頼性試験を行った。信頼性試験の前後において、貫通電極37とパッド33との間の抵抗値を調べ、その増加量が50%以下のものを良品と判断した。表1に試料Cの信頼性試験の結果を示す。
信頼性試験は、高温放置(第一試験)、高温・高湿放置(第二試験)、ヒートサイクル放置(第三試験)から構成され、第一試験、第二試験、第三試験の順番に行った。
高温放置(第一試験)とは、大気中において、温度が90℃である雰囲気に試料を曝し、合計240時間放置するものである。高温・高湿放置(第二試験)とは、大気中において、温度が70℃で湿度が90%RHである雰囲気に試料を曝し、合計240時間放置するものである。ヒートサイクル放置(第三試験)とは、大気中において、温度の異なる雰囲気(−40℃、125℃)に交互に試料を曝し、合計時間で240時間放置するものである。
但し、ヒートサイクルは4ステップから構成され、1サイクルが2時間である。その内訳は、ステップ1(−40℃を維持して低温を保持する、30分間)、ステップ2(−40℃から125℃へ昇温する、30分間)、ステップ3(125℃を維持して高温を保持する、30分間)、ステップ4(125℃から−40℃へ降温する、30分間)である。
(実施例3)
本例では、図1に示すように、微細孔の内面全てに導電部18としてAu(厚さ300nm)/Cr(厚さ50nm)からなる積層膜を設けた。ここで、Auが貫通電極17と接する側の上層、Crがパッド33の裏面や第一基板11の断面と接する側の下層である。その後、貫通電極17を設けて試料Dとした。次いで、この試料D(サンプル数100個)に対して、実施例2と同様の信頼性試験を行った。信頼性試験の前後において、貫通電極17とパッド13との間の抵抗値を調べ、その増加量が50%以下のものを良品と判断した。表1に試料Dの信頼性試験の結果を示す。
(比較例2)
本例では、図3に示す導電部38を設けない試料Eを用意し、この試料E(サンプル数100個)に対して実施例2と同様の評価を行った。すなわち、試料Eは、導電部38を設けることなく微細孔の内表面を剥き出しの状態とし、貫通電極37を設けた構成を有する。表1に試料Eの信頼性試験の結果を示す。
Figure 2005303258
表1より、以下の点が明らかとなった。
(1)微細孔の内面のうち側面を構成する第一基板31の断面に、導電部38としてAu/Crからなる積層膜を設けた試料Cの場合は92個の良品が得られることから、90%の良品率は確保される。
(2)微細孔の内面全てに導電部18としてAu/Crからなる積層膜を設けた試料Dの場合は良品が99個であり、100%に近い良品率となり不良品の発生が極めて少ない。
(3)これに対して、導電部38を設けなかった試料Eの場合は良品が56個であり、良品率は60%を下回る。
この評価結果から、微細孔の内面のうち側面に導電部38を設けるだけでも、貫通電極の導電性維持の向上が図れることが分かった。さらに、微細孔の内面全てに導電部18を配すれば、良品率をほぼ100%にすることが可能である。したがって、微細孔の内面全てに導電部18を設ける構成(図1)が最も好ましい形態である。
本発明によれば、電気的接続の安定性が高いデバイスを提供することができる。ゆえに、本発明は、外部からの衝撃などを受けやすい商品、例えば携帯電話やビデオカメラにおいて、耐衝撃性の改善や長期信頼性の向上をもたらす。
本発明に係るデバイスの一例を示す模式的な断面図である。 本発明に係るデバイスの他の一例を示す模式的な断面図である。 本発明に係るデバイスの他の一例を示す模式的な断面図である。 本発明に係るデバイスの他の一例を示す模式的な部分断面図である。 本発明に係るデバイスの他の一例を示す模式的な部分断面図である。 本発明に係るデバイスの他の一例を示す模式的な部分断面図である。 本発明に係るデバイスの他の一例を示す模式的な断面図である。 本発明に係るデバイスの他の一例を示す模式的な断面図である。 本発明に係るデバイスの製造方法を工程順に示した断面模式図である。 オージェ分析法により測定した結果を示すグラフである。 従来の第一の製法に係る製造プロセスを示す模式的断面図である。 従来の第二の製法に係る製造プロセスを示す模式的断面図である。
符号の説明
10 デバイス、11 第一基板、12 機能素子、13 パッド、14 第一配線、15 貫通電極、16’ 微細孔の側面、17 第一導電体、18 導電部。

Claims (12)

  1. 第一基板と、該第一基板の一方の面側に配された、機能素子及び該機能素子に第一配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され、前記第一基板の一方の面から他方の面に至る微細孔内に第一導電体を充填してなる貫通電極とを、少なくとも具備してなるデバイスであって、
    前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を設けたことを特徴とするデバイス。
  2. 前記導電部は、前記微細孔の内面のうち底面を構成する前記パッドの裏面に配されることを特徴とする請求項1に記載のデバイス。
  3. 前記導電部は、前記第一導電体と前記パッドとの密着性を向上する材料からなることを特徴とする請求項2に記載のデバイス。
  4. 前記導電部は、前記微細孔の内面のうち側面に配されることを特徴とする請求項1に記載のデバイス。
  5. 前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする請求項4に記載のデバイス。
  6. 前記導電部は、前記微細孔の内面のうち底面を構成する前記パッドの裏面と、前記微細孔の内面のうち側面に配されることを特徴とする請求項1に記載のデバイス。
  7. 前記導電部は、前記微細孔の内面と前記パッドとの密着性を向上する材料からなることを特徴とする請求項6に記載のデバイス。
  8. 前記導電部は、前記第一導電体を構成する元素が前記第一基板に拡散するのを防止する機能を有することを特徴とする請求項6に記載のデバイス。
  9. 前記貫通電極が前記パッドと接触する領域は、前記パッドが前記第一基板及び前記貫通電極と接する領域の内側に配置されていることを特徴とする請求項1に記載のデバイス。
  10. 前記導電部は、異なる材質の薄膜を2層以上積層してなることを特徴とする請求項1に記載のデバイス。
  11. 第一基板と、該第一基板の一方の面側に配された、機能素子及び該機能素子に第一配線を介して電気的に接続されたパッドと、該パッドと電気的に接続され、前記第一基板の一方の面から他方の面に至る微細孔内に第一導電体を充填してなる貫通電極とを、少なくとも具備してなるデバイスの製造方法であって、
    前記第一基板の他方の面から、前記パッドが露出するまで前記微細孔を形成する工程Aと、
    前記微細孔の内面の少なくとも一部に、前記第一導電体とは異なる第二導電体からなる導電部を形成する工程Bと、
    前記微細孔の内部に前記第一導電体を充填する工程Cと、
    を少なくとも具備したことを特徴とするデバイスの製造方法。
  12. 前記第二導電体からなる導電部をドライフィルムレジストを用いてパターニングすることを特徴とする請求項11に記載のデバイスの製造方法。
JP2004301919A 2004-03-16 2004-10-15 デバイス及びその製造方法 Pending JP2005303258A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004301919A JP2005303258A (ja) 2004-03-16 2004-10-15 デバイス及びその製造方法
CN200510055503XA CN1671273B (zh) 2004-03-16 2005-03-14 具有通孔互连的装置及其制造方法
CN2008101618612A CN101373747B (zh) 2004-03-16 2005-03-14 具有通孔互连的装置及其制造方法
EP05290559A EP1577942A3 (en) 2004-03-16 2005-03-14 Device with through-hole interconnection and method for manufacturing the same
US11/078,356 US20050205997A1 (en) 2004-03-16 2005-03-14 Device with through-hole interconnection and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004074325 2004-03-16
JP2004301919A JP2005303258A (ja) 2004-03-16 2004-10-15 デバイス及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010149818A Division JP2010226146A (ja) 2004-03-16 2010-06-30 デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005303258A true JP2005303258A (ja) 2005-10-27

Family

ID=34840242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004301919A Pending JP2005303258A (ja) 2004-03-16 2004-10-15 デバイス及びその製造方法

Country Status (4)

Country Link
US (1) US20050205997A1 (ja)
EP (1) EP1577942A3 (ja)
JP (1) JP2005303258A (ja)
CN (1) CN1671273B (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034748A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Works Ltd 発光装置
WO2008023478A1 (fr) * 2006-08-25 2008-02-28 Murata Manufacturing Co., Ltd. pièce électronique, et procédé de fabrication de la pièce électronique
JP2008218689A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 半導体装置とその製造方法および電子機器
JP2009194399A (ja) * 2009-05-27 2009-08-27 Sony Corp 固体撮像装置
WO2010047402A1 (en) * 2008-10-21 2010-04-29 Canon Kabushiki Kaisha Semiconductor apparatus and manufacturing method thereof
JP2010123833A (ja) * 2008-11-21 2010-06-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP2014158048A (ja) * 2014-04-24 2014-08-28 Seiko Epson Corp 半導体装置及び回路基板並びに電子機器、半導体装置の製造方法
JP2015032824A (ja) * 2014-07-01 2015-02-16 有限会社 ナプラ 集積回路装置
JP2016039512A (ja) * 2014-08-08 2016-03-22 キヤノン株式会社 電極が貫通配線と繋がったデバイス、及びその製造方法
JP2016092061A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体装置および固体撮像装置
JP2016184753A (ja) * 2016-06-01 2016-10-20 浜松ホトニクス株式会社 半導体光検出素子
US9548272B2 (en) 2009-10-15 2017-01-17 Seiko Epson Corporation Semiconductor device, circuit substrate, and electronic device
US9576925B2 (en) 2015-01-26 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device having a cylindrical shaped conductive portion
US9748428B2 (en) 2011-10-21 2017-08-29 Hamamatsu Photonics K.K. Light detection device including a semiconductor light detection element with a through-hole electrode connection, a mounting substrate and a light-transmissive substrate
KR101797560B1 (ko) * 2011-03-17 2017-11-15 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9825071B2 (en) 2011-10-21 2017-11-21 Hamamatsu Photonics K.K. Light detection device
JP2019503580A (ja) * 2016-12-23 2019-02-07 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法
WO2019163293A1 (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4271625B2 (ja) 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
WO2007089206A1 (en) * 2006-02-01 2007-08-09 Silex Microsystems Ab Vias and method of making
JP5283829B2 (ja) * 2006-04-26 2013-09-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 集積回路製造方法
US20070284723A1 (en) * 2006-05-24 2007-12-13 Jae June Kim Packaged integrated circuit device
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5090088B2 (ja) * 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2009111874A1 (en) 2008-03-11 2009-09-17 The Royal Institution For The Advancement Of Learning/ Mcgiil University Low-temperature wafer level processing for mems devices
JP2010114320A (ja) * 2008-11-07 2010-05-20 Panasonic Corp 半導体装置
KR101060936B1 (ko) * 2010-01-19 2011-08-30 삼성전기주식회사 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
KR101142338B1 (ko) * 2010-06-17 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 그의 제조방법 및 이를 이용한 스택 패키지
DE102010039330B4 (de) 2010-08-13 2018-04-12 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
US8872345B2 (en) * 2011-07-07 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming grounded through-silicon vias in a semiconductor substrate
TWI475623B (zh) * 2011-12-27 2015-03-01 Ind Tech Res Inst 堆疊式半導體結構的接合結構及其形成方法
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
CN104051421B (zh) * 2013-03-13 2017-03-01 稳懋半导体股份有限公司 结合基板通孔与金属凸块的半导体晶片结构及其制程方法
CN108123362A (zh) * 2015-03-30 2018-06-05 青岛海信宽带多媒体技术有限公司 激光发射器
WO2020133381A1 (zh) * 2018-12-29 2020-07-02 泉州三安半导体科技有限公司 一种激光器封装结构
CN112134138A (zh) * 2020-08-18 2020-12-25 华芯半导体科技有限公司 高功率vcsel芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213427A (ja) * 1995-02-07 1996-08-20 Sharp Corp 半導体チップおよびマルチチップ半導体モジュール
JPH10335337A (ja) * 1997-05-27 1998-12-18 Casio Comput Co Ltd 半導体装置及びその製造方法
JPH11340227A (ja) * 1998-05-25 1999-12-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2003124313A (ja) * 2001-10-19 2003-04-25 Nec Corp 半導体装置およびその製造方法
JP2003309221A (ja) * 2002-04-15 2003-10-31 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
JP3184493B2 (ja) * 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
EP0926723B1 (en) * 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
TW436882B (en) * 1998-06-01 2001-05-28 Toshiba Corp Semiconductor device and method for manufacturing the same
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6352923B1 (en) * 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6479382B1 (en) * 2001-03-08 2002-11-12 National Semiconductor Corporation Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip
US6555461B1 (en) * 2001-06-20 2003-04-29 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213427A (ja) * 1995-02-07 1996-08-20 Sharp Corp 半導体チップおよびマルチチップ半導体モジュール
JPH10335337A (ja) * 1997-05-27 1998-12-18 Casio Comput Co Ltd 半導体装置及びその製造方法
JPH11340227A (ja) * 1998-05-25 1999-12-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2003124313A (ja) * 2001-10-19 2003-04-25 Nec Corp 半導体装置およびその製造方法
JP2003309221A (ja) * 2002-04-15 2003-10-31 Sanyo Electric Co Ltd 半導体装置の製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034748A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Works Ltd 発光装置
WO2008023478A1 (fr) * 2006-08-25 2008-02-28 Murata Manufacturing Co., Ltd. pièce électronique, et procédé de fabrication de la pièce électronique
JP2008218689A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 半導体装置とその製造方法および電子機器
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US8609999B2 (en) 2007-08-10 2013-12-17 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US8217280B2 (en) 2007-08-10 2012-07-10 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
WO2010047402A1 (en) * 2008-10-21 2010-04-29 Canon Kabushiki Kaisha Semiconductor apparatus and manufacturing method thereof
JP2010123922A (ja) * 2008-10-21 2010-06-03 Canon Inc 半導体装置及びその製造方法
US8786091B2 (en) 2008-10-21 2014-07-22 Canon Kabushiki Kaisha Semiconductor apparatus having a high-aspect penetrating electrode and manufacturing method thereof
JP2010123833A (ja) * 2008-11-21 2010-06-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009194399A (ja) * 2009-05-27 2009-08-27 Sony Corp 固体撮像装置
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
US8759211B2 (en) 2009-06-02 2014-06-24 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP4580027B1 (ja) * 2009-07-15 2010-11-10 有限会社ナプラ 回路基板及び電子デバイス
JP2011023497A (ja) * 2009-07-15 2011-02-03 Napura:Kk 回路基板及び電子デバイス
US9548272B2 (en) 2009-10-15 2017-01-17 Seiko Epson Corporation Semiconductor device, circuit substrate, and electronic device
KR101797560B1 (ko) * 2011-03-17 2017-11-15 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9773935B2 (en) 2011-10-21 2017-09-26 Hamamatsu Photonics K.K. Light detection device including a semiconductor light detection element, and a semiconductor light detection element having a through-hole electrode connection
US9748428B2 (en) 2011-10-21 2017-08-29 Hamamatsu Photonics K.K. Light detection device including a semiconductor light detection element with a through-hole electrode connection, a mounting substrate and a light-transmissive substrate
US9825071B2 (en) 2011-10-21 2017-11-21 Hamamatsu Photonics K.K. Light detection device
JP2014158048A (ja) * 2014-04-24 2014-08-28 Seiko Epson Corp 半導体装置及び回路基板並びに電子機器、半導体装置の製造方法
JP2015032824A (ja) * 2014-07-01 2015-02-16 有限会社 ナプラ 集積回路装置
JP2016039512A (ja) * 2014-08-08 2016-03-22 キヤノン株式会社 電極が貫通配線と繋がったデバイス、及びその製造方法
US10090780B2 (en) 2014-08-08 2018-10-02 Canon Kabushiki Kaisha Device with electrode connected to through wire, and method for manufacturing the same
JP2016092061A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体装置および固体撮像装置
CN105609512A (zh) * 2014-10-30 2016-05-25 株式会社东芝 半导体装置、固体摄像装置以及相机模块
US9576925B2 (en) 2015-01-26 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device having a cylindrical shaped conductive portion
JP2016184753A (ja) * 2016-06-01 2016-10-20 浜松ホトニクス株式会社 半導体光検出素子
JP2019503580A (ja) * 2016-12-23 2019-02-07 蘇州能訊高能半導体有限公司Dynax Semiconductor,Inc. 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法
WO2019163293A1 (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
US11380584B2 (en) 2018-02-23 2022-07-05 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings
US11791210B2 (en) 2018-02-23 2023-10-17 Sony Semiconductor Solutions Corporation Semiconductor device and manufacturing method of semiconductor device including a through electrode for connection of wirings

Also Published As

Publication number Publication date
US20050205997A1 (en) 2005-09-22
EP1577942A2 (en) 2005-09-21
CN1671273A (zh) 2005-09-21
EP1577942A3 (en) 2011-09-14
CN1671273B (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
JP2005303258A (ja) デバイス及びその製造方法
US7323406B2 (en) Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
US9349673B2 (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
JP4373866B2 (ja) 半導体装置の製造方法
US8294275B2 (en) Chip package and method for forming the same
EP2634795A1 (en) Process for manufacture of through-type wiring substrate, and through-type wiring substrate
US9312230B2 (en) Conductive pillar structure for semiconductor substrate and method of manufacture
US9293432B2 (en) Metal contact for chip packaging structure
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2006237594A (ja) 半導体装置及びその製造方法
CN108417550B (zh) 半导体装置及其制造方法
JP5026025B2 (ja) 半導体装置
US8697566B2 (en) Bump structure and manufacturing method thereof
CN110943067B (zh) 半导体装置及其制造方法
JP2007221080A (ja) 半導体装置およびその製造方法
KR101067106B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP4913563B2 (ja) 半導体装置の製造方法
JP4845368B2 (ja) 半導体装置及びその製造方法
WO2010061551A1 (ja) 半導体装置および電子機器
JP2010226146A (ja) デバイス及びその製造方法
JP4659875B2 (ja) 半導体装置
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
JP2005311117A (ja) 半導体装置及びその製造方法
US11031361B2 (en) Semiconductor bonding structure and method of manufacturing the same
JP2010153756A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330