JP2010153756A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010153756A
JP2010153756A JP2008333133A JP2008333133A JP2010153756A JP 2010153756 A JP2010153756 A JP 2010153756A JP 2008333133 A JP2008333133 A JP 2008333133A JP 2008333133 A JP2008333133 A JP 2008333133A JP 2010153756 A JP2010153756 A JP 2010153756A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
protective film
internal electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008333133A
Other languages
English (en)
Other versions
JP5146307B2 (ja
Inventor
Takahiro Nakano
高宏 中野
Katsuki Uchiumi
勝喜 内海
Hikari Sano
光 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008333133A priority Critical patent/JP5146307B2/ja
Priority to CN2009801464975A priority patent/CN102224579B/zh
Priority to PCT/JP2009/006218 priority patent/WO2010061551A1/ja
Publication of JP2010153756A publication Critical patent/JP2010153756A/ja
Priority to US13/100,398 priority patent/US20110204487A1/en
Application granted granted Critical
Publication of JP5146307B2 publication Critical patent/JP5146307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】応力集中に対して内部電極の断線、剥離および貫通電極の脱落が起こりにくい半導体装置を提供する。
【解決手段】半導体基板11と、半導体基板11を厚み方向に貫通して設けられた貫通電極17と、半導体基板11の第一の主面の貫通電極17が到達する部分に設けられ、貫通電極17と電気的に接続された内部電極12と、内部電極12の一部を除外して内部電極12および前記第一の主面を覆う保護膜13と、半導体基板11の前記第一の主面とは反対側の第二の主面に設けられ、貫通電極17と電気的に接続された金属配線18とを備え、内部電極12上において保護膜13に複数の開口14が設けられている。
【選択図】図1

Description

本発明は、半導体装置に関するものである。
近年の電子機器では、電子機器の小型、薄型、軽量化、および高密度実装化を実現するため、ウェハ状態での組立加工プロセスであるウェハレベルCSP(チップサイズパッケージ)技術を用いた半導体装置が多く用いられてきている。
例えば、光学デバイスの中で代表的な固体撮像装置は、デジタルスチルカメラや携帯電話用カメラ、デジタルビデオカメラ等のデジタル映像機器の受光センサーとして用いられている。近年の映像機器の小型、薄型、軽量化、および高密度実装化を実現するために、この固体撮像装置には、ダイボンディングとワイヤーボンディングとによって装置内外の電気的接続を確保するセラミックタイプやプラスチックタイプのパッケージではなく、個片化前のウェハに対する組立加工において、貫通電極と再配線を形成することによって装置内外の電気的接続を確保するウェハレベルCSP技術が採用されてきている(例えば、特許文献1および特許文献2を参照)。
図5は、従来のウェハレベルCSP構造を有する固体撮像装置の断面図である。
図5に示すように、従来の固体撮像装置100Aは、半導体基板101に形成され、半導体基板101の受光側表面である主面に複数のマイクロレンズ103が設けられた撮像領域102と、前記主面における撮像領域102の外周領域に形成された周辺回路領域104Aと、周辺回路領域104Aと接続された複数の電極部104Bとを含む固体撮像素子100を備えている。
また、半導体基板101の主面側には、樹脂よりなる接着部材105を介して、例えば光学ガラス等よりなる透明基板106が形成されている。さらに、半導体基板101の内部には、半導体基板101を厚み方向に貫通する貫通電極107が設けられている。
半導体基板101の主面と対向する裏面には、貫通電極107を介して、周辺回路領域104Aの複数の電極部104Bと接続する金属配線108が形成されており、金属配線108の一部を覆うと共に他の一部を露出する開口110を有する絶縁樹脂層109が形成されている。開口110には、例えば半田材料よりなる外部電極111が形成されている。
なお、固体撮像素子100は、図示していない絶縁層によって、貫通電極107および金属配線108と電気的に絶縁されている。
以上説明したように、従来の固体撮像装置100Aでは、複数の電極部104Bが、貫通電極107を介して金属配線108と電気的に接続されており、さらに、金属配線108を介して外部電極111と電気的に接続されており、受光信号の取り出しが可能となる。
上記従来の固体撮像装置100Aは、例えば次のような工程により製造される。
(工程1)まず、上述の構造を有する固体撮像素子100を複数個、公知の方法でウェハに形成する。複数の固体撮像素子100が形成されたウェハに、樹脂層よりなる接着部材105を介して、例えば光学ガラス等よりなるウェハと同形状の透明基板106を貼付ける。
(工程2)次に、ドライエッチングやウェットエッチング等を用いて、裏面側から半導体基板101を貫通して周辺回路領域104Aの複数の電極部104Bを露出させる貫通孔を形成する。その後、該貫通孔に導電材料を埋め込むことで、受光信号の取り出しを行う複数の電極部104Bと接続する貫通電極107を形成する。
(工程3)次に、電解めっき法により、固体撮像素子100の裏面上に、貫通電極107と電気的に接続する金属配線108を形成する。
(工程4)次に、固体撮像素子100の裏面上に、金属配線108を覆うように絶縁樹脂層109を形成する。一般的には、絶縁樹脂層109として感光性樹脂を用い、スピンコート又はドライフィルム貼付けによって絶縁樹脂層109を形成する。
(工程5)続いて、フォトリソグラフィ技術(露光および現像)を用いて、絶縁樹脂層109を選択的に除去することにより、金属配線108の一部を露出する開口110を形成する。
(工程6)続いて、開口110に、フラックスを用いた半田ボール搭載法又は半田ペースト印刷法により、金属配線108と電気的に接続する例えば半田材料よりなる外部電極111を形成する。
(工程7)最後に、例えばダイシングソー等の切削工具を用いて、固体撮像素子100、接着部材105、透明基板106、および絶縁樹脂層109を一括して切断することにより、ウェハを複数の図5に示す固体撮像装置100Aへ個片化する。
上述の固体撮像装置は、ウェハレベルCSP技術によって、電子機器の小型、薄型、軽量化、および高密度実装化に貢献できる反面、貫通電極107が形成された後の工程でかかる熱ストレスや、固体撮像装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極107から電極部104Bに対して応力集中が発生し、電極部104Bの断線、剥離による接続不良発生および信頼性低下、また貫通電極の脱落(抜け落ち)が発生しやすいという課題を有している。
具体的には、貫通電極107と電極部104Bとの熱膨張率の違いから、温度変化に応じて電極部104Bと貫通電極107との接続面の端部(円周部)に特に大きな応力(熱ストレス)が集中し、電極部104Bの破断、剥離が発生することがある。
そこで、このような集中応力に対する対策を講じた別の固体撮像装置が提案されている(例えば、特許文献3を参照)。
この固体撮像装置では、図5に示す貫通電極107と接続された電極部104Bの表面全体を覆うように、無機系の絶縁材料からなる保護膜(図示せず)を形成することによって、温度変化時に発生する貫通電極107から電極部104Bへの応力集中による電極部104Bの断線、剥離等の接続不良の発生の防止を図っている。
特開2004−207461号公報 特開2007−123909号公報 特開2008−140819号公報
しかしながら、前述のようにして電極部104Bの耐性の強化を図った固体撮像装置においても、依然として電極部104Bの破断、剥離が発生することがある。
具体的には、前述の構成において保護膜として用いる無機系の絶縁材料自体が比較的硬いため、そのような保護膜で電極部104Bの表面上を全て覆った構成では、電極部104Bへの応力集中の発生時に、保護膜もろとも電極部104Bが破断、剥離することがあり、集中応力に対する対策としては必ずしも十分ではない。
そこで本発明は、貫通電極107から電極部104Bへの応力集中に対する電極部104Bの破断、剥離耐性をさらに強化し、接続不良発生および信頼性低下を防止するとともに、貫通電極の脱落(抜け落ち)を防止する半導体装置を提供することを目的とする。
前記の目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板を厚み方向に貫通して設けられた貫通電極と、前記半導体基板の第一の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、前記内部電極の一部を除外して前記内部電極および前記第一の主面を覆う保護膜と、前記半導体基板の前記第一の主面とは反対側の第二の主面に設けられ、前記貫通電極と電気的に接続された金属配線とを備え、前記内部電極上において前記保護膜に複数の開口が設けられている。
また、前記複数の開口は、前記貫通電極が前記内部電極に接する領域よりも外側に設けられていてもよい。
また、前記複数の開口の形状は円形であってもよい。また、前記複数の開口の形状は多角形であってもよく、前記多角形のコーナー部は曲線形状を有してもよい。また、前記複数の開口は円弧状の輪郭を有してもよい。
また、1つの内部電極上において、前記保護膜の前記開口は少なくとも2箇所以上あってもよい。
さらに、前記内部電極上において、前記保護膜上にもう1つの保護膜が設けられていてもよく、前記もう1つの保護膜は、前記開口を介して前記内部電極と接していてもよい。前記もう1つの保護膜は、有機材料からなってもよく、また無機材料からなってもよい。
前記半導体装置は、さらに、前記金属配線の一部を除外して前記第二の主面を覆う絶縁層を備えてもよく、また、さらに、前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備えてもよい。
本発明は、このような半導体装置として実現できるだけでなく、このような半導体装置の金属配線または外部電極を、配線基板の表面に設けられた配線に電気的に接続してなる電子機器として実現することもできる。
本発明によると、貫通電極形成後の後工程でかかる熱ストレスや、半導体装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極から電極部に対して応力集中が発生した場合において、電極部の断線、剥離による接続不良発生を防止するとともに、貫通電極への応力集中発生時においても、貫通電極の脱落(抜け落ち)を防止し、高い接続信頼性を確保することが可能となる。
以下、本発明の一実施形態に係る半導体装置について説明する。
(半導体装置の構造)
まず、本発明の一実施形態に係る半導体装置の構造について、図面を参照しながら説明する。
図1は、本発明の一実施形態に係る半導体装置10の構造を示す断面図である。
本発明の一実施形態に係る半導体装置10は、図1に示すように、半導体基板11の図面上方の主面(以下、表面と言う)に設けられた、AlまたはCu等の金属を主材料として形成された内部電極12と、内部電極12上の一部を除外して半導体基板11の表面を覆う保護膜13とを備える。ここで、保護膜13は、一般的にパッシベーションと呼ばれ、SiN等の無機材料から成る。
また、半導体装置10は、半導体基板11を厚み方向に貫通して内部電極12の裏面に到達し、内部電極12と電気的に接続された貫通電極17と、半導体基板11の図面下方の主面(以下、裏面と言う)に設けられ、貫通電極17と電気的に接続された金属配線18と、前記半導体基板の図面下方の主面(以下、裏面と言う)に設けられ、貫通電極17と電気的に接続された金属配線18と、金属配線18の一部を除外して半導体基板11の裏面を覆う絶縁層19とを備える。
貫通電極17は、半導体基板11に予め設けられる図示しない貫通孔の内壁(すなわち、半導体基板11および内部電極12の、貫通孔内へ向かう面)を、例えばCuまたはCuを主体とする金属材料でめっきするか、または、貫通孔に導電性ペーストを充填することによって形成される。貫通孔の深さは、一般的な例として10μm〜300μmである。貫通電極17は、貫通孔を充填するように形成されてもよく、また、貫通孔の内壁をほぼ一定の厚みで這う膜状に形成されてもよい。
金属配線18は、半導体基板11の裏面を、例えばCuまたはCuを主体とする金属材料でめっきすることによって形成される。金属配線18の厚みは、5μm〜20μmが望ましい。
金属配線18の絶縁層19で覆われていない部分には、金属配線18と電気的に接続するように、例えばSn−Ag−Cu組成の鉛フリー半田材料よりなる外部電極20が形成されている。
さらに、半導体基板11の表面上には保護膜13および接着層21を介して、例えば光学ガラスやサポートガラス等よりなる透明基板22が形成されている。
ここで、接着層21は、図1に示す半導体装置10のように、半導体基板11、保護膜13の表面上を覆うように形成されてもよいし、透明基板22との間に中空を有するキャビティ構造であってもよい。
接着層21および透明基板22の構造および材料は、半導体基板11の電気特性向上または半導体基板11の強度補強等の目的に応じて適宜選択される。
なお、透明基板22は、主に本発明の半導体装置を光学デバイスに適用する場合、および、半導体基板11の強度補強を目的とした補強板として適用する場合に特に有効であるが、最終構造として必須の構成要素ではなく、用途によっては無くてもかまわない。
このように、内部電極12と外部電極20とが、貫通電極17および金属配線18を介して電気的に接続されているために、内部電極12、貫通電極17、金属配線18、および外部電極20を介して、半導体装置10の内外での電気信号のやり取りが可能となる。なお、半導体基板11は、図示していないSiO2等の絶縁膜によって、貫通電極17および金属配線18と電気的に絶縁されている。
(主要部の詳細な構造)
次に、図2〜図4を用いて、半導体装置10の主要部である保護膜13の具体的な形状について説明する。説明の便宜上、以下では、内部電極12上の一部において保護膜13が設けられない部分を開口14と呼ぶ。
図2は、開口14の具体的な形状の一例を示す上面図および側面図である。
図2では、4個の開口14が、貫通電極17が内部電極12の裏面に接する領域である接続領域24よりも外側に(つまり、上面視で接続領域24を取り囲む位置に)設けられ、開口14はそれぞれ長方形の形状を有している。なお、図2の上面図では、見易さのため、接着層21の図示を省略している。
この構造により、本実施形態に係る半導体装置10において、貫通電極17形成後の工程でかかる熱ストレスや、半導体装置10の実際の使用環境でかかる熱や外部応力等の環境負荷ストレスによって、接続領域24に応力集中が発生した場合でも、内部電極12の変形を抑え、内部電極12の断線、クラック、剥離等の発生を防止することできる。
具体的には、接続領域24の外周部分に最も大きな応力集中が発生するため、この部分は必ず覆うように保護膜13を形成することによって、内部電極12を補強する。そして、保護膜13に開口14を設けることによって、開口14で内部電極12に対する応力集中の緩和、および内部電極12の変形による発生応力の緩和を可能とし、より確実に内部電極12の断線、クラック、剥離等の発生を防止する。
さらには、半導体装置10の実際の使用環境でかかる熱や外部応力等の環境負荷ストレスによって、貫通電極17や金属配線18等に、貫通電極17を半導体基板11の裏面方向へ引き抜く応力が発生した場合でも、開口14以外の領域において保護膜13と内部電極12とを密着させているため、貫通電極17の脱落(抜け落ち)を防止し、高い接続信頼性を確保することが可能となる。
図3(A)〜図3(D)は、開口14の具体的な形状の他の例を示す上面図である。
図3(A)に示す開口14では、図2に示す開口14の形状である長方形のコーナー部を曲線形状に変更することで、開口14のコーナー部にかかる応力集中をより緩和した形状としている。
図3(B)では、図3(A)よりも開口14の一つのサイズを小さく分割し、開口14の合計面積と、開口14間に存在する保護膜13の合計面積の比率を1に近づけることによって、応力緩和に対する効果と、保護膜13としての補強の効果(貫通電極17の脱落防止)のバランス確保を図っている。
なお、図3(A)および図3(B)に示される開口14の形状を楕円形や円形としてもよい。その場合も、コーナー部を曲線形状に変更した長方形と同等の効果を得ることができる。
図3(C)では、開口14の輪郭の一部を、貫通電極17に沿うような円弧状としている。これにより、最も応力が集中する接続領域24の外周部分において、より効果的な応力緩和効果を発揮することができる。
図3(D)では、図3(C)よりも開口14の一つのサイズを小さく分割し、開口14の合計面積と、開口14間に存在する保護膜13の合計面積の比率を1に近づけることによって、応力緩和に対する効果と、保護膜13としての補強の効果(貫通電極17の脱落防止)のバランス確保を図っている。
以下では、変形例として、前述の半導体装置10とは主要部の構成が異なる半導体装置について説明する。
図4は、半導体装置10の変形例に係る主要部の構造を示す断面図である。図4の半導体装置では、内部電極12上に、保護膜13を介してもう1つの保護膜23が形成されており、内部電極12と保護膜23とは開口14において直接的に接続されている。
このため、図4の半導体装置では、図2および図3に示す構造よりも補強効果を高めることができる。また、保護膜23には、有機材料および無機材料のいずれを用いることもできる。保護膜23に、有機材料として低弾性樹脂等を用いた場合には、補強効果および応力緩和効果をより高めることができる。
以上のように、図1〜図4に示した半導体装置10において、開口14を持った保護膜13を形成し、さらには保護膜13とは異なる保護膜23も形成する。これにより、貫通電極17形成後の工程でかかる熱ストレスや、半導体装置10の実際の使用環境でかかる熱や外部応力等の環境負荷ストレスによって、貫通電極17と内部電極12との接続部分に応力集中が発生した場合でも、内部電極12の変形を抑え、内部電極12の断線、クラック、剥離等の発生を防止する。また、貫通電極17や金属配線18等に、貫通電極17を半導体基板11の裏面方向へ引き抜く応力が発生した場合でも、貫通電極17の脱落(抜け落ち)を防止し、高い接続信頼性を確保することが可能となる。
すなわち、本発明の半導体装置によれば、内部電極に設けられる保護膜の特徴的な形状によって、ウェハレベルCSPで、かつ応力集中に対する耐性強度が高い半導体装置が実現されるので、各種電子機器の小型、薄型、軽量化および性能向上に貢献できる。
本発明の半導体装置は、光学デバイス(固体撮像素子をはじめ、フォトダイオード、レーザーモジュール等の各種半導体装置や各種モジュール)に特に好適であり、さらに、他のLSI、メモリ、縦型デバイス(ダイオード、トランジスタ等)、インターポーザ等のあらゆる半導体装置にも好適である。
本発明の一実施形態にかかる半導体装置の構造の一例を示す断面図である。 半導体装置の主要部の構造の一例を示す上面図および断面図である。 (A)〜(D)半導体装置の保護膜の形状の一例を示す上面図である。 半導体装置の主要部の構造の他の一例を示す断面図である。 従来の固体撮像装置の構造を示す断面図である。
符号の説明
10 半導体装置
11 半導体基板
12 内部電極
13 保護膜
14 開口
17 貫通電極
18 金属配線
19 絶縁層
20 外部電極
21 接着層
22 透明基板
23 保護膜
24 接続領域
100 固体撮像素子
100A 固体撮像装置
101 半導体基板
102 撮像領域
103 マイクロレンズ
104A 周辺回路領域
104B 電極部
105 接着部材
106 透明基板
107 貫通電極
108 金属配線
109 絶縁樹脂層
110 開口
111 外部電極

Claims (14)

  1. 半導体基板と、
    前記半導体基板を厚み方向に貫通して設けられた貫通電極と、
    前記半導体基板の第一の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、
    前記内部電極の一部を除外して前記内部電極および前記第一の主面を覆う保護膜と、
    前記半導体基板の前記第一の主面とは反対側の第二の主面に設けられ、前記貫通電極と電気的に接続された金属配線と
    を備え、
    前記内部電極上において前記保護膜に複数の開口が設けられている
    ことを特徴とする半導体装置。
  2. 前記複数の開口は、前記貫通電極が前記内部電極に接する領域よりも外側に設けられている
    ことを特徴とする請求項1に記載の半導体装置。
  3. 前記複数の開口の形状は円形である
    ことを特徴とする請求項1または2に記載の半導体装置。
  4. 前記複数の開口の形状は多角形である
    ことを特徴とする請求項1または2に記載の半導体装置。
  5. 前記多角形のコーナー部は曲線形状を有する
    ことを特徴とする請求項4に記載の半導体装置。
  6. 前記複数の開口は円弧状の輪郭を有する
    ことを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
  7. 1つの前記内部電極上において、前記保護膜の前記開口は少なくとも2箇所以上ある
    ことを特徴とする請求項1〜6のいずれか一つに記載の半導体装置。
  8. さらに、前記内部電極上において、前記保護膜上にもう1つの保護膜が設けられている
    ことを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。
  9. 前記もう1つの保護膜は、前記開口を介して前記内部電極と接している
    ことを特徴とする請求項8に記載の半導体装置。
  10. 前記もう1つの保護膜は有機材料からなる
    ことを特徴とする請求項8または9に記載の半導体装置。
  11. 前記もう1つの保護膜は無機材料からなる
    ことを特徴とする請求項8または9に記載の半導体装置。
  12. さらに、前記金属配線の一部を除外して前記第二の主面を覆う絶縁層を備える
    ことを特徴とする請求項1〜11のいずれか一つに記載の半導体装置。
  13. さらに、前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備える
    ことを特徴とする請求項12に記載の半導体装置。
  14. 請求項1〜13のいずれか1項に記載の半導体装置の前記金属配線または前記外部電極を、配線基板の表面に設けられた配線に電気的に接続してなる電子機器。
JP2008333133A 2008-11-25 2008-12-26 半導体装置 Active JP5146307B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008333133A JP5146307B2 (ja) 2008-12-26 2008-12-26 半導体装置
CN2009801464975A CN102224579B (zh) 2008-11-25 2009-11-19 半导体装置及电子设备
PCT/JP2009/006218 WO2010061551A1 (ja) 2008-11-25 2009-11-19 半導体装置および電子機器
US13/100,398 US20110204487A1 (en) 2008-11-25 2011-05-04 Semiconductor device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008333133A JP5146307B2 (ja) 2008-12-26 2008-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2010153756A true JP2010153756A (ja) 2010-07-08
JP5146307B2 JP5146307B2 (ja) 2013-02-20

Family

ID=42572495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008333133A Active JP5146307B2 (ja) 2008-11-25 2008-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JP5146307B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038165A (ja) * 2011-08-05 2013-02-21 Fujikura Ltd 貫通配線付き接合基板
CN108701615A (zh) * 2016-03-03 2018-10-23 株式会社电装 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置
JP4659875B2 (ja) * 2008-11-25 2011-03-30 パナソニック株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置
JP4659875B2 (ja) * 2008-11-25 2011-03-30 パナソニック株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038165A (ja) * 2011-08-05 2013-02-21 Fujikura Ltd 貫通配線付き接合基板
CN108701615A (zh) * 2016-03-03 2018-10-23 株式会社电装 半导体装置
CN108701615B (zh) * 2016-03-03 2022-09-16 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP5146307B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
US9305842B2 (en) Fabrication methods of chip device packages
JP4307284B2 (ja) 半導体装置の製造方法
KR100563887B1 (ko) 반도체 장치 및 그 제조 방법
KR100646722B1 (ko) 반도체 장치 및 그 제조 방법
JP2009064839A (ja) 光学デバイス及びその製造方法
JP2010212297A (ja) 半導体装置および半導体装置の製造方法
JP2011096918A (ja) 半導体装置および半導体装置の製造方法
KR20040101924A (ko) 반도체 장치 및 그 제조 방법
JP4828261B2 (ja) 半導体装置及びその製造方法
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2008053430A (ja) 半導体装置およびその製造方法
JP2010045162A (ja) 半導体装置、半導体装置の製造方法、及びカメラモジュール
WO2010061551A1 (ja) 半導体装置および電子機器
JP4659875B2 (ja) 半導体装置
JP5146307B2 (ja) 半導体装置
JP2016027586A (ja) 光学装置および光学装置の製造方法
JP4511148B2 (ja) 半導体装置の製造方法
US8575759B2 (en) Semiconductor device and electronic apparatus including the same
JP4544902B2 (ja) 半導体装置及びその製造方法
JP5555400B2 (ja) 半導体装置及びその製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2005260079A (ja) 半導体装置及びその製造方法
JP2005294875A (ja) 半導体装置及びその製造方法
JP4845986B2 (ja) 半導体装置
KR102589841B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R151 Written notification of patent or utility model registration

Ref document number: 5146307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3