CN108701615A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108701615A
CN108701615A CN201780014552.XA CN201780014552A CN108701615A CN 108701615 A CN108701615 A CN 108701615A CN 201780014552 A CN201780014552 A CN 201780014552A CN 108701615 A CN108701615 A CN 108701615A
Authority
CN
China
Prior art keywords
mentioned
substrate
slit
film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014552.XA
Other languages
English (en)
Other versions
CN108701615B (zh
Inventor
角田和之
与仓久则
村田稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN108701615A publication Critical patent/CN108701615A/zh
Application granted granted Critical
Publication of CN108701615B publication Critical patent/CN108701615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
    • G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
    • G01L9/0054—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

具备：第1基板(10)，在一面(10a)侧形成有多个连接部(19～21)；第2基板(30)，被与第1基板(10)接合，沿着与第1基板(10)的层叠方向形成有使多个连接部(19～21)分别露出的多个贯通孔(36)；多个贯通电极(38)，配置在多个贯通孔(36)的每一个中，与多个连接部(19～21)分别电连接；以及保护膜(41)，将多个贯通电极(38)一体地覆盖。并且，保护膜(41)形成有当从第1基板(10)的一面(10a)的法线方向观察时将多个贯通孔(36)的开口部分别包围的多个框状的狭缝(41d)；比狭缝(41)靠内缘侧的区域和比狭缝(41)靠外缘侧的区域被狭缝(41)分离。

Description

半导体装置
关联申请的相互参照
本申请基于2016年3月3日提出的日本专利申请第2016－41427号主张优先权，这里引用其全部内容。
技术领域
本发明涉及将第1基板与第2基板接合、在第2基板上形成有与形成于第1基板的连接部电连接的贯通电极的半导体装置。
背景技术
以往，例如在专利文献1中提出了作为具备第1基板和第2基板的半导体装置的压力传感器。具体而言，在该半导体装置中，第1基板在一面上形成有应变计电阻(gaugeresistor)以及与应变计电阻电连接的多个布线部等，并且，从另一面侧形成有将形成了应变计电阻的部分薄膜化的凹部。此外，第2基板在与形成有应变计电阻的部分相对的部分形成有凹陷部。并且，第2基板被与第1基板接合，以将应变计电阻封固在凹陷部内。
此外，在第2基板，形成有在第1基板与第2基板的层叠方向上贯通、使形成在第1基板中的多个布线部的各自一部分露出的多个贯通孔。并且，在各贯通孔中，分别配置有与从贯通孔露出的布线部电连接的贯通电极。进而，在第2基板，以将各贯通电极覆盖的方式一体地配置有保护膜。
现有技术文献
专利文献
专利文献1：日本特开2015－52588号公报
发明概要
根据上述半导体装置，通过将各贯通电极与外部电路连接，经由贯通电极及形成于第1基板的布线部等实现应变计电阻与外部电路的连接。但是，本发明者们对这样的半导体装置进行了专门研究后，本发明者们发现到，由于制造过程及使用环境等因素，应力集中在保护膜中的位于贯通孔的底面与侧面的边界部分上的部分。并且，本发明者们新发现到，在保护膜中，有可能在应力集中的部分发生破裂。此外，本发明者们进一步进行了研究，本发明者们还发现到，如果配置在贯通孔中的保护膜发生破裂，则该破裂有可能伸展到保护膜中的将邻接的贯通电极覆盖的部分。在此情况下，半导体装置由于共同的破裂而成为邻接的贯通电极露出的状态，如果水分等异物被导入到该破裂处，则邻接的贯通电极短路。
发明内容
本发明的目的是，提供能够抑制贯通电极彼此短路的半导体装置。
根据本发明的1个技术方案，是将第1基板和第2基板接合而成的半导体装置，具备：第1基板，具有一面，在一面侧形成有多个连接部；第2基板，具有一面及与该一面相反侧的另一面，通过将该一面与第1基板的一面接合而层叠在第1基板上，沿着与第1基板的层叠方向形成有使多个连接部分别露出的多个贯通孔；多个贯通电极，配置在多个贯通孔的每一个中，与多个连接部分别电连接；以及保护膜，将多个贯通电极一体地覆盖；保护膜形成有当从第1基板的一面的法线方向观察时将多个贯通孔的开口部分别包围的多个框状的狭缝，比狭缝靠内缘侧的区域和比狭缝靠外缘侧的区域被狭缝分离。
由此，即使在配置在贯通孔的底面与侧面的边界部分上的保护膜中发生破裂且该破裂伸展，破裂的伸展也被狭缝阻隔。因而，能够抑制邻接的贯通电极彼此由于共同的破裂而露出，能够抑制邻接的贯通电极彼此短路。
附图说明
图1是第1实施方式的半导体装置的剖视图。
图2是图1中的区域A的放大图。
图3是图2所示的贯通孔附近的平面图。
图4是表示保护膜中产生的应力与在贯通孔的底面上形成的上层保护膜的膜厚之间的关系的图。
图5是表示保护膜中产生的应力与在贯通孔的底面上形成的贯通电极的膜厚之间的关系的图。
图6是破裂发生率与保护膜中产生的应力之间的关系的图。
图7是第2实施方式的半导体装置的贯通孔附近的剖视图。
图8是图7所示的贯通孔附近的平面图。
图9是第3实施方式的半导体装置的贯通孔附近的剖视图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式中，对于相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照附图对第1实施方式进行说明。在本实施方式中，对将半导体装置应用于压力传感器的例子进行说明。另外，作为该半导体装置的压力传感器例如被搭载于汽车，优选被用作检测从油泵排出的油的压力的压力传感器。
如图1所示，半导体装置具备传感器部1和将传感器部1的一部分封固并支承的模塑树脂2。首先，对本实施方式的传感器部1的结构进行说明。
传感器部1具备传感器基板10，该传感器基板10具有一面10a以及该一面10a的相反侧的另一面10b。在本实施方式中，传感器基板10由将支承基板11、绝缘膜12、半导体层13依次层叠、将一方向作为较长方向(即，图1中纸面左右方向)的平面矩形状的SOI(即silicon on Insulator：绝缘体上硅)基板构成。并且，关于传感器基板10，半导体层13中的与绝缘膜12相反侧的一面为传感器基板10的一面10a，支承基板11中的与绝缘膜12相反侧的一面为传感器基板10的另一面10b。另外，在本实施方式中，半导体层13由P型的硅基板等构成。此外，在本实施方式中，传感器基板10相当于第1基板。
在传感器基板10，在半导体层13的表层部形成有N型层14。此外，在传感器基板10，在该传感器基板10的较长方向的一端部侧(即，图1中纸面右侧的端部侧)，通过从另一面10b形成凹部15而形成隔膜部(diaphragm)16。
凹部15在本实施方式中形成为，从传感器基板10的另一面10b达到绝缘膜12。即，凹部15形成在支承基板11。并且，在传感器基板10，由位于凹部15的底面与传感器基板10的一面10a之间的绝缘膜12及半导体层13构成隔膜部16。
在隔膜部16，形成有对应于隔膜部16的变形而电阻值变化的应变计电阻17。在本实施方式中，应变计电阻17形成有4个，被用未图示的连接布线层适当地连接以构成电桥电路。由此，输出与隔膜部16的变形对应的传感器信号。另外，在图1中，仅图示了2个应变计电阻17。
此外，在半导体层13，形成有与应变计电阻17电连接的引出布线层18。该引出布线层18被从与应变计电阻17连接的部分一直引出到半导体层13的较长方向上的另一端部侧(即，图1中纸面左侧的端部侧)。在本实施方式中，引出布线层18形成有4条，分别为施加电源电压的1个布线层、与地电位连接的1个布线层、输出电桥电路的中点电压的2个布线层。另外，在图1中仅图示了1个引出布线层18。
并且，各引出布线层18中的与应变计电阻17连接的部分的相反侧的端部被设为与后述的贯通电极38电连接的引出布线用连接部(以下称作第1连接部19)。
另外，第1连接部19被设为与后述的贯通孔36对应的平面圆形状。此外，应变计电阻17、连接布线层、引出布线层18、第1连接部19分别由使P型的杂质进行了扩散的扩散层等构成，被形成在N型层14内。
进而，在半导体层13中的N型层14内，在比第1连接部19更靠另一端部侧，形成有比N型层14高杂质浓度的N+型的N型层用连接部(以下称作第2连接部20)。该第2连接部20是为了将N型层14维持为规定电位而与后述的贯通电极38电连接的部分。
此外，在半导体层13，在比第2连接部20靠另一端部侧且N型层14的外侧，形成有比半导体层13高杂质浓度的P+型的半导体层用连接部(以下称作第3连接部)21。该第3连接部21是为了将半导体层13维持为规定电位而与后述的贯通电极38电连接的部分。另外，第2、第3连接部20、21与第1连接部19同样，被设为与后述的贯通孔36对应的平面圆形状。
并且，如图1所示，在上述传感器基板10的一面10a，层叠着盖基板30。盖基板30具有硅等的基板31、形成在基板31中的与传感器基板10相对的一面侧的绝缘膜32、和形成在基板31中的与绝缘膜32侧的一面相反侧的另一面上的绝缘膜33。另外，在本实施方式中，盖基板30相当于第2基板。
并且，盖基板30的绝缘膜32与传感器基板10的半导体层13相接合。在本实施方式中，盖基板30和传感器基板10利用使绝缘膜32及半导体层13中的接合面活化而接合的所谓直接接合等而接合。
另外，在本实施方式中，盖基板30的绝缘膜32中的与基板31相反侧的一面为盖基板30的一面30a，绝缘膜33中的与基板31相反侧的一面为盖基板30的另一面30b。
并且，在盖基板30的一面30a侧，在与隔膜部16相对的部分形成有凹陷部34。由此，在传感器基板10与盖基板30之间由凹陷部34构成基准压力室35。并且，在隔膜部16中的一面10a侧，从基准压力室35施加有基准压力。另外，在本实施方式中，基准压力室35被设为真空压。
此外，如图1及图2所示，在盖基板30中的另一端部侧(即，图1中纸面左侧)，形成有将该盖基板30在传感器基板10与盖基板30的层叠方向上贯通的圆筒状的6个贯通孔36。具体而言，在盖基板30，形成有使各第1连接部19露出的4个贯通孔36、使第2连接部20露出的贯通孔36、和使第3连接部21露出的贯通孔36。
另外，在图1中，仅图示了1个使第1连接部19露出的贯通孔36。此外，各贯通孔36由于通过干式蚀刻等形成，所以为直径从开口部朝向底部变短的锥状(即顶端变细形状)。
并且，在各贯通孔36的壁面，配置有由TEOS(即，Tetra ethyl ortho silicate)等构成的绝缘膜37。此外，在绝缘膜37上形成有贯通电极38，该贯通电极38适当地与第1连接部19、第2连接部20或第3连接部21电连接。
进而，如图3所示，在盖基板30的另一面30b上，形成有与贯通电极38电连接的布线层39。在本实施方式中，布线层39具有在盖基板30的另一面中的贯通孔36的开口部周边处形成的凸缘部39a、和从凸缘部39a的一部分向一个方向延伸设置的引出部39b。
另外，在本实施方式中，如图2所示，贯通电极38及布线层39由相同的金属材料构成。即，布线层39通过贯通电极38的延伸设置而形成。此外，贯通电极38及布线层39分别被设为层叠有由AlSiCu构成的作为势垒金属(barrier metal)的下层金属膜40a、和由Al构成的上层金属膜40b而成的2层构造。
此外，在盖基板30，以将各贯通电极38及各布线层39一体地覆盖的方式形成有保护膜41。在本实施方式中，保护膜41如图2所示，被设为层叠有由TEOS等构成的下层保护膜41a、和由SiN等构成且水分的透过性比下层保护膜41a低的上层保护膜41b而成的2层构造。
另外，绝缘膜37、贯通电极38及保护膜41由于通过分别成膜而形成，所以越是难以成膜的贯通孔36的底部，膜厚越薄。
并且，在保护膜41，如图3所示，形成有使引出部39b的一部分露出的接触孔41c。由此，引出部39b中的从接触孔41c露出的部分作为用来实现与外部电路的电连接的键合线所连接的焊盘部而发挥功能。
此外，如图2及图3所示，在保护膜41，形成有狭缝41d。具体而言，该狭缝41d当从传感器基板10的一面10a的法线方向观察时成为将贯通孔36的开口部包围的环状，并且形成为达到凸缘部39a。换言之，狭缝41d形成为，使凸缘部39a以环状露出。并且，保护膜41被狭缝41d分离为狭缝41d的内缘侧的区域和外缘侧的区域。
另外，在图3中，表示了使第1连接部19露出的贯通孔36附近的平面图，但使第2连接部20露出的贯通孔36附近的平面图以及使第3连接部21露出的贯通孔36附近的平面图也为与图3同样的图。
以上是本实施方式的传感器部1的结构。并且，如图1所示，在传感器基板10的另一面10b的另一端部侧，经由粘接剂等接合部件60配置有搭载并支承传感器部1的支承部件50。该支承部件50通过由铜或42合金等构成的引线框构成。
此外，传感器部1中的另一端部侧以及支承部件50等被模塑树脂2封固而固定。即，在传感器部1，以使隔膜部16露出并将贯通电极38等封固的方式配置有模塑树脂2。
以上是作为本实施方式的半导体装置的压力传感器的结构。在这样的半导体装置中，在使N型层14成为比P型的应变计电阻17、连接布线层、引出布线层18、第1连接部19高电位的状态下进行压力的检测。即，在向由N型层14和P型的应变计电阻17、连接布线层、引出布线层18、第1连接部19构成的二极管施加反偏压的状态下进行压力的检测。
并且，如果对隔膜部16中的另一面10b侧施加测量介质的压力，则对应于该压力与施加在一面10a侧的基准压力之间的压力差而隔膜部16变形，输出与该变形对应的传感器信号。因此，基于该传感器信号检测测量介质的压力。
如以上这样，在本实施方式中，在保护膜41，形成有狭缝41d，在从传感器基板10的一面10a的法线方向观察时该狭缝41d成为将贯通孔36的开口部包围的环状，并且该狭缝41d达到凸缘部39a。因此，即使配置在贯通孔36的底面与侧面的边界部分上的保护膜41中发生破裂且该破裂伸展，破裂的伸展也被狭缝41d阻隔。即，即使在被狭缝41d分离出的内缘侧的区域发生了破裂，也能抑制该破裂伸展到外缘侧的区域。因而，能够抑制邻接的贯通电极38彼此由于共同的破裂而露出，能够抑制邻接的贯通电极38彼此短路。
这里，本发明者们关于发生破裂的原因更详细地进行了研究。于是，本发明者们新发现到，在保护膜41中产生的应力如图4及图5所示那样，依存于保护膜41的厚度和贯通电极38的厚度。
另外，这里的在保护膜41中产生的应力，是在贯通孔36的底面与侧面的边界部分上配置的保护膜41中产生的应力。换言之，这里的在保护膜41中产生的应力，是在保护膜41中产生的最大应力。此外，图4中的上层保护膜41b的膜厚，是在贯通孔36的底面上形成的部分的膜厚。并且，在贯通孔36的底面上形成的保护膜41的厚度，与在贯通孔36的侧面的与底面的边界部分上形成的保护膜41的厚度大致相等。同样，图5中的贯通电极38的膜厚，是在贯通孔36的底面上形成的贯通电极38的膜厚。并且，在贯通孔36的底面上形成的贯通电极38的厚度与在贯通孔36的侧面的与底面的边界部分上形成的贯通电极38的厚度大致相等。
如图4所示，本发明者们发现，在贯通孔36的底面上形成的保护膜41越厚，在保护膜41中产生的应力越小。此外，如图5所示，本发明者们发现，在贯通孔36的底面上形成的贯通电极38越厚，在保护膜41中产生的应力越大。另外，图5表示将下层金属膜40a的膜厚设为0.1μm、将上层金属膜40b的膜厚进行了变更的例子，但在将上层金属膜40b的膜厚固定、将下层金属膜40a的膜厚进行了变更的情况下也为同样的结果。
并且，本发明者们基于图4及图5所示的在保护膜41中产生的应力进一步对发生破裂的概率也进行了研究，得到图6所示的直观结果。即，如图6所示，确认到，如果在保护膜41中产生的应力为1240MPa则发生破裂。因而，本实施方式中，优选适用于在保护膜41中产生的应力为1240MPa以上的半导体装置。
接着，对本实施方式的半导体装置的制造方法简单地进行说明。
首先，准备依次层叠有支承基板11、绝缘膜12、半导体层13的传感器基板10。并且，使用未图示的掩模，将杂质向传感器基板10的一面10a侧进行离子注入并进行加热处理使杂质热扩散。由此，在传感器基板10，适当地形成N型层14、应变计电阻17、引出布线层18、第1连接部19、第2连接部20、第3连接部21等。
接着，在与准备传感器基板10的工序不同的工序中，通过CVD(即Chemical VaporDeposition)法等对基板31形成绝缘膜32，通过干式蚀刻等形成凹陷部34。
接着，将传感器基板10与基板31接合。在该接合工序中，首先，对传感器基板10的半导体层13以及绝缘膜32照射Ar离子束等，使各接合面活化。并且，使用适当地设置于传感器基板10及基板31的对准标记等，通过红外显微镜等进行对准，通过在室温～550°的低温下接合的所谓直接接合，将传感器基板10与基板31接合。由此，将传感器基板10与基板31的凹陷部34之间的空间包含在内而构成基准压力室35，将应变计电阻17等封固于该基准压力室35。
接着，以使第1连接部19、第2连接部20及第3连接部21分别露出的方式，通过干式蚀刻等形成将基板31及绝缘膜32贯通的贯通孔36。并且，在各贯通孔36的壁面上将TEOS等的绝缘膜37成膜。此时，由在基板31中的与传感器基板10侧相反侧的一面形成的绝缘膜构成上述绝缘膜33。即，构成具有基板31、绝缘膜32及绝缘膜33的盖基板30。
接着，将在各贯通孔36的底部形成的绝缘膜37除去。并且，通过溅镀法、蒸镀法等，在各贯通孔36中，形成与第1连接部19、第2连接部20、第3连接部21适当地电连接的贯通电极38，并且，在绝缘膜33上将金属膜成膜。在本实施方式中，将下层金属膜40a及上层金属膜40b依次成膜。然后，将形成在绝缘膜33上的下层金属膜40a及上层金属膜40b进行构图，形成具有上述凸缘部39a及引出部39b的布线层39。
接着，将保护膜41成膜，以将贯通电极38及布线层39覆盖。在本实施方式中，在将构成下层保护膜41a的TEOS成膜后，将构成上层保护膜41b的SiN成膜。
接着，在保护膜41上配置光抗蚀剂，将该光抗蚀剂进行构图。并且，以光抗蚀剂为掩模，在保护膜41中形成接触孔41c及狭缝41d。由此，制造出上述传感器部1。另外，在本实施方式中，由于接触孔41c及狭缝41d都形成得达到布线层39，所以通过共用的工序形成。
然后，向传感器部1配置支承部件50，并且，用模塑树脂2将传感器部1及支承部件50等封固，由此制造出上述半导体装置。
另外，在上述中，对1个半导体装置的制造方法进行了说明，但也可以准备晶片状的传感器基板10和基板31，在晶片状的状态下进行上述各工序后将其切割而分割为芯片单位。
如以上说明的那样，在本实施方式中，对保护膜41形成有狭缝41d，关于该狭缝41d，当从传感器基板10的一面10a的法线方向观察时为将贯通孔36的开口部包围的环状，并且达到凸缘部39a。因此，即使在配置在贯通孔36的底面与侧面的边界部分上的保护膜41中发生破裂、且该破裂伸展，破裂的伸展也被狭缝41d阻隔。因而，能够抑制邻接的贯通电极38彼此由于共同的破裂而露出，能够抑制邻接的贯通电极38彼此短路。
(第2实施方式)
对第2实施方式进行说明。本实施方式相对于第1实施方式而言，变更了形成狭缝41d的场所，关于其他部分，与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图7及图8所示，当从传感器基板10的一面10a的法线方向观察时，在保护膜41，以将布线层39包围的方式形成有狭缝41d。在本实施方式中，下层保护膜41a和绝缘膜33由作为相同的材料的TEOS构成，在下层保护膜41a中发生了破裂的情况下，该破裂有可能传播到绝缘膜33。因此，狭缝41d形成为，将下层保护膜41a及绝缘膜33贯通而达到基板31。即，狭缝41d形成为，使基板31以框状露出。另外，在本实施方式中，下层保护膜41a相当于保护膜41中的与绝缘膜33抵接的部分。此外，图7相当于图1中的区域A的放大图，并且相当于图8中的VII－VII截面。
这样，在以将布线层39包围的方式形成了狭缝41d的情况下，也能够得到与上述第1实施方式同样的效果。
此外，在这样的半导体装置中，由于以将布线层39包围的方式形成了狭缝41d，所以通过空气绝缘将邻接的布线层39分离。因而，能够减小在邻接的布线层39之间生成的寄生电容，能够抑制可靠性由于该寄生电容而下降。
进而，在贯通电极38的附近形成狭缝41d的情况下，有可能因光抗蚀剂的位置偏差、尺寸偏差等，而发生没有以将贯通孔36的开口部包围的方式形成狭缝41d这样的狭缝41d的形状不良。但是，在本实施方式中，以将布线层39包围的方式形成了狭缝41d。因此，即使发生光抗蚀剂的位置偏差、尺寸偏差等，也能够抑制发生没有以将贯通孔36的开口部包围的方式形成狭缝41d这样的不良状况。
(第3实施方式)
对第3实施方式进行说明。本实施方式相对于第1实施方式而言，变更了保护膜41的形状，关于其他结构与第1实施方式是同样的，所以这里省略说明。
在本实施方式中，如图9所示，做成了不在贯通孔36的壁面上配置保护膜41的结构。即，做成了在包括应力集中的部位、换言之容易发生破裂的部位的部分不配置保护膜41的结构。另外，图9相当于图1中的区域A的放大图。
这样，通过做成在应力集中的部位不配置保护膜41的结构，能够减少保护膜发生破裂的情况本身。
(其他实施方式)
将本发明依据实施方式进行了记述，但应理解的是本发明并不限定于该实施方式或构造。本发明也包含各种各样的变形例及等价范围内的变形。除此以外，各种各样的组合或形态、还有在它们中仅包含一个要素、其以上或其以下的其他的组合或形态也包含在本发明的范畴或思想范围中。
例如，在上述各实施方式中，也可以将贯通电极38、布线层39仅用1层的金属膜构成，也可以将保护膜41仅用1层构成。
此外，在上述各实施方式中，也可以将下层保护膜41a和绝缘膜33用不同的材料形成。在此情况下，在上述第2实施方式中，如果将下层保护膜41a和绝缘膜33用不同的材料形成，则即使在下层保护膜41a中发生了破裂，该破裂也不易传播到绝缘膜33，所以也可以将狭缝41d仅形成在保护膜41。
进而，在上述各实施方式中，可以根据形成于传感器基板10的连接部19～21的数量而适当变更贯通孔36的数量。
此外，在上述各实施方式中，也可以将凹部15从支承基板11形成到绝缘膜12，从而将隔膜部16仅用半导体层13构成。

Claims (5)

1.一种半导体装置，将第1基板(10)和第2基板(30)接合而成，其特征在于，
具备：
上述第1基板，具有一面(10a)，在上述一面侧形成有多个连接部(19～21)；
上述第2基板，具有一面(30a)及与该一面相反侧的另一面(30b)，通过将该一面与上述第1基板的一面接合而层叠在上述第1基板上，沿着与上述第1基板的层叠方向而形成有使上述多个连接部分别露出的多个贯通孔(36)；
多个贯通电极(38)，配置在上述多个贯通孔的每一个中，与上述多个连接部分别电连接；以及
保护膜(41)，将上述多个贯通电极一体地覆盖；
上述保护膜形成有当从上述第1基板的一面的法线方向观察时将上述多个贯通孔的开口部分别包围的多个框状的狭缝(41d)，比上述狭缝靠内缘侧的区域和比上述狭缝靠外缘侧的区域被上述狭缝分离。
2.如权利要求1所述的半导体装置，其特征在于，
在上述第2基板的另一面上，形成有与上述贯通电极电连接的布线层(39)；
上述狭缝以将上述保护膜贯通而使上述布线层以框状露出的状态形成。
3.如权利要求1所述的半导体装置，其特征在于，
在上述第2基板的另一面上，形成有与上述贯通电极电连接的布线层(39)；
上述狭缝以将上述布线层与上述贯通孔的开口部一起包围的状态形成。
4.如权利要求3所述的半导体装置，其特征在于，
上述第2基板在上述另一面侧具有绝缘膜(33)；
上述布线层形成在上述绝缘膜上；
上述保护膜将上述布线层与上述贯通电极一起覆盖，并且，上述保护膜的与上述绝缘膜抵接的部分由与该绝缘膜相同的材料构成；
上述狭缝将上述保护膜及上述绝缘膜贯通而形成，从而上述保护膜及上述绝缘膜被分离为比上述狭缝靠内缘侧的区域和比上述狭缝靠外缘侧的区域。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于，
在上述贯通孔的底面与侧面之间的边界部分上配置的上述保护膜被施加1240MPa以上的应力。
CN201780014552.XA 2016-03-03 2017-02-23 半导体装置 Active CN108701615B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016041427A JP6443362B2 (ja) 2016-03-03 2016-03-03 半導体装置
JP2016-041427 2016-03-03
PCT/JP2017/006898 WO2017150343A1 (ja) 2016-03-03 2017-02-23 半導体装置

Publications (2)

Publication Number Publication Date
CN108701615A true CN108701615A (zh) 2018-10-23
CN108701615B CN108701615B (zh) 2022-09-16

Family

ID=59742860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014552.XA Active CN108701615B (zh) 2016-03-03 2017-02-23 半导体装置

Country Status (4)

Country Link
US (1) US10468322B2 (zh)
JP (1) JP6443362B2 (zh)
CN (1) CN108701615B (zh)
WO (1) WO2017150343A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329092B2 (en) 2017-10-02 2022-05-10 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic equipment

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7340965B2 (ja) 2019-06-13 2023-09-08 キヤノン株式会社 半導体装置およびその製造方法
EP3790046A1 (en) * 2019-09-03 2021-03-10 Ams Ag Through-substrate via and method for manufacturing a through-substrate via

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320702A (zh) * 2007-06-06 2008-12-10 株式会社瑞萨科技 半导体器件及其制造方法
JP2010129577A (ja) * 2008-11-25 2010-06-10 Panasonic Corp 半導体装置
JP2010153756A (ja) * 2008-12-26 2010-07-08 Panasonic Corp 半導体装置
US20110266679A1 (en) * 2010-04-28 2011-11-03 Renesas Electronics Corporation Semiconductor device, and manufacturing method of semiconductor device
JP2012253182A (ja) * 2011-06-02 2012-12-20 Panasonic Corp 半導体装置及びその製造方法
JP2015023249A (ja) * 2013-07-23 2015-02-02 株式会社デンソー 半導体装置
JP2015052588A (ja) * 2013-08-06 2015-03-19 株式会社デンソー 力学量センサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4088120B2 (ja) * 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置
JP4966487B2 (ja) * 2004-09-29 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100945504B1 (ko) 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US8334599B2 (en) * 2008-08-21 2012-12-18 Qimonda Ag Electronic device having a chip stack
CN102224579B (zh) 2008-11-25 2013-12-04 松下电器产业株式会社 半导体装置及电子设备
JP2011165983A (ja) 2010-02-10 2011-08-25 Seiko Epson Corp 配線基板の製造方法、導体パターン形成用インクセットおよび配線基板
JP2012009473A (ja) 2010-06-22 2012-01-12 Panasonic Corp 半導体装置及びその製造方法
EP2463896B1 (en) 2010-12-07 2020-04-15 IMEC vzw Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device
JP2013098308A (ja) 2011-10-31 2013-05-20 Elpida Memory Inc 半導体ウェハ、半導体装置及びその製造方法
JP5948924B2 (ja) * 2012-02-09 2016-07-06 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器
KR102094924B1 (ko) * 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320702A (zh) * 2007-06-06 2008-12-10 株式会社瑞萨科技 半导体器件及其制造方法
JP2010129577A (ja) * 2008-11-25 2010-06-10 Panasonic Corp 半導体装置
JP2010153756A (ja) * 2008-12-26 2010-07-08 Panasonic Corp 半導体装置
US20110266679A1 (en) * 2010-04-28 2011-11-03 Renesas Electronics Corporation Semiconductor device, and manufacturing method of semiconductor device
JP2012253182A (ja) * 2011-06-02 2012-12-20 Panasonic Corp 半導体装置及びその製造方法
JP2015023249A (ja) * 2013-07-23 2015-02-02 株式会社デンソー 半導体装置
JP2015052588A (ja) * 2013-08-06 2015-03-19 株式会社デンソー 力学量センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329092B2 (en) 2017-10-02 2022-05-10 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method of semiconductor device, and electronic equipment

Also Published As

Publication number Publication date
WO2017150343A1 (ja) 2017-09-08
JP6443362B2 (ja) 2018-12-26
CN108701615B (zh) 2022-09-16
US10468322B2 (en) 2019-11-05
US20190051575A1 (en) 2019-02-14
JP2017157751A (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
US8941229B2 (en) Semiconductor device and method of manufacturing the same
US10816422B2 (en) Pressure sensor
TWI622759B (zh) MEMS pressure sensor and method of forming same
US9835507B2 (en) Dynamic quantity sensor
US20150122038A1 (en) Pressure sensor
KR101115968B1 (ko) 용량형 역학량 센서와 반도체 장치
US9422152B2 (en) Hybridly integrated module having a sealing structure
CN108701615A (zh) 半导体装置
JP2007305739A (ja) 半導体装置
JP2009272477A (ja) Ｍｅｍｓセンサおよびその製造方法
JP2020027816A (ja) 模擬素子及び抵抗素子の不良検査方法
EP2725334B1 (en) A pressure sensor having a membrane and a method for fabricating the same
US10209155B2 (en) Physical quantity sensing semiconductor device and method for manufacturing the same
JP6331551B2 (ja) Ｍｅｍｓデバイス
JP6970935B2 (ja) 物理量センサ
JP2014102225A (ja) 物理量センサおよびその製造方法
JP6142735B2 (ja) 半導体圧力センサ
JP6142736B2 (ja) 半導体圧力センサ
JP2011199301A (ja) 半導体装置およびその製造方法
JP4089622B2 (ja) 半導体装置の評価方法
JP6237515B2 (ja) 圧力センサおよびその製造方法
JP2020199591A (ja) 半導体装置およびその製造方法
JP5652733B2 (ja) 静電容量型圧力センサ、圧力測定装置、及び、静電容量型圧力センサの製造方法
JP2016045105A (ja) 圧力センサーの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant