JP2010129577A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010129577A
JP2010129577A JP2008299443A JP2008299443A JP2010129577A JP 2010129577 A JP2010129577 A JP 2010129577A JP 2008299443 A JP2008299443 A JP 2008299443A JP 2008299443 A JP2008299443 A JP 2008299443A JP 2010129577 A JP2010129577 A JP 2010129577A
Authority
JP
Japan
Prior art keywords
protective film
electrode
semiconductor device
internal electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008299443A
Other languages
English (en)
Other versions
JP4659875B2 (ja
Inventor
Takahiro Nakano
高宏 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008299443A priority Critical patent/JP4659875B2/ja
Priority to CN2009801464975A priority patent/CN102224579B/zh
Priority to PCT/JP2009/006218 priority patent/WO2010061551A1/ja
Publication of JP2010129577A publication Critical patent/JP2010129577A/ja
Application granted granted Critical
Publication of JP4659875B2 publication Critical patent/JP4659875B2/ja
Priority to US13/100,398 priority patent/US20110204487A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】応力集中に対して内部電極が断線、剥離しにくい半導体装置を提供する。
【解決手段】半導体基板11と、半導体基板11を厚み方向に貫通して設けられた貫通電極17と、半導体基板11の表面の貫通電極17が到達する部分に設けられ、貫通電極17と電気的に接続された内部電極12と、内部電極12の一部を除外して半導体基板11の表面を覆う第一の保護膜13Aと、内部電極12の第一の保護膜13Aで覆われない部分に、第一の保護膜13Aと離間して設けられた第二の保護膜13Bと、半導体基板11の裏面に設けられ、貫通電極17と電気的に接続された金属配線18とを備える。
【選択図】図1

Description

本発明は、半導体装置に関する。
近年の電子機器では、電子機器の小型、薄型、軽量化、および高密度実装化を実現するため、ウェハ状態での組立加工プロセスであるウェハレベルCSP(チップサイズパッケージ)技術を用いた半導体装置が多く用いられてきている。
例えば、光学デバイスの中で代表的な固体撮像装置は、デジタルスチルカメラや携帯電話用カメラ、デジタルビデオカメラ等のデジタル映像機器の受光センサーとして用いられている。近年の映像機器の小型、薄型、軽量化、および高密度実装化を実現するために、この固体撮像装置には、ダイボンディングとワイヤーボンディングとによって装置内外の電気的接続を確保するセラミックタイプやプラスチックタイプのパッケージではなく、個片化前のウェハに対する組立加工において、貫通電極と再配線を形成することによって装置内外の電気的接続を確保するウェハレベルCSP技術が採用されてきている(例えば、特許文献1および特許文献2を参照)。
図6は、従来のウェハレベルCSP構造を有する固体撮像装置の断面図である。
図6に示すように、従来の固体撮像装置100Aは、半導体基板101に形成され、半導体基板101の受光側表面である主面に複数のマイクロレンズ103が設けられた撮像領域102と、前記主面における撮像領域102の外周領域に形成された周辺回路領域104Aと、周辺回路領域104Aと接続された複数の電極部104Bとを含む固体撮像素子100を備えている。
また、半導体基板101の主面側には、樹脂よりなる接着部材105を介して、例えば光学ガラス等よりなる透明基板106が形成されている。さらに、半導体基板101の内部には、半導体基板101を厚み方向に貫通する貫通電極107が設けられている。
半導体基板101の主面と対向する裏面には、貫通電極107を介して、周辺回路領域104Aの複数の電極部104Bと接続する金属配線108が形成されており、金属配線108の一部を覆うと共に他の一部を露出する開口110を有する絶縁樹脂層109が形成されている。開口110には、例えば半田材料よりなる外部電極111が形成されている。
なお、固体撮像素子100は、図示していない絶縁層によって、貫通電極107および金属配線108と電気的に絶縁されている。
以上説明したように、従来の固体撮像装置100Aでは、複数の電極部104Bが、貫通電極107を介して金属配線108と電気的に接続されており、さらに、金属配線108を介して外部電極111と電気的に接続されており、受光信号の取り出しが可能となる。
上記従来の固体撮像装置100Aは、例えば次のような工程により製造される。
(工程1)まず、上述の構造を有する固体撮像素子100を複数個、公知の方法でウェハに形成する。複数の固体撮像素子100が形成されたウェハに、樹脂層よりなる接着部材105を介して、例えば光学ガラス等よりなるウェハと同形状の透明基板106を貼付ける。
(工程2)次に、ドライエッチングやウェットエッチング等を用いて、裏面側から半導体基板101を貫通して周辺回路領域104Aの複数の電極部104Bを露出させる貫通孔を形成する。その後、該貫通孔に導電材料を埋め込むことで、受光信号の取り出しを行う複数の電極部104Bと接続する貫通電極107を形成する。
(工程3)次に、電解めっき法により、固体撮像素子100の裏面上に、貫通電極107と電気的に接続する金属配線108を形成する。
(工程4)次に、固体撮像素子100の裏面上に、金属配線108を覆うように絶縁樹脂層109を形成する。一般的には、絶縁樹脂層109として感光性樹脂を用い、スピンコート又はドライフィルム貼付けによって絶縁樹脂層109を形成する。
(工程5)続いて、フォトリソグラフィ技術(露光および現像)を用いて、絶縁樹脂層109を選択的に除去することにより、金属配線108の一部を露出する開口110を形成する。
(工程6)続いて、開口110に、フラックスを用いた半田ボール搭載法又は半田ペースト印刷法により、金属配線108と電気的に接続する例えば半田材料よりなる外部電極111を形成する。
(工程7)最後に、例えばダイシングソー等の切削工具を用いて、固体撮像素子100、接着部材105、透明基板106、および絶縁樹脂層109を一括して切断することにより、ウェハを複数の図6に示す固体撮像装置100Aへ個片化する。
上述の固体撮像装置は、ウェハレベルCSP技術によって、電子機器の小型、薄型、軽量化、および高密度実装化に貢献できる反面、貫通電極107が形成された後の工程でかかる熱ストレスや、固体撮像装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極107から電極部104Bに対して応力集中が発生し、電極部104Bの断線、剥離による接続不良発生および信頼性低下が発生しやすいという課題を有している。
具体的には、貫通電極107と電極部104Bとの熱膨張率の違いから、温度変化に応じて電極部104Bと貫通電極107との接続面の端部(円周部)に特に大きな応力(熱ストレス)が集中し、電極部104Bの破断、剥離が発生することがある。
そこで、このような集中応力に対する対策を講じた別の固体撮像装置が提案されている(例えば、特許文献3を参照)。
この固体撮像装置では、図6に示す貫通電極107と接続された電極部104Bの表面全体を覆うように、無機系の絶縁材料からなる保護膜(図示せず)を形成することによって、温度変化時に発生する貫通電極107から電極部104Bへの応力集中による電極部104Bの断線、剥離等の接続不良の発生の防止を図っている。
特開2004−207461号公報 特開2007−123909号公報 特開2008−140819号公報
しかしながら、前述のようにして電極部104Bの耐性の強化を図った固体撮像装置においても、依然として電極部104Bの破断、剥離が発生することがある。
具体的には、前述の構成において保護膜として用いる無機系の絶縁材料自体が比較的硬いため、そのような保護膜で電極部104Bの表面上を全て覆った構成では、電極部104Bへの応力集中の発生時に、保護膜もろとも電極部104Bが破断、剥離することがあり、集中応力に対する対策としては必ずしも十分ではない。
そこで本発明は、貫通電極107から電極部104Bへの応力集中に対する電極部104Bの破断、剥離耐性をさらに強化し、接続不良発生および信頼性低下を起こしにくい半導体装置を提供することを目的とする。
前記の目的を達成するために、本発明の第一の形態に係る半導体装置は、半導体基板と、前記半導体基板を厚み方向に貫通して設けられた貫通電極と、前記半導体基板の第一の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、前記内部電極の一部を除外して前記第一の主面を覆う第一の保護膜と、前記内部電極の前記第一の保護膜で覆われない部分に、前記第一の保護膜と離間して設けられた第二の保護膜と、前記半導体基板の前記第一の主面とは反対側の第二の主面に設けられ、前記貫通電極と電気的に接続された金属配線とを備える。
ここで、前記第二の保護膜の面積は、前記貫通電極が前記内部電極に接する領域の面積よりも大きい。
また、前記第二の保護膜の形状は円形であってもよく、多角形であってもよい。また、前記第二の保護膜の形状が円環状であってもよく、前記第二の保護膜の外径は前記貫通電極が前記内部電極に接する領域の直径よりも大きく、前記第二の保護膜の内径は前記領域の前記直径よりも小さい。
また、前記第一の保護膜および前記第二の保護膜はいずれも無機材料であってもよく、また、前記第一の保護膜は無機材料であり、前記第二の保護膜は有機材料であってもよい。
また、前記半導体装置は、さらに、前記内部電極上に設けられ、前記第一の保護膜と前記第二の保護膜との隙間の一部分を埋めるように第三の保護膜を備えてもよい。
また、前記半導体装置は、さらに、前記金属配線の一部を除外して前記第二の主面を覆う絶縁層を備えてもよく、また、前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備えてもよい。
本発明によると、貫通電極形成後の工程でかかる熱ストレスや、半導体装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極から内部電極に対して応力集中が発生した場合においても、第二の保護膜が内部電極の変形を抑えることによって、内部電極の断線、剥離による接続不良発生を防止し、高い接続信頼性を確保することが可能となる。
第二の保護膜を第一の保護膜と離間して設けることにより、第一の保護膜と第二の保護膜との隙間で内部電極に対する応力集中の緩和、および内部電極の変形による発生応力の緩和を可能とし、より確実に内部電極の断線、クラック、剥離等の発生を防止することできる。
さらに、第一の保護膜と第二の保護膜との隙間の一部分に第三の保護膜を設けることにより、第一の保護膜と第二の保護膜との間に残される隙間で内部電極に対する応力集中の緩和、および内部電極の変形による発生応力の緩和を可能としながら、応力集中の発生時に、第二の保護膜が内部電極の変形を抑える力を、第三の保護膜を介して第一の保護膜から得ることができ、また、貫通電極が半導体基板の第二の主面に向かって剥離、脱落してしまうことを防止することができる。
以下、本発明の一実施形態に係る半導体装置について説明する。
(半導体装置の構造)
まず、本発明の一実施形態に係る半導体装置の構造について、図面を参照しながら説明する。
図1は、本発明の一実施形態に係る半導体装置10の構造を示す断面図である。
本発明の一実施形態に係る半導体装置10は、図1に示すように、半導体基板11の図面上方の主面(以下、表面と言う)に設けられた、AlまたはCu等の金属を主材料として形成された内部電極12と、内部電極12の一部を除外して前記第一の主面を覆う第一の保護膜13Aと、前記内部電極の前記第一の保護膜13Aで覆われない部分に、第一の保護膜13Aと離間して設けられた第二の保護膜13Bとを備える。
ここで、第一の保護膜13Aおよび第二の保護膜13Bは、一般的にパッシベーションと呼ばれ、SiN等の無機材料から成る。ただし、第二の保護膜13Bは無機材料に限定されるものではなく、有機材料を用いることも可能であり、また、第一の保護膜13Aと工程を分けて形成してもよい。
また、半導体装置10は、半導体基板11を厚み方向に貫通して内部電極12の裏面に到達し、内部電極12と電気的に接続された貫通電極17と、半導体基板11の図面下方の主面(以下、裏面と言う)に設けられ、貫通電極17と電気的に接続された金属配線18と、前記半導体基板の図面下方の主面(以下、裏面と言う)に設けられ、貫通電極17と電気的に接続された金属配線18と、金属配線18の一部を除外して半導体基板11の裏面を覆う絶縁層19とを備える。
貫通電極17は、半導体基板11に予め設けられる図示しない貫通孔の内壁(すなわち、半導体基板11および内部電極12の、貫通孔内へ向かう面)を、例えばCuまたはCuを主体とする金属材料でめっきするか、または、貫通孔に導電性ペーストを充填することによって形成される。貫通孔の深さは、一般的な例として10μm〜300μmである。貫通電極17は、貫通孔を充填するように形成されてもよく、また、貫通孔の内壁をほぼ一定の厚みで這う膜状に形成されてもよい。
金属配線18は、半導体基板11の裏面を、例えばCuまたはCuを主体とする金属材料でめっきすることによって形成される。金属配線18の厚みは、5μm〜20μmが望ましい。
金属配線18の絶縁層19で覆われていない部分には、金属配線18と電気的に接続するように、例えばSn−Ag−Cu組成の鉛フリー半田材料よりなる外部電極20が形成されている。
さらに、半導体基板11の表面上には保護膜13および接着層21を介して、例えば光学ガラスやサポートガラス等よりなる透明基板22が形成されている。
ここで、接着層21は、図1に示す半導体装置10のように、半導体基板11、第一の保護膜13A、および第二の保護膜13Bの表面上を覆うように形成されてもよいし、透明基板22との間に中空を有するキャビティ構造であってもよい。
接着層21および透明基板22の構造および材料は、半導体基板11の電気特性向上または半導体基板11の強度補強等の目的に応じて適宜選択される。
なお、透明基板22は、主に本発明の半導体装置を光学デバイスに適用する場合、および、半導体基板11の強度補強を目的とした補強板として適用する場合に特に有効であるが、最終構造として必須の構成要素ではなく、用途によっては無くてもかまわない。
このように、内部電極12と外部電極20とが、貫通電極17および金属配線18を介して電気的に接続されているために、内部電極12、貫通電極17、金属配線18、および外部電極20を介して、半導体装置10の内外での電気信号のやり取りが可能となる。なお、半導体基板11は、図示していないSiO等の絶縁膜によって、貫通電極17および金属配線18と電気的に絶縁されている。
(主要部の詳細な構造)
図2、図3、および図4はそれぞれ、本発明の一実施形態にかかる第二の保護膜13Bの具体的な形状の一例を示す上面図および断面図である。
いずれの例においても、第二の保護膜13Bは、内部電極12上に第一の保護膜13Aと離間して設けられ、第二の保護膜13Bの面積は、貫通電極17が内部電極12の裏面に接する領域17A(破線で示される。以下、短く領域17Aと言う。)の面積よりも大きくなるように形成される。
図2の例では、第二の保護膜13Bを円形とし、第二の保護膜13Bの直径は領域17Aの最大径よりも大きくしている。
図3の例では、第二の保護膜13Bを正方形とし、第二の保護膜13Bの1辺の長さは領域17Aの最大径よりも大きくしている。
なお、ここでは第二の保護膜13Bを正方形としているが、他の多角形を用いてもよい。ただし、いずれの多角形を用いた場合でも、当該多角形の最大径の長さは領域17Aの最大径よりも大きくすることが望ましい。
図4の例では、第二の保護膜13Bを円環状とし、第二の保護膜13Bの外径は領域17Aの直径よりも大きく、かつ第二の保護膜13Bの内径は領域17Aの直径よりも小さくしている。
上述のような第二の保護膜13Bの形状および大きさのために、図2、図3、および図4に示されるように、領域17Aを内部電極12の表面から覆うように第二の保護膜13Bを形成することができる。
このような構成によれば、貫通電極17を形成した後の工程でかかる熱ストレスや、半導体装置10の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極17と内部電極12との接続部分に応力集中が発生した場合でも、第二の保護膜13Bが内部電極12の変形を抑え、内部電極12の断線、クラック、剥離等の発生を防止することができる。
具体的には、領域17Aの外周部分に最も大きな応力集中が発生するため、この外周部分を内部電極12の表面から覆うように第二の保護膜13Bを形成することによって、内部電極12が補強される。
また、第一の保護膜13Aと第二の保護膜13Bとを離間して設けることによって、第一の保護膜13Aと第二の保護膜13Bとの隙間で内部電極12に対する応力集中の緩和、および内部電極12の変形による発生応力の緩和を可能とし、より確実に内部電極12の断線、クラック、剥離等の発生を防止することできる。
(半導体装置の製造方法)
上述した構造を有する半導体装置10は、例えば次のような工程により製造できる。
(工程1)半導体基板11の表面に設けられた複数の内部電極12を備えた半導体素子を準備する。
(工程2)半導体基板11表面上に設けられた、内部電極12上に選択的に開口を有する第一の保護膜13Aを形成する。
(工程3)内部電極12の表面上の一部に、第一の保護膜13Aの開口から独立した第二の保護膜13Bを形成する。なお、工程2と工程3とを同時に行ってもよい。
(工程4)内部電極12の裏面に達するように半導体基板11の厚み方向に貫通する貫通孔を形成する。
(工程5)貫通孔の内部に設けられているとともに貫通孔部の内部から半導体基板11の表面上へ延びるように設けられた貫通電極17を形成する。
(工程6)半導体基板11の裏面に設けられ、半導体基板11の裏面上において貫通電極17と電気的に接続された金属配線18を形成する。
(工程7)金属配線18の表面を覆うように半導体基板11の裏面上に設けられた絶縁層19を形成する。
(工程8)金属配線18の表面上に選択的に設けられた絶縁層19の開口を形成する。絶縁層19の開口に、フラックスを用いた半田ボール搭載法、半田ペースト印刷法、または電解めっき法により、金属配線18と電気的に接続する外部電極20を形成する。外部電極20には、例えばSn−Ag−Cu組成の鉛フリー半田材料を用いる。
これらの工程を行うことで、図1に示す半導体装置10が製造される。
(変形例にかかる主要部の詳細な構造)
上記では、半導体装置10において、貫通電極17から内部電極12への応力集中に対する内部電極12の耐性を強化すべく、内部電極12に第二の保護膜13Bを第一の保護膜13Aから離間して設ける構成について説明した。
しかしながら、上記の構成によれば、第二の保護膜13Bもろとも内部電極12に断線、クラック、剥離等が発生する可能性を低減できる反面、応力集中時に第二の保護膜13Bが内部電極12の変形を抑えきれず、内部電極12の断線、クラック、剥離等の発生を防止しきれない場合があり得る。
そこで、以下の変形例では、第二の保護膜13Bもろとも内部電極12が破壊する可能性を低減させながら、第二の保護膜13Bが内部電極12の変形を抑える力を高める構成について説明する。
図5(A)および図5(B)はそれぞれ、本発明の変形例にかかる第二の保護膜13Bおよび第三の保護膜13Cの具体的な形状の一例を示す上面図である。
いずれの例においても、内部電極12上に、第一の保護膜13Aおよび第二の保護膜13Bの隙間の一部分を埋めるように第三の保護膜13Cが設けられており、ここで、図5(B)においては、第三の保護膜13Cの形状を波形としている。
ここで、第三の保護膜13Cは、SiN等の無機材料を用いてもよく、また有機材料を用いることも可能である。
第三の保護膜13Cは、第一の保護膜13Aおよび第二の保護膜13Bのいずれか一方または両方と工程を分けて形成してもよく、また、第一の保護膜13Aおよび第二の保護膜13Bと同一工程で形成してもよい。
このような構成によれば、第一の保護膜13Aと第二の保護膜13Bとの隙間の一部分を埋めるように第三の保護膜13Cを設けることによって、第一の保護膜13Aと第二の保護膜13Bとの間に残される隙間で内部電極12に対する応力集中の緩和、および内部電極12の変形による発生応力の緩和を可能としながら、応力集中の発生時に、第二の保護膜13Bが内部電極12の変形を抑える力を、第三の保護膜13Cを介して第一の保護膜13Aから得ることができ、また、貫通電極が半導体基板の第二の主面に向かって剥離、脱落してしまうことを防止することができる。
さらに、図5(B)においては、第三の保護膜13Cの形状を波形にすることによって、第三の保護膜13C自体にかかる応力をさらに緩和することができる。
以上説明したように、本発明の半導体装置によれば、内部電極に設けられる保護膜の特徴的な形状によって、ウェハレベルCSPで、かつ応力集中に対する耐性強度が高い半導体装置が実現されるので、各種電子機器の小型、薄型、軽量化および性能向上に貢献できる。
本発明の半導体装置は、光学デバイス(固体撮像素子をはじめ、フォトダイオード、レーザーモジュール等の各種半導体装置や各種モジュール)に特に好適であり、さらに、他のLSI、メモリ、縦型デバイス(ダイオード、トランジスタ等)、インターポーザ等のあらゆる半導体装置にも好適である。
本発明の一実施形態にかかる半導体装置の構造の一例を示す断面図である。 第二の保護膜の形状の一例を示す上面図および断面図である。 第二の保護膜の形状の一例を示す上面図および断面図である。 第二の保護膜の形状の一例を示す上面図および断面図である。 (A)および(B)第二の保護膜および第三の保護膜の形状の一例を示す上面図である。 従来の固体撮像装置の構造を示す断面図である。
符号の説明
10 半導体装置
11 半導体基板
12 内部電極
13A 第一の保護膜
13B 第二の保護膜
13C 第三の保護膜
17 貫通電極
17A 貫通電極が内部電極の裏面に接する領域
18 金属配線
19 絶縁層
20 外部電極
21 接着層
22 透明基板
100 固体撮像素子
100A 固体撮像装置
101 半導体基板
102 撮像領域
103 マイクロレンズ
104A 周辺回路領域
104B 電極部
105 接着部材
106 透明基板
107 貫通電極
108 金属配線
109 絶縁樹脂層
110 開口
111 外部電極

Claims (11)

  1. 半導体基板と、
    前記半導体基板を厚み方向に貫通して設けられた貫通電極と、
    前記半導体基板の第一の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、
    前記内部電極の一部を除外して前記第一の主面を覆う第一の保護膜と、
    前記内部電極の前記第一の保護膜で覆われない部分に、前記第一の保護膜と離間して設けられた第二の保護膜と、
    前記半導体基板の前記第一の主面とは反対側の第二の主面に設けられ、前記貫通電極と電気的に接続された金属配線と
    を備える半導体装置。
  2. 前記第二の保護膜の面積は、前記貫通電極が前記内部電極に接する領域の面積よりも大きい
    請求項1に記載の半導体装置。
  3. 前記第二の保護膜の形状は円形である
    請求項1または請求項2に記載の半導体装置。
  4. 前記第二の保護膜の形状は多角形である
    請求項1または請求項2に記載の半導体装置。
  5. 前記第二の保護膜の形状が円環状であり、前記第二の保護膜の外径は前記貫通電極が前記内部電極に接する領域の直径よりも大きく、前記第二の保護膜の内径は前記領域の前記直径よりも小さい
    請求項1に記載の半導体装置。
  6. 前記第一の保護膜および前記第二の保護膜はいずれも無機材料である
    請求項1ないし請求項5のいずれか1項に記載の半導体装置。
  7. 前記第一の保護膜は無機材料であり、
    前記第二の保護膜は有機材料である
    請求項1ないし請求項5のいずれか1項に記載の半導体装置。
  8. 前記半導体装置は、さらに、
    前記内部電極上に設けられ、前記第一の保護膜と前記第二の保護膜との隙間の一部分を埋めるように第三の保護膜を備える
    請求項1ないし請求項7のいずれか1項に記載の半導体装置。
  9. 前記半導体装置は、さらに、
    前記金属配線の一部を除外して前記第二の主面を覆う絶縁層を備える
    請求項1ないし請求項8のいずれか1項に記載の半導体装置。
  10. 前記半導体装置は、さらに、
    前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備える
    請求項9に記載の半導体装置。
  11. 請求項1ないし請求項10のいずれか1項に記載の半導体装置の前記金属配線または前記外部電極を、配線基板の表面に設けられた配線に電気的に接続してなる電子機器。
JP2008299443A 2008-11-25 2008-11-25 半導体装置 Active JP4659875B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008299443A JP4659875B2 (ja) 2008-11-25 2008-11-25 半導体装置
CN2009801464975A CN102224579B (zh) 2008-11-25 2009-11-19 半导体装置及电子设备
PCT/JP2009/006218 WO2010061551A1 (ja) 2008-11-25 2009-11-19 半導体装置および電子機器
US13/100,398 US20110204487A1 (en) 2008-11-25 2011-05-04 Semiconductor device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008299443A JP4659875B2 (ja) 2008-11-25 2008-11-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2010129577A true JP2010129577A (ja) 2010-06-10
JP4659875B2 JP4659875B2 (ja) 2011-03-30

Family

ID=42329804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008299443A Active JP4659875B2 (ja) 2008-11-25 2008-11-25 半導体装置

Country Status (1)

Country Link
JP (1) JP4659875B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2393299A2 (en) 2010-06-07 2011-12-07 Sony Corporation Information display device and display image control method
JP2017157751A (ja) * 2016-03-03 2017-09-07 株式会社デンソー 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146307B2 (ja) * 2008-12-26 2013-02-20 パナソニック株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100558A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100558A (ja) * 2004-09-29 2006-04-13 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2393299A2 (en) 2010-06-07 2011-12-07 Sony Corporation Information display device and display image control method
JP2017157751A (ja) * 2016-03-03 2017-09-07 株式会社デンソー 半導体装置
WO2017150343A1 (ja) * 2016-03-03 2017-09-08 株式会社デンソー 半導体装置
CN108701615A (zh) * 2016-03-03 2018-10-23 株式会社电装 半导体装置
CN108701615B (zh) * 2016-03-03 2022-09-16 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP4659875B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4307284B2 (ja) 半導体装置の製造方法
KR100563887B1 (ko) 반도체 장치 및 그 제조 방법
US9305842B2 (en) Fabrication methods of chip device packages
JP2009064839A (ja) 光学デバイス及びその製造方法
TWI551199B (zh) 具電性連接結構之基板及其製法
JP2009164481A (ja) 半導体装置及びその製造方法
JP2010212297A (ja) 半導体装置および半導体装置の製造方法
JP2005235860A (ja) 半導体装置及びその製造方法
KR20040101924A (ko) 반도체 장치 및 그 제조 방법
US8786093B2 (en) Chip package and method for forming the same
JP2007242813A (ja) 半導体装置及びその製造方法
JP3897036B2 (ja) 半導体集積回路装置およびその製造方法
WO2010061551A1 (ja) 半導体装置および電子機器
JP4659875B2 (ja) 半導体装置
JP5146307B2 (ja) 半導体装置
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4511148B2 (ja) 半導体装置の製造方法
JP2007281289A (ja) 電子部品及びその製造方法
US8575759B2 (en) Semiconductor device and electronic apparatus including the same
JP4544902B2 (ja) 半導体装置及びその製造方法
JP5555400B2 (ja) 半導体装置及びその製造方法
JP2005260079A (ja) 半導体装置及びその製造方法
JP4845986B2 (ja) 半導体装置
KR102589841B1 (ko) 반도체 패키지 및 그 제조방법
JP2009267152A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4659875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809