JP2016045105A - 圧力センサーの製造方法 - Google Patents
圧力センサーの製造方法 Download PDFInfo
- Publication number
- JP2016045105A JP2016045105A JP2014170171A JP2014170171A JP2016045105A JP 2016045105 A JP2016045105 A JP 2016045105A JP 2014170171 A JP2014170171 A JP 2014170171A JP 2014170171 A JP2014170171 A JP 2014170171A JP 2016045105 A JP2016045105 A JP 2016045105A
- Authority
- JP
- Japan
- Prior art keywords
- piezoresistive element
- piezoresistive
- pressure sensor
- diaphragm
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】ピエゾ抵抗素子とダイヤフラムとの相対位置ずれを抑えた圧力センサーの製造方法を提供する。【解決手段】圧力センサー10の製造方法は、基板上に複数のピエゾ抵抗素子40を並べて配置する工程と、前記基板に、前記基板の平面視で前記複数のピエゾ抵抗素子40と重なる位置にダイヤフラム15を形成する工程と、前記複数のピエゾ抵抗素子40と前記ダイヤフラム15との相対位置を測定する工程と、前記測定した相対位置に基づいて、前記複数のピエゾ抵抗素子40の中から回路に接続するピエゾ抵抗素子40を決定する工程と、前記決定したピエゾ抵抗素子40を前記回路に接続する工程と、を含むことを特徴とする。【選択図】図2
Description
本発明は、圧力センサーの製造方法に関する。
各種圧力センサーのうち、半導体圧力センサーは、小型、軽量、高精度であることから工業計測、医療などの分野で高度計、圧力計、活動量計、水深計、流量計など幅広く応用されている。このような半導体圧力センサーは、ピエゾ抵抗素子がダイヤフラム内部に配置されており、外部から圧力を受けてダイヤフラムが変形することに伴って変動するピエゾ抵抗素子の抵抗値を電圧信号として検出することにより圧力を測定している。
中でも、ダイヤフラムと、そのダイヤフラム上に熱拡散法、もしくはイオン注入法によってダイヤフラムと一体化されたピエゾ抵抗素子と、配線層などを含む電気回路部と、がCMOS(Complementary Metal Oxide Semiconductor)プロセスによってシリコン基板を用いて、ワンチップで形成された半導体圧力センサーの開発が進められている。このようにして製造された半導体圧力センサーの精度をよくするには、ピエゾ抵抗素子とダイヤフラムとの相対位置を精度よく合わせる必要がある。
このようなことから、例えば、特許文献1では、ダイヤフラムの輪郭に沿って長辺方向に配置されている複数のピエゾ素子の1つが輪郭を跨いで配置されており、かつ、他のピエゾ抵抗素子と縦横のアスペクト比を保ちながらピエゾ抵抗素子の面積を大きくすることによって面積に対する抵抗値の変化率を小さくしている。こうして、ピエゾ抵抗素子とダイヤフラムとの相対位置ずれの影響を小さくすることができる半導体圧力センサーが知られていた。
しかしながら、特許文献1に記載の半導体圧力センサーでは、ピエゾ抵抗素子(ピエゾ素子)とダイヤフラムとの相対位置を正確に合わせることは困難であり、製造工程において相対位置がばらつくことによる位置ずれが発生する。このような場合には、圧力が変化するときのブリッジ回路のバランスが崩れてしまい、補正をしようとしても、ピエゾ抵抗素子の短辺方向の長さ以下の位置ずれまでしかずれを補正することができず、ピエゾ抵抗素子とダイヤフラムとの相対位置が、それ以上にずれた場合には、ずれがそのまま測定誤差を増加させて、圧力センサーの測定精度が低下してしまうという課題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例または形態として実現することが可能である。
[適用例1]本適用例に係る圧力センサーの製造方法は、基板に複数のピエゾ抵抗素子を並べて配置する工程と、前記基板に、前記基板の平面視で前記複数のピエゾ抵抗素子と重なる位置にダイヤフラムを形成する工程と、前記複数のピエゾ抵抗素子と前記ダイヤフラムとの相対位置を測定する工程と、前記測定した相対位置に基づいて、前記複数のピエゾ抵抗素子の中から回路に接続するピエゾ抵抗素子を決定する工程と、前記決定したピエゾ抵抗素子を前記回路に接続する工程と、を含むことを特徴とする。
本適用例の圧力センサーの製造方法によれば、基板に形成されたダイヤフラム上に並べて配置されている複数のピエゾ抵抗素子から、ピエゾ抵抗素子とダイヤフラムとの相対位置ずれの少ないピエゾ抵抗素子を選択することによって、圧力センサーの製造工程において、ピエゾ抵抗素子とダイヤフラムとの相対位置ずれが、ピエゾ抵抗素子が並べられている方向、言い換えれば、短辺方向の長さよりも大きくなった場合でも、ブリッジ回路のバランスが崩れることを低減し、圧力センサーの測定精度が低下してしまうことを低減させることが可能になる。
[適用例2]上記適用例に記載の圧力センサーの製造方法において、前記配置する工程では、ピエゾ抵抗素子選択部を形成するステップを含むことを特徴とする。
本適用例の圧力センサーの製造方法によれば、ピエゾ抵抗素子選択部を用いて容易にピエゾ抵抗素子を選択することが可能になる。
[適用例3]上記適用例に記載の圧力センサーの製造方法において、前記ピエゾ抵抗素子選択部がアナログスイッチを有することを特徴とする。
本適用例の圧力センサーの製造方法によれば、アナログスイッチを用いることによって、CMOS(Complementary Metal Oxide Semiconductor)プロセスで、ピエゾ抵抗素子選択部とピエゾ抵抗素子とを一体化して製作でき、ワンチップ化することが可能になる。さらに、低消費電力化、高速スイッチング、集積度の向上が可能である。
[適用例4]上記適用例に記載の圧力センサーの製造方法において、前記ピエゾ抵抗素子選択部がMOSFETを有することを特徴とする。
本記適用例の圧力センサーの製造方法によれば、ピエゾ抵抗素子選択部にかかる電圧、またはピエゾ抵抗素子選択部に流れる電流を制御することによって、ピエゾ抵抗素子選択部のスイッチのON/OFFを容易に選択することができる。
[適用例5]上記適用例に記載の圧力センサーの製造方法において、前記測定する工程では、前記複数のピエゾ抵抗素子の抵抗値を測定するステップを含むことを特徴とする。
本適用例の圧力センサーの製造方法によれば、ピエゾ抵抗素子の抵抗値を測定することによって、ピエゾ抵抗素子とダイヤフラムとの相対位置のずれを精度よく測定することが可能になる。
[適用例6]上記適用例に記載の圧力センサーの製造方法において、前記ピエゾ抵抗素子選択部が、それぞれ前記複数のピエゾ抵抗素子と繋がっている第1配線を複数有することを特徴とする。
本適用例の圧力センサーの製造方法によれば、複数の第1配線からピエゾ抵抗素子とダイヤフラムとの相対位置ずれの少ないピエゾ抵抗素子を選択することによって、容易にピエゾ抵抗素子を選択することが可能になる。
[適用例7]上記適用例に記載の圧力センサーの製造方法において、前記接続する工程では、前記第1配線を切断するステップを含むことを特徴とする。
本適用例の圧力センサーの製造方法によれば、レーザートリミング法などを用いて第1配線を切断することによって、短時間で容易にピエゾ抵抗素子を選択することが可能になる。
[適用例8]上記適用例に記載の圧力センサーの製造方法において、前記ピエゾ抵抗素子選択部が、一方の端部が終端開放である第2配線を複数有することを特徴とする。
本適用例の圧力センサーの製造方法によれば、複数の第2配線からずれの少ないピエゾ抵抗素子を選択することによって、容易に回路と接続できるピエゾ抵抗素子を準備することが可能になる。
[適用例9]上記適用例に記載の圧力センサーの製造方法において、前記接続する工程では、前記一方の端部を前記回路に接続するステップを含むことを特徴とする。
本適用例の圧力センサーの製造方法によれば、金属膜をデポするなどの方法で端部を回路に接続することによって、短時間で容易にピエゾ抵抗素子を回路に接続することが可能になる。
以下に本発明を具体化した実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにして、説明を分かりやすくするため、各層や各部材の尺度を実際とは異なる尺度で記載している場合がある。
<第1実施形態>
まず、第1実施形態に係る圧力センサー10の概略構造について図面を参照して説明する。なお、以下の図においては、同一または類似の構成要素には、同一または類似の参照符号を付して示す。
まず、第1実施形態に係る圧力センサー10の概略構造について図面を参照して説明する。なお、以下の図においては、同一または類似の構成要素には、同一または類似の参照符号を付して示す。
[圧力センサーの概略]
図1は第1実施形態に係る圧力センサー10の概略を示す平面図である。図1に示すように、圧力センサー10は、基板としてのSOI基板42上に形成されている回路領域11とセンサー領域12とから構成されている。
図1は第1実施形態に係る圧力センサー10の概略を示す平面図である。図1に示すように、圧力センサー10は、基板としてのSOI基板42上に形成されている回路領域11とセンサー領域12とから構成されている。
回路領域11には、圧力を測定する電気的動作や信号を制御する制御回路として、例えば、トランジスターを含んだCMOS(Complementary Metal Oxide Semiconductor)回路のような半導体集積回路14などが設けられており、センサー領域12には、圧力を検出する圧力検出部13などが設けられている。
圧力検出部13は、ダイヤフラム15と、ダイヤフラム15上のダイヤフラム端16に沿って配置されている複数(図1では4つ)のピエゾ抵抗素子群20と、などから構成されている。さらに、各ピエゾ抵抗素子群20は、複数(図1では3つ)のピエゾ抵抗素子40で構成されている。圧力検出部13では、ダイヤフラム15の変形に伴って変動するピエゾ抵抗素子40の抵抗値が検出され、電圧信号として出力されることによって、圧力センサー10が外部から受けた圧力を測定することができる。
[ピエゾ抵抗素子の配置]
次に、本実施形態の複数のピエゾ抵抗素子40の具体的な配置について、図2を参照しながら説明する。
図2は、第1実施形態に係るピエゾ抵抗素子40の配置の概略を示す平面図である。図2に示すように、本実施形態では、ダイヤフラム15の平面視において、ダイヤフラム15は略矩形状に形成されており、ダイヤフラム15の外形をなすダイヤフラム端16の各辺に沿った領域内に4つのピエゾ抵抗素子群21〜24(以下、まとめてピエゾ抵抗素子群20と言う)が配置されている。
次に、本実施形態の複数のピエゾ抵抗素子40の具体的な配置について、図2を参照しながら説明する。
図2は、第1実施形態に係るピエゾ抵抗素子40の配置の概略を示す平面図である。図2に示すように、本実施形態では、ダイヤフラム15の平面視において、ダイヤフラム15は略矩形状に形成されており、ダイヤフラム15の外形をなすダイヤフラム端16の各辺に沿った領域内に4つのピエゾ抵抗素子群21〜24(以下、まとめてピエゾ抵抗素子群20と言う)が配置されている。
ピエゾ抵抗素子群20は、例えば、ダイヤフラム15の中心領域に配置されていてもよく、4つより多く配置されていてもよいが、その場合には半導体集積回路14の構成が複雑になる。また、ダイヤフラム15の平面視形状は、図1、図2では略矩形状で図示されているが、これに限定されず、多角形、円形、楕円形などの形状としてもよい。
さらに、各ピエゾ抵抗素子群20には、ピエゾ抵抗素子40が3つずつ配置されている。具体的には、ピエゾ抵抗素子群21は、ピエゾ抵抗素子211,212,213から構成されており、ピエゾ抵抗素子群22は、ピエゾ抵抗素子221,222,223から構成されており、ピエゾ抵抗素子群23は、ピエゾ抵抗素子231,232,233から構成されており、ピエゾ抵抗素子群24は、ピエゾ抵抗素子241,242,243から構成されている。
各ピエゾ抵抗素子群20のピエゾ抵抗素子211,212,213,221,222,223,231,232,233,241,242,243(以下、まとめてピエゾ抵抗素子40と言う)の抵抗値は、外部から圧力を受けていない時には全て同じ値になっている。
なお、以下の図では、説明の便宜上、図2のダイヤフラム15の平面視において、ピエゾ抵抗素子群21のピエゾ抵抗素子213,212,211の順に並べられている方向を+Y軸方向、その反対方向を−Y軸方向とする。また、ピエゾ抵抗素子211の長辺方向の一方の方向(図2では、ピエゾ抵抗素子群22からピエゾ抵抗素子群24へ向かう方向)を+X軸方向、その反対方向(図2では、ピエゾ抵抗素子群24からピエゾ抵抗素子群22へ向かう方向)を−X軸方向とする。また、ダイヤフラム15を基準として、ピエゾ抵抗素子40が配置されている側に向かう方向を+Z軸方向、その反対方向を−Z軸方向とする。
ダイヤフラム15の平面視において、ピエゾ抵抗素子40は長辺方向(X軸方向)、短辺方向(Y軸方向)を揃えて配置されている。
ピエゾ抵抗素子群21に配置されているピエゾ抵抗素子211,212,213は、X軸方向の位置を揃えて、それぞれ最も近いダイヤフラム端16からの距離が異なるように、Y軸方向に一定の間隔をあけて並べて配置されている。
ピエゾ抵抗素子群22に配置されているピエゾ抵抗素子221,222,223は、それぞれ最も近いダイヤフラム端16からの距離が異なるように、X軸方向にそれぞれ若干位置をずらして、Y軸方向に一定の間隔をあけて並べて配置されている。
ピエゾ抵抗素子群23に配置されているピエゾ抵抗素子231,232,233は、ピエゾ抵抗素子群21と同じように、X軸方向の位置を揃えて、それぞれ最も近いダイヤフラム端16からの距離が異なるように、Y軸方向に一定の間隔をあけて並べて配置されている。
ピエゾ抵抗素子群24に配置されているピエゾ抵抗素子241,242,243は、ピエゾ抵抗素子群22と同じように、それぞれ最も近いダイヤフラム端16からの距離が異なるように、X軸方向にそれぞれ若干位置をずらして、Y軸方向に一定の間隔をあけて並べて配置されている。
[回路]
次に、第1実施形態に係る圧力センサー10の回路(電気配線)について、図3を参照しながら各部を順次説明する。
図3は、第1実施形態に係る電気回路部32の配線を示す平面図である。図3に示すように、本実施形態では、各ピエゾ抵抗素子群20は、互いに回路としての電気回路部32にて接続されており、極微小な抵抗変動を電圧信号として検出するホイートストーンブリッジ構造になっている。
次に、第1実施形態に係る圧力センサー10の回路(電気配線)について、図3を参照しながら各部を順次説明する。
図3は、第1実施形態に係る電気回路部32の配線を示す平面図である。図3に示すように、本実施形態では、各ピエゾ抵抗素子群20は、互いに回路としての電気回路部32にて接続されており、極微小な抵抗変動を電圧信号として検出するホイートストーンブリッジ構造になっている。
(電源部)
電源部31は、電気回路部32を介して、スイッチング回路33、ピエゾ抵抗素子40、検出回路35、第1メモリー36、第2メモリー37などに電源を供給している。
電源部31は、電気回路部32を介して、スイッチング回路33、ピエゾ抵抗素子40、検出回路35、第1メモリー36、第2メモリー37などに電源を供給している。
(電気回路部)
電気回路部32は、電源部31、ピエゾ抵抗素子40、オペアンプ34、検出回路35、第1メモリー36、および第2メモリー37などと接続されている回路である。
電気回路部32は、電源部31、ピエゾ抵抗素子40、オペアンプ34、検出回路35、第1メモリー36、および第2メモリー37などと接続されている回路である。
電気回路部32は、製造プロセス上でピエゾ抵抗素子40とダイヤフラム15との相対位置情報を取得した後に、第1メモリー36、および第2メモリー37に記録された情報を基に、各ピエゾ抵抗素子群20に配置されている3つのピエゾ抵抗素子40の中から、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれが少ないピエゾ抵抗素子40を検出回路35に接続する信号(以下、選択信号と言う)を伝達する。
検出回路35は、ダイヤフラム15の変形に伴って変動するピエゾ抵抗素子40の抵抗値を信号として検出する回路である。そして、電圧信号として出力されることによって、圧力センサー10が外部から受けた圧力を測定することができる。
ピエゾ抵抗素子群21の一端は、電源部31と、スイッチング回路33などを介してピエゾ抵抗素子群22などに電気的に接続されており、他端は、スイッチング回路33などを介して第2メモリー37および検出回路35などに電気的に接続されている。
ピエゾ抵抗素子群22の一端は、スイッチング回路33などを介して電源部31、第1メモリー36およびピエゾ抵抗素子群21などに電気的に接続されており、他端は、検出回路35と、スイッチング回路33などを介してピエゾ抵抗素子群23および第2メモリー37などに電気的に接続されている。
ピエゾ抵抗素子群23の一端は、スイッチング回路33などを介してピエゾ抵抗素子群22、検出回路35および第2メモリー37などに電気的に接続されており、他端は、スイッチング回路33を介してピエゾ抵抗素子群24などに電気的に接続されている。
ピエゾ抵抗素子群24の一端は、検出回路35と、スイッチング回路33などを介してピエゾ抵抗素子群21および第2メモリー37などに電気的に接続されており、他端は、スイッチング回路33などを介してピエゾ抵抗素子群23および第1メモリー36などに電気的に接続されている。
なお、各ピエゾ抵抗素子群20から検出回路35に電圧信号が入力される前に、オペアンプ34で増幅されてもよい。
なお、各ピエゾ抵抗素子群20から検出回路35に電圧信号が入力される前に、オペアンプ34で増幅されてもよい。
(メモリー)
第1メモリー36、および第2メモリー37は、例えば、EEPROM(Electrically Erasable Programmable Read Only Memory)やFLASHメモリーなどの不揮発性メモリーが用いられる。第1メモリー36は、X軸方向(ピエゾ抵抗素子群22,24)に関して選択されたピエゾ抵抗素子40の情報を記録しておくものであり、第2メモリー37は、Y軸方向(ピエゾ抵抗素子群21,23)に関して選択されたピエゾ抵抗素子40の情報を記録しておくものである。ピエゾ抵抗素子40の選択に関する詳細は後述する。
第1メモリー36、および第2メモリー37は、例えば、EEPROM(Electrically Erasable Programmable Read Only Memory)やFLASHメモリーなどの不揮発性メモリーが用いられる。第1メモリー36は、X軸方向(ピエゾ抵抗素子群22,24)に関して選択されたピエゾ抵抗素子40の情報を記録しておくものであり、第2メモリー37は、Y軸方向(ピエゾ抵抗素子群21,23)に関して選択されたピエゾ抵抗素子40の情報を記録しておくものである。ピエゾ抵抗素子40の選択に関する詳細は後述する。
(スイッチング回路)
次に、ピエゾ抵抗素子選択部としてのスイッチング回路33について説明する。図4は、第1実施形態に係るスイッチング回路33の概略を示す平面図である。図4に示すように、本実施形態では、スイッチング回路33には、例えば、CMOSスイッチのようなアナログスイッチ70が用いられている。そのため、CMOSプロセスで、アナログスイッチ70とピエゾ抵抗素子40とを一体化して製作できることから、製作時間が短縮できるので低コスト化が可能である。
次に、ピエゾ抵抗素子選択部としてのスイッチング回路33について説明する。図4は、第1実施形態に係るスイッチング回路33の概略を示す平面図である。図4に示すように、本実施形態では、スイッチング回路33には、例えば、CMOSスイッチのようなアナログスイッチ70が用いられている。そのため、CMOSプロセスで、アナログスイッチ70とピエゾ抵抗素子40とを一体化して製作できることから、製作時間が短縮できるので低コスト化が可能である。
なお、スイッチング回路33は、アナログスイッチ70に限定されず、バイポーラトランジスター、第2実施形態で説明するMOSFET71、第3実施形態で説明する小型の物理スイッチ73を用いてもよい。あるいは、第4実施形態で説明する配線を切断する方法、第5実施形態で説明する配線を追加接続する方法などによる配線変更で行われてもよい。
[ピエゾ抵抗素子の選択]
次に、ダイヤフラム15上に配置されている各ピエゾ抵抗素子群20において、複数のピエゾ抵抗素子40の中から、検出回路35に接続する、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれが最も小さいピエゾ抵抗素子40を1つずつ選択する方法について、図2、図3を参照しながら説明する。
次に、ダイヤフラム15上に配置されている各ピエゾ抵抗素子群20において、複数のピエゾ抵抗素子40の中から、検出回路35に接続する、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれが最も小さいピエゾ抵抗素子40を1つずつ選択する方法について、図2、図3を参照しながら説明する。
まず、X軸方向に関して、ピエゾ抵抗素子40とダイヤフラム15とが設計通りの位置に配置されており、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれがない場合には、設計通りの位置に配置されている、つまり、ピエゾ抵抗素子群20の中央に配置されているピエゾ抵抗素子40が選択される。
また、ピエゾ抵抗素子40とダイヤフラム15との相対位置がずれている場合でも、隣のピエゾ抵抗素子40とダイヤフラム15との相対位置ずれよりもずれが小さい場合には、ピエゾ抵抗素子群20の中央に配置されているピエゾ抵抗素子40が選択される。
具体的には、ピエゾ抵抗素子群22からピエゾ抵抗素子222が選択され、ピエゾ抵抗素子群24からピエゾ抵抗素子242が選択される。そして、X軸方向を制御する第1メモリー36にはピエゾ抵抗素子222,242が検出回路35に接続されるように記録される。
次に、Y軸方向に関しても、同様に説明ができる。ピエゾ抵抗素子40とダイヤフラム15とが設計通りの位置に配置されており、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれがない場合には、設計通りの位置に配置されている、つまり、ピエゾ抵抗素子群20の中央に配置されているピエゾ抵抗素子40が選択される。
また、ピエゾ抵抗素子40とダイヤフラム15との相対位置がずれている場合でも、隣のピエゾ抵抗素子40とダイヤフラム15との相対位置ずれよりもずれが小さい場合には、ピエゾ抵抗素子群20の中央に配置されているピエゾ抵抗素子40が選択される。
具体的には、ピエゾ抵抗素子群21からピエゾ抵抗素子212が選択され、ピエゾ抵抗素子群23からピエゾ抵抗素子232が選択される。そして、Y軸方向を制御する第2メモリー37にはピエゾ抵抗素子212,232が検出回路35に接続されるように記録される。
一方、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に+X軸方向にずれている場合には、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に+X軸方向にずれているピエゾ抵抗素子40が選択される。つまり、具体的には、ピエゾ抵抗素子群22の中からピエゾ抵抗素子221が選択され、ピエゾ抵抗素子群24の中から241が選択され、X軸方向を制御する第1メモリー36にはピエゾ抵抗素子221,241が検出回路35に接続されるように第1メモリー36に記録される。
また、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に−X軸方向にずれている場合には、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に−X軸方向にずれているピエゾ抵抗素子40が選択される。つまり、具体的には、ピエゾ抵抗素子群22の中からピエゾ抵抗素子223が選択され、ピエゾ抵抗素子群24の中から243が選択され、X軸方向を制御する第1メモリー36にはピエゾ抵抗素子223,243が検出回路35に接続されるように第1メモリー36に記録される。このようにして、X軸方向のピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを補正することができる。
一方、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に+Y軸方向にずれている場合には、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に+Y軸方向にずれているピエゾ抵抗素子40が選択される。つまり、具体的には、ピエゾ抵抗素子群21の中からピエゾ抵抗素子211が選択され、ピエゾ抵抗素子群23の中から231が選択され、Y軸方向を制御する第2メモリー37にはピエゾ抵抗素子211,231が検出回路35に接続されるように第2メモリー37に記録される。
また、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に−Y軸方向にずれている場合には、ピエゾ抵抗素子40に対してダイヤフラム15の位置が相対的に−Y軸方向にずれているピエゾ抵抗素子40が選択される。つまり、具体的には、ピエゾ抵抗素子群21の中からピエゾ抵抗素子213が選択され、ピエゾ抵抗素子群23の中から233が選択され、Y軸方向を制御する第2メモリー37にはピエゾ抵抗素子213,233が検出回路35に接続されるように第2メモリー37に記録される。このようにして、Y軸方向のピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを補正することができる。
本実施形態では、各ピエゾ抵抗素子群20に配置されているピエゾ抵抗素子40が3つの場合を説明したが、これに限らず、複数であればよく、ピエゾ抵抗素子40が配置される各々の位置のずらす距離や配置される間隔は特に限定されない。また、ピエゾ抵抗素子40はX軸方向、Y軸方向に関して、それぞれ対になって配置されているが、対になって配置されていなくてもよい。また、ピエゾ抵抗素子40を選択する際にも、対になって選択しなくてもよい。
以上のことから、第1メモリー36、第2メモリー37に記録されているピエゾ抵抗素子40の情報に基づいて出力される選択信号によってスイッチング回路33を制御し、各ピエゾ抵抗素子群20から検出回路35に接続するピエゾ抵抗素子40が1つずつ選択される。このようにして、圧力センサー10が完成した後にピエゾ抵抗素子40とダイヤフラム15との相対位置ずれの影響による測定誤差をX軸方向、Y軸方向のいずれの方向においても低減することができる。
つまり、圧力センサー10の製造工程において、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれがピエゾ抵抗素子40の短辺方向(Y軸方向)の長さよりも大きくなった場合でも、ピエゾ抵抗素子40がダイヤフラム15に配置されている範囲内であれば、ブリッジ回路のバランスが崩れることを低減し、圧力センサー10の測定精度が低下してしまうことを低減させることが可能になる。
[圧力センサーの内部構造]
次に、本実施形態の圧力センサー10(圧力検出部13)の内部構造について、図1、図3、図5を参照しながら各部を順次説明する。
図5は、図1中のA−A線の断面図である。なお、以下の図では、説明の便宜上、支持基板43と絶縁層44とが重なる方向から見た時の平面視において、絶縁層44側の面を上面、支持基板43側の面を下面とし、支持基板43に順に絶縁層44、およびSOI(Silicon On Insulator)層45が積層される方向(+Z軸方向)を上方向、それとは反対の方向(−Z軸方向)を下方向として説明する。
次に、本実施形態の圧力センサー10(圧力検出部13)の内部構造について、図1、図3、図5を参照しながら各部を順次説明する。
図5は、図1中のA−A線の断面図である。なお、以下の図では、説明の便宜上、支持基板43と絶縁層44とが重なる方向から見た時の平面視において、絶縁層44側の面を上面、支持基板43側の面を下面とし、支持基板43に順に絶縁層44、およびSOI(Silicon On Insulator)層45が積層される方向(+Z軸方向)を上方向、それとは反対の方向(−Z軸方向)を下方向として説明する。
図5に示すように、圧力検出部13は、支持基板43、絶縁層44、SOI層45、窒化膜46、第1配線層50、第1酸化膜54、第2酸化膜55、第2配線層56、保護膜61、貫通孔62、被覆層63、側壁部65、圧力基準室69などから構成されている。
また、SOI基板42は、支持基板43、支持基板43の上面に積層されている絶縁層44、さらに絶縁層44の上面に貼り合わされているSOI層45などから構成されている積層板である。
支持基板43には、下面の一部を薄肉化して形成された凹部の内底部17にダイヤフラム15が配置されている。つまり、ダイヤフラム15の上下方向の厚さは、支持基板43の外周部19と比較して薄くなっており、外部から圧力を受けることによって変形しやすくなっている。
支持基板43は単結晶シリコン基板などの半導体基板であることが好ましいが、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種基板を用いることができる。支持基板43に半導体基板を用いる場合には、予め、あるいは工程の途中において CMOSプロセスなどによって、例えば、CMOS回路などを作り込んでおくことができる。
絶縁層44はBOX(Buried Oxide)層と呼ばれる埋め込み酸化膜であり、SiO2を含む層で構成されている。SOI層45は、ピエゾ抵抗素子40、層間絶縁膜である素子分離層41を含んで形成されており、単結晶シリコンで構成されているため、ピエゾ抵抗素子40の低消費電力化、微細化、3次元化が可能である。
また、SOI層45が単結晶シリコンで構成されていると、素子分離の観点でも素子間のシリコン(Si)を残すことなく取り除いて分離できるため、高耐圧の素子を混載したりCMOS回路のラッチアップを低減したりすることが可能である。
素子分離層41は、シリコン酸化膜で形成されており、ピエゾ抵抗素子40などの機能領域とSOI層45に含まれる他の領域とを電気的に分離している。
さらに、SOI層45には、CMOSプロセスで不純物の注入(ドープ)と各種電極および配線構造を付与することによって、トランジスターなどの半導体素子を含む電気回路部32(図3参照)が形成されている。
SOI層45の上面には窒化膜46が設けられており、窒化膜46は、SOI層45や第1酸化膜54をエッチングする際にエッチングストッパーとしての機能を備えており、例えば、窒化シリコン(Si3N4)で構成されている。
次に、第1配線層50は、窒化膜46の上面に形成されている第1配線層底部51と、上下方向に柱状に形成されている第1配線層柱部52と、第1配線層柱部52の上部に形成されている第1配線層上部53と、から構成されており、SOI基板42に形成されている配線、つまり、電気回路部32の一部を構成する配線に電気的に接続されている。
窒化膜46、および第1配線層底部51の上面には第1酸化膜54が積層されており、さらに、第1酸化膜54の上面には第2酸化膜55が積層されている。第1酸化膜54、第2酸化膜55はCVD(Chemical Vapor Deposition)酸化膜であり、図5では共に1層構造で示しているが多層構造で構成してもよい。
第1酸化膜54と第2酸化膜55とが重なっている2層の酸化膜において、周囲を後述する側壁部65で囲まれている領域(以下、犠牲層と言う)をリリースエッチングすることによって圧力基準室69が形成される。
圧力基準室69の内部圧力(以下、基準圧力と言う)は、圧力検出部13が外部から受ける圧力(以下、外圧と言う)と比較するための基準となるように一定の気圧に保たれている。つまり、基準圧力と外圧との圧力差によってダイヤフラム15が変形して歪みを発生し、ダイヤフラム15の歪みの大きさに応じてピエゾ抵抗素子40の抵抗値が変化するので、外圧を受ける前と外圧を受けている時との抵抗値を比較し、演算することによって外圧を精度よく測定することができる。
圧力センサー10は、基準圧力を減圧状態とした場合には、真空状態を基準として圧力を検出する絶対圧センサーとして用いることができ、基準圧力を略大気圧状態とした場合にはゲージ圧センサーとして用いることができる。基準圧力の状態は、圧力センサー10の用途に応じて、後述する被覆層63の封止条件を変えることによって決定される。
つまり、基準圧力は必ずしも大気圧より気圧が低い減圧状態でなくてもよく、略大気圧であってもよいし、大気圧より気圧が高い加圧状態であってもよいが、一般に、基準圧力は減圧状態に保たれており、本実施形態では10Pa以下となっている。
また、本実施形態の圧力センサー10は、ダイヤフラム15が支持基板43(SOI基板42)の下面の凹部の内底部17に配置されており、SOI基板42に対して、凹部の開口部18とは反対側に圧力基準室69を形成する工程を含んでいる。そのため、図1に示すように、圧力検出部13をCMOSプロセスで半導体集積回路14と一体化して容易に製作できる。
このように、本実施形態の圧力センサー10においては、ピエゾ抵抗素子40と、電気回路部32と、半導体集積回路14と、が同じ面に形成されるので、圧力検出部13と半導体集積回路14とを同じ製造プロセスにおいてワンチップ化して製造することができる。
さらに、圧力基準室69を形成する際に、SOI基板42に対して、凹部の開口部18側に新たな基板を接合する必要がなく、ピエゾ抵抗素子40を正確かつ容易に微細加工できる。その結果、圧力センサー10が、本実施形態のピエゾ抵抗素子40を有することによって、圧力センサー10の低コスト化、小型化・低背化を実現できる。従って、短時間で効率よくダイヤフラム15および圧力基準室69を形成でき、生産性を向上させることができる。
次に、第2配線層56は、上下方向に柱状に形成されている第2配線層柱部57と、圧力基準室69、第2酸化膜55を覆うようにして形成されている第2配線層上部58と、から構成され、第1配線層50と同様にアルミニウム(Al)で形成されている。
第1配線層50および第2配線層56によるパターン配線が、ピエゾ抵抗素子40と検出回路35、第1メモリー36、第2メモリー37などとを電気的に接続している電気回路部32(図3参照)の一部を構成している。
第1配線層50および第2配線層56によるパターン配線が、ピエゾ抵抗素子40と検出回路35、第1メモリー36、第2メモリー37などとを電気的に接続している電気回路部32(図3参照)の一部を構成している。
また、第2配線層56には、犠牲層をリリースエッチングする際にエッチング液が導入される圧力基準室69に貫通している貫通孔62が設けられている。言い換えれば、貫通孔62は導入されるエッチング液によって犠牲層を除去し、圧力基準室69を形成するためのエッチング孔であり、第2配線層上部58に間隔をあけて形成されている。
次に、側壁部65は、第1配線層柱部52、第1配線層上部53、第2配線層柱部57などから構成され、SOI基板42を平面視した時に、圧力基準室69を枠状に囲んでいる。言い換えれば、圧力基準室69は下面が窒化膜46、側面が側壁部65、上面が第2配線層上部58からなる密閉された空間である。これらは、エッチング液、例えば、緩衝沸酸BHFに対して耐性があり、エッチングストッパーとしての機能を備えている。
側壁部65の上面には、後述する半導体プロセスで一般的なリリースエッチング工程において、SOI基板42を平面視した時に、側壁部65より外側に配置されている第1酸化膜54、第2酸化膜55がエッチングされないように保護膜61が積層されている。保護膜61は、エッチング液に耐えられる材料であればよく、例えば、窒化シリコン(Si3N4)、またはポリイミド、エポキシ、絶縁レジストなどの樹脂材料で構成されている表面保護膜(パシベーション膜)を用いることができる。
さらに、第2配線層56、保護膜61の上面には貫通孔62を塞ぐように被覆層63が積層されている。被覆層63は、第2配線層56に設けられている貫通孔62を封止して、圧力基準室69の気密を保っている。被覆層63は、例えば、スパッタリング法を用いてアルミニウム(Al)、銅(Cu)、タングステン(W)、チタン(Ti)、窒化チタン(TiN)などの金属、その他の導電性材料などで形成されている。
また、被覆層63はこれに限定されず、例えば、CVD法を用いた酸化シリコンや窒化シリコン(Si3N4)などの絶縁体、モリブデン(Mo)、タングステン(W)などの高融点金属で形成されていてもよい。
[圧力センサーの製造方法]
次に、本実施形態に係る圧力センサー10の製造方法を説明する。図6は第1実施形態に係る圧力センサー10の製造方法を示すフローチャートである。また、図7(a)〜図7(f)、図8(g)〜図8(j)、図9(k)〜図9(n)は第1実施形態に係る圧力センサー10の製造方法を示す工程図であり、それぞれの工程における圧力センサー10の態様を、図1中のA−A線の断面図で示している。以下、図6、図7(a)〜図7(f)、図8(g)〜図8(j)、図9(k)〜図9(n)を参照して、圧力センサー10の製造方法について説明する。
次に、本実施形態に係る圧力センサー10の製造方法を説明する。図6は第1実施形態に係る圧力センサー10の製造方法を示すフローチャートである。また、図7(a)〜図7(f)、図8(g)〜図8(j)、図9(k)〜図9(n)は第1実施形態に係る圧力センサー10の製造方法を示す工程図であり、それぞれの工程における圧力センサー10の態様を、図1中のA−A線の断面図で示している。以下、図6、図7(a)〜図7(f)、図8(g)〜図8(j)、図9(k)〜図9(n)を参照して、圧力センサー10の製造方法について説明する。
<ピエゾ抵抗素子配置工程(ST1)>
まず、ピエゾ抵抗素子配置工程について、図7(a)〜図7(d)を参照しながら説明する。
図7(a)に示すように、支持基板43の上面に、CVD法などにより酸化シリコン膜、窒化酸化シリコン膜で構成された絶縁層44を形成し、絶縁層44の上面にSOI層45を貼り合わせることによってSOI基板42を準備する。
まず、ピエゾ抵抗素子配置工程について、図7(a)〜図7(d)を参照しながら説明する。
図7(a)に示すように、支持基板43の上面に、CVD法などにより酸化シリコン膜、窒化酸化シリコン膜で構成された絶縁層44を形成し、絶縁層44の上面にSOI層45を貼り合わせることによってSOI基板42を準備する。
図7(b)に示すように、STI(Shallow TrenchIsolation)法によって素子分離を行うことによって、SOI層45のうち、後ほどピエゾ抵抗素子40が形成される領域を除いて、シリコン酸化膜で構成された素子分離層41が形成される。本実施形態では、素子分離は、半導体プロセスの素子分離層として一般的なSTI法で形成しているが、半導体プロセスの世代によって、例えば、LOCOS(Local Oxidation of Silicon)法によるものであってもよい。
図7(c)に示すように、SOI層45のピエゾ抵抗素子40が形成される領域に向かって、例えば、Bo(ボロン)、またはB(ホウ素)、Al(アルミニウム)などの不純物を、イオン注入法によりSOI層45の上面から注入(ドープ)する。
この時、図2に示すように、ピエゾ抵抗素子群21、23については、ピエゾ抵抗素子40がY軸方向に間隔をあけて並べて配置されるようにする。また、ピエゾ抵抗素子群22、24については、各ピエゾ抵抗素子40が互いにX軸方向に若干位置をずらして、Y軸方向に間隔をあけて並べて配置されるようにする。
図7(d)に示すように、SOI基板42を熱処理(アニール)して、注入された不純物を熱拡散させる。熱処理は、例えば、約1200℃の温度で3時間程度行う。これにより、SOI層45(SOI基板42)の表面近傍に注入された不純物が拡散して、ピエゾ抵抗素子40が形成される。
なお、圧力センサー10の電気回路部32に含まれるピエゾ抵抗素子選択部としてのスイッチング回路33、コンデンサー、インダクタ、抵抗、ダイオード、その他の電気配線などの回路は、ST1の途中で作り込んでおくことができる。
スイッチング回路33には、例えば、CMOSスイッチのようなアナログスイッチ70が用いられているため、CMOSプロセスで、アナログスイッチ70とピエゾ抵抗素子40とを一体化して製作できることから、製作時間が短縮できるので低コスト化が可能である。
また、圧力センサー10がワンチップ化されていることから、導通を確保するためのワイヤーボンディング工程やバンプ形成工程が省略できる。そのため、設計者が意図しない抵抗や容量による損失またはノイズ成分の発生などを低減させることが可能となる。さらに、電気回路部32の配線の総距離が短縮されるので低背化、小型化することも可能であり、低消費電力化、高速スイッチング、集積度の向上が可能である。
<配線層形成工程(ST2)>
次に、配線層形成工程について、図7(e)〜図7(f)、図8(g)〜図8(j)を参照しながら説明する。
図7(e)に示すように、SOI基板42の上面にスパッタリング法、CVD法などにより窒化膜46を積層する。さらに、窒化膜46の上面の一部に第1配線層底部51を形成する。第1配線層底部51はピエゾ抵抗素子40と電気的に接続されている。第1配線層底部51は、例えば、アルミニウム(Al)をスパッタリングし、フォトリソグラフィーによりパターニングすることで形成されるが、電気伝導率(導電率)の高い材料である白金(Pt)、金(Au)、銅(Cu)を用いてもよい。
次に、配線層形成工程について、図7(e)〜図7(f)、図8(g)〜図8(j)を参照しながら説明する。
図7(e)に示すように、SOI基板42の上面にスパッタリング法、CVD法などにより窒化膜46を積層する。さらに、窒化膜46の上面の一部に第1配線層底部51を形成する。第1配線層底部51はピエゾ抵抗素子40と電気的に接続されている。第1配線層底部51は、例えば、アルミニウム(Al)をスパッタリングし、フォトリソグラフィーによりパターニングすることで形成されるが、電気伝導率(導電率)の高い材料である白金(Pt)、金(Au)、銅(Cu)を用いてもよい。
また、第1配線層底部51は、モリブデン(Mo)、タングステン(W)などの高融点金属でもよく、電気回路部32を構成する導電材料や配線材料と同じであることが好ましい。また、第1配線層底部51を導電性ポリシリコンで形成してもよい。
図7(f)に示すように、第1配線層底部51の上面に、犠牲層の一部を構成する第1酸化膜54を積層する。半導体プロセスにおいて、第1酸化膜54は層間膜(IMD(Inter Metal Dielectric))として、例えば、酸化シリコン膜、TEOS(Tetra EthOxy Silane)などで構成されており、CVD法、スパッタリング法などによって形成される。
第1酸化膜54は、その後、例えば、PSG(Phospho Silicate Glass)膜を用いて平坦化される。半導体プロセスの世代によっては、CMP(Chemical Mechanical Polishing)法を用いて平坦化されてもよい。
図8(g)に示すように、フォトリソグラフィーにより第1酸化膜54をパターニングして、第1配線層底部51に向かって孔(露出部)を形成し、その孔に側壁部65の一部を構成する第1配線層柱部52を形成して第1配線層底部51と電気的に接続する。
さらに、第1酸化膜54の上面に、SOI基板42を平面視した時に、第1配線層柱部52と一部が重なるように第1配線層上部53を積層する。第1配線層柱部52、および第1配線層上部53は、例えば、アルミニウム(Al)を用いたスパッタリング法、または、CVD法などにより形成し、フォトリソグラフィーによりパターニングして、互いに電気的に接続する。
図8(h)に示すように、第1配線層上部53、および第1酸化膜54の上面に、第1酸化膜54と共に犠牲層の一部を構成する第2酸化膜55を積層する。第2酸化膜55も層間膜として、例えば、CVD法、スパッタリング法などによって、酸化シリコン膜、PSG膜などで構成される。
図8(h)では、第2酸化膜55は1層構造で図示しているが、例えば3層構造で構成されていてもよい。その場合は、まず、第1層としてCVD酸化膜を積層し、その上面の第2層としてSOG(Spin On Glass)膜を形成し、CMP法などによって平坦化処理される。さらに、その上面の第3層として再度CVD酸化膜を積層する。
図8(i)に示すように、第2酸化膜55の一部にフォトリソグラフィーにより第1配線層上部53と電気的に接続する孔(露出部)を形成し、その孔に側壁部65の一部を構成する第2配線層柱部57を形成する。
その後、第2酸化膜55の上面に、SOI基板42を平面視した時に、第2配線層柱部57と一部が重なるように第2配線層上部58を積層する。第2配線層柱部57、第2配線層上部58は、第1配線層50と同様に、アルミニウム(Al)を用いたスパッタリング法、または、CVD法などにより形成し、フォトリソグラフィーによりパターニングすることで、互いに電気的に接続する。
さらに、第2配線層上部58に、犠牲層(第1酸化膜54、第2酸化膜55)をエッチングするエッチング液が導入されるための貫通孔62をエッチングにより形成する。
図8(j)に示すように、CVD法などによって保護膜61を積層し、フォトリソグラフィーによりパターニングして第2配線層上部58に設けられている貫通孔62が露出するように開口を設ける。
<圧力基準室形成工程(ST3)>
次に、圧力基準室形成工程について、図9(k)〜図9(m)を参照しながら説明する。
図9(k)に示すように、貫通孔62よりエッチング液が導入され、犠牲層としての側壁部65で囲まれている第1酸化膜54、および第2酸化膜55がエッチングされることによって圧力基準室69が形成される。この場合のエッチング液としては、沸酸(HF)や緩衝沸酸(BHF)などが挙げられる。あるいは、エッチングガスとして沸酸系ガス(蒸気)を供給してドライエッチングすることによってエッチングすることも可能である。
次に、圧力基準室形成工程について、図9(k)〜図9(m)を参照しながら説明する。
図9(k)に示すように、貫通孔62よりエッチング液が導入され、犠牲層としての側壁部65で囲まれている第1酸化膜54、および第2酸化膜55がエッチングされることによって圧力基準室69が形成される。この場合のエッチング液としては、沸酸(HF)や緩衝沸酸(BHF)などが挙げられる。あるいは、エッチングガスとして沸酸系ガス(蒸気)を供給してドライエッチングすることによってエッチングすることも可能である。
図9(l)に示すように、ST3が終了し、圧力基準室69を洗浄した後、保護膜61に覆われていない部分が封止されるように、第2配線層上部58から保護膜61の上面にかけて被覆層63を積層する。被覆層63は、先述したように、例えば、スパッタリング法を用いてアルミニウム(Al)などの導電性材料で形成されている。
このようにして、貫通孔62は被覆層63により封止され、犠牲層(第1酸化膜54、第2酸化膜55)がリリースエッチングによって除去された空間となる。つまり、圧力基準室69が気密状態に維持された密閉空間となる。
図9(m)に示すように、ダイヤフラム15を形成するのに必要な板厚を残して、支持基板43(SOI基板42)の下面を研削して支持基板43の板厚を薄くする。
<ダイヤフラム形成工程(ST4)>
次に、ダイヤフラム形成工程について、図9(n)を参照しながら説明する。
図9(n)に示すように、支持基板43(SOI基板42)の下面に、例えば、ドライエッチングを行うことによってダイヤフラム15を形成する。なお、ダイヤフラム15を形成する方法としては、ドライエッチングに限らず、ウェットエッチングなどであってもよい。
次に、ダイヤフラム形成工程について、図9(n)を参照しながら説明する。
図9(n)に示すように、支持基板43(SOI基板42)の下面に、例えば、ドライエッチングを行うことによってダイヤフラム15を形成する。なお、ダイヤフラム15を形成する方法としては、ドライエッチングに限らず、ウェットエッチングなどであってもよい。
<相対位置測定工程(ST5)>
次に、図2に示すように、ダイヤフラム15上の4つのピエゾ抵抗素子群20に3つずつ配置されている各ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを光学顕微鏡などを用いて測定する。この時に、ピエゾ抵抗素子40の抵抗値を測定することによってピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを測定してもよい。ピエゾ抵抗素子40の抵抗値を測定することによって、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを精度よく測定することが可能になる。
次に、図2に示すように、ダイヤフラム15上の4つのピエゾ抵抗素子群20に3つずつ配置されている各ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを光学顕微鏡などを用いて測定する。この時に、ピエゾ抵抗素子40の抵抗値を測定することによってピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを測定してもよい。ピエゾ抵抗素子40の抵抗値を測定することによって、ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれを精度よく測定することが可能になる。
<ピエゾ抵抗素子決定工程(ST6)>
相対位置を測定した複数のピエゾ抵抗素子40の中から、X軸方向に関して、ピエゾ抵抗素子群22、24から各ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれの最も小さいピエゾ抵抗素子40を選択して、検出回路35に接続するピエゾ抵抗素子40を決定する。
相対位置を測定した複数のピエゾ抵抗素子40の中から、X軸方向に関して、ピエゾ抵抗素子群22、24から各ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれの最も小さいピエゾ抵抗素子40を選択して、検出回路35に接続するピエゾ抵抗素子40を決定する。
また、同様に、Y軸方向に関して、ピエゾ抵抗素子群21、23から各ピエゾ抵抗素子40とダイヤフラム15との相対位置ずれの最も小さいピエゾ抵抗素子40を選択して、検出回路35に接続するピエゾ抵抗素子40を決定する。
<ピエゾ抵抗素子接続工程(ST7)>
初回のみ外部から選択信号をアナログスイッチ70に送信して、ST6で選択したピエゾ抵抗素子40が検出回路35に接続されるように制御する。
初回のみ外部から選択信号をアナログスイッチ70に送信して、ST6で選択したピエゾ抵抗素子40が検出回路35に接続されるように制御する。
<ピエゾ抵抗素子情報入力工程(ST8)>
ピエゾ抵抗素子群22,24の中からそれぞれ選択されて、ST7で検出回路35に接続されるピエゾ抵抗素子40の情報が第1メモリー36に入力される。また、ピエゾ抵抗素子群21,23の中からそれぞれ選択されて、ST7で検出回路35に接続されるピエゾ抵抗素子40の情報が第2メモリー37に入力される。
ピエゾ抵抗素子群22,24の中からそれぞれ選択されて、ST7で検出回路35に接続されるピエゾ抵抗素子40の情報が第1メモリー36に入力される。また、ピエゾ抵抗素子群21,23の中からそれぞれ選択されて、ST7で検出回路35に接続されるピエゾ抵抗素子40の情報が第2メモリー37に入力される。
この情報を基にして、次回以降は、第1メモリー36、第2メモリー37からアナログスイッチ70に選択信号が送信されて、ST6で選択したピエゾ抵抗素子40が検出回路35に接続されるように制御する。
<検査工程(ST9)>
ST8で情報を入力されたピエゾ抵抗素子40が、検出回路35に接続されるように電気回路部32を制御して圧力を測定して、測定した際の測定誤差を検査する。検査の結果、圧力値が検査規格内で異常がなければ検査工程は終了し、これにより圧力センサー10が完成する。
ST8で情報を入力されたピエゾ抵抗素子40が、検出回路35に接続されるように電気回路部32を制御して圧力を測定して、測定した際の測定誤差を検査する。検査の結果、圧力値が検査規格内で異常がなければ検査工程は終了し、これにより圧力センサー10が完成する。
一方、圧力値が検査規格外となり異常が発見された場合には、その異常がX軸方向に関する異常である場合には、ピエゾ抵抗素子群22,24の中から検出回路35に接続されるピエゾ抵抗素子40が変更される。その後、再度、検出回路35に接続されたピエゾ抵抗素子40の情報が第1メモリー36に入力される。
同様にして、異常がY軸方向に関する異常である場合には、ピエゾ抵抗素子群21,23の中から検出回路35に接続されるピエゾ抵抗素子40が変更される。その後、再度、検出回路35に接続されたピエゾ抵抗素子40の情報が第2メモリー37に入力される。
また、X軸方向、かつY軸方向の両方向に関する異常であった場合には、ピエゾ抵抗素子群20から選択されるピエゾ抵抗素子40を、ピエゾ抵抗素子群21〜24全てにおいて変更して対応する。その後、圧力値を測定する。測定された圧力値が検査規格内になるまでこれらの工程を繰り返す。
以上で説明したような製造方法によれば、圧力センサー10が完成した後にピエゾ抵抗素子40とダイヤフラム15との相対位置ずれの影響を低減させることができる。
また、本実施形態では半導体基板を用いて、ピエゾ抵抗素子40が半導体集積回路14と一体化している圧力センサー10で説明しているが、半導体基板以外の基板を用いてもよい。あるいは、ピエゾ抵抗素子40が半導体集積回路以外の電気回路部32と接続されているものであってもよい。
<第2実施形態>
次に、第2実施形態に係る圧力センサー10のスイッチング回路33について、図10を参照しながら説明する。図10は第2実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる部分を中心に説明する。
次に、第2実施形態に係る圧力センサー10のスイッチング回路33について、図10を参照しながら説明する。図10は第2実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる部分を中心に説明する。
なお、以下に記載する4つの実施形態(第2実施形態〜第5実施形態)においては、第1実施形態と同様に、ピエゾ抵抗素子群20はピエゾ抵抗素子群21〜24の4つで構成されている。以下に記載において、具体的に説明しているのはピエゾ抵抗素子群24に関するスイッチング回路33であるが、ピエゾ抵抗素子群21,22,23に関するスイッチング回路33においても同様に説明することができる。
本実施形態では、図10に示すように、スイッチング回路33がMOSFET(Metal Oxide Semiconductor Field Effect Transistor)71で構成されている。MOSFET71はマルチプレクサー72を介して電源部31に電気的に接続されている。そのため、電源部31を用いて、マルチプレクサー72にかかる電圧、または流れる電流を制御することによって、ピエゾ抵抗素子241,242,243に接続されているスイッチのオン(ON)/オフ(OFF)を容易に切り替える製造方法である。
スイッチング回路33がMOSFET71を有することによって、ピエゾ抵抗素子群24の中に配置されているピエゾ抵抗素子241,242,243の中から検出回路35に接続されるピエゾ抵抗素子40を容易に選択することが可能となる。
<第3実施形態>
次に、第3実施形態に係る圧力センサー10のスイッチング回路33について、図11を参照しながら説明する。図11は第3実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる部分を中心に説明する。
次に、第3実施形態に係る圧力センサー10のスイッチング回路33について、図11を参照しながら説明する。図11は第3実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる部分を中心に説明する。
本実施形態では、図11に示すように、スイッチング回路33が物理スイッチ73で構成されている。そのため、手動あるいは外部の制御装置によって、ピエゾ抵抗素子241,242,243に接続されているスイッチのオン(ON)/オフ(OFF)を容易に切り替える製造方法である。
こうすることによって、ピエゾ抵抗素子群24の中に配置されているピエゾ抵抗素子241,242,243の中から検出回路35に接続するピエゾ抵抗素子40を容易に選択することができる。
<第4実施形態>
次に、第4実施形態に係る圧力センサー10のスイッチング回路33について、図12を参照しながら説明する。図12は第4実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる工程を中心に説明する。
次に、第4実施形態に係る圧力センサー10のスイッチング回路33について、図12を参照しながら説明する。図12は第4実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる工程を中心に説明する。
本実施形態では、図12に示すように、予め全てのピエゾ抵抗素子40が検出回路35に接続する第1配線としての切断用配線74に繋がっている。そして、図6に示したST5の測定結果に基づいて、ST6で検出回路35に最終的に接続するピエゾ抵抗素子40が決定したときに、検出回路35に最終的に接続するピエゾ抵抗素子40を除いたピエゾ抵抗素子40に接続されている切断用配線74を、レーザートリミング法などによって切断する製造方法である。
このように、切断用配線74を切断することによって、短時間で容易にピエゾ抵抗素子40を選択することが可能になる。
<第5実施形態>
次に、第5実施形態に係る圧力センサー10のスイッチング回路33について、図13を参照しながら説明する。図13は第5実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる工程を中心に説明する。
次に、第5実施形態に係る圧力センサー10のスイッチング回路33について、図13を参照しながら説明する。図13は第5実施形態に係るスイッチング回路33の概略を示す平面図である。本実施形態に係る圧力センサー10の製造方法は、上記第1実施形態の圧力センサー10の製造方法と比較して、ピエゾ抵抗素子選択部としてのスイッチング回路33が異なるものである。上記第1実施形態との共通部分については、同一符号を付して説明を省略し、上記第1実施形態と異なる工程を中心に説明する。
本実施形態では、図13に示すように、ピエゾ抵抗素子40の一方の端部が終端開放されている第2配線としての接続用配線75を複数有している。この端部を検出回路35に接続すれば、ピエゾ抵抗素子40が検出回路35に接続される。このような配線をピエゾ抵抗素子群24のすべてのピエゾ抵抗素子40(241,242,243)に施しておいて、図6に示したST5の測定結果に基づいて、ST6で検出回路35に最終的に接続するピエゾ抵抗素子40が決定したときに、検出回路35に最終的に接続する接続用配線75に、例えば、金属膜などをデポすることによって接続させる製造方法である。
このように、接続用配線75を接続することによって、短時間で容易にピエゾ抵抗素子40を選択することが可能になる。
10…圧力センサー、11…回路領域、12…センサー領域、13…圧力検出部、14…半導体集積回路、15…ダイヤフラム、16…ダイヤフラム端、17…内底部、18…開口部、19…外周部、20…ピエゾ抵抗素子群、21…ピエゾ抵抗素子群、22…ピエゾ抵抗素子群、23…ピエゾ抵抗素子群、24…ピエゾ抵抗素子群、31…電源部、32…電気回路部、33…スイッチング回路、34…オペアンプ、35…検出回路、36…第1メモリー、37…第2メモリー、40…ピエゾ抵抗素子、41…素子分離層、42…SOI基板、43…支持基板、44…絶縁層、45…SOI層、46…窒化膜、50…第1配線層、51…第1配線層底部、52…第1配線層柱部、53…第1配線層上部、54…第1酸化膜、55…第2酸化膜、56…第2配線層、57…第2配線層柱部、58…第2配線層上部、61…保護膜、62…貫通孔、63…被覆層、65…側壁部、69…圧力基準室、70…アナログスイッチ、71…MOSFET、72…マルチプレクサー、73…物理スイッチ、74…切断用配線、75…接続用配線、211,212,213…ピエゾ抵抗素子、221,222,223…ピエゾ抵抗素子、231,232,233…ピエゾ抵抗素子、241,242,243…ピエゾ抵抗素子。
Claims (9)
- 基板に複数のピエゾ抵抗素子を並べて配置する工程と、
前記基板に、前記基板の平面視で前記複数のピエゾ抵抗素子と重なる位置にダイヤフラムを形成する工程と、
前記複数のピエゾ抵抗素子と前記ダイヤフラムとの相対位置を測定する工程と、
前記測定した相対位置に基づいて、前記複数のピエゾ抵抗素子の中から回路に接続するピエゾ抵抗素子を決定する工程と、
前記決定したピエゾ抵抗素子を前記回路に接続する工程と、を含むことを特徴とする圧力センサーの製造方法。 - 前記配置する工程では、ピエゾ抵抗素子選択部を形成するステップを含むことを特徴とする請求項1に記載の圧力センサーの製造方法。
- 前記ピエゾ抵抗素子選択部がアナログスイッチを有することを特徴とする請求項2に記載の圧力センサーの製造方法。
- 前記ピエゾ抵抗素子選択部がMOSFETを有することを特徴とする請求項2に記載の圧力センサーの製造方法。
- 前記測定する工程では、前記複数のピエゾ抵抗素子の抵抗値を測定するステップを含むことを特徴とする請求項1ないし4のいずれか一項に記載の圧力センサーの製造方法。
- 前記ピエゾ抵抗素子選択部が、それぞれ前記複数のピエゾ抵抗素子と繋がっている第1配線を複数有することを特徴とする請求項2ないし5のいずれか一項に記載の圧力センサーの製造方法。
- 前記接続する工程では、前記第1配線を切断するステップを含むことを特徴とする請求項6に記載の圧力センサーの製造方法。
- 前記ピエゾ抵抗素子選択部が、一方の端部が終端開放である第2配線を複数有することを特徴とする請求項2ないし5のいずれか一項に記載の圧力センサーの製造方法。
- 前記接続する工程では、前記一方の端部を前記回路に接続するステップを含むことを特徴とする請求項8に記載の圧力センサーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170171A JP2016045105A (ja) | 2014-08-25 | 2014-08-25 | 圧力センサーの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170171A JP2016045105A (ja) | 2014-08-25 | 2014-08-25 | 圧力センサーの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016045105A true JP2016045105A (ja) | 2016-04-04 |
Family
ID=55635790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014170171A Pending JP2016045105A (ja) | 2014-08-25 | 2014-08-25 | 圧力センサーの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016045105A (ja) |
-
2014
- 2014-08-25 JP JP2014170171A patent/JP2016045105A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941229B2 (en) | Semiconductor device and method of manufacturing the same | |
US9568385B2 (en) | Semiconductor pressure sensor, pressure sensor apparatus, electronic equipment, and method of manufacturing semiconductor pressure sensor | |
US7963147B2 (en) | Micro gas sensor and method for manufacturing the same | |
JP5526065B2 (ja) | 熱式センサおよびその製造方法 | |
US8759926B2 (en) | Semiconductor physical quantity sensor | |
US10294098B2 (en) | Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer | |
JP2015515609A (ja) | カテーテルダイおよびその製造方法 | |
TW201524891A (zh) | 壓力感測器 | |
JP4306162B2 (ja) | 半導体装置およびその製造方法 | |
TWI426572B (zh) | 微機電感測裝置及其製造方法 | |
CN108362408B (zh) | 压力传感器及其制造方法 | |
US11932534B2 (en) | MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion | |
US8471346B2 (en) | Semiconductor device including a cavity | |
US8991262B2 (en) | Capacitive pressure sensor, manufacturing method thereof, and pressure sensor package | |
CN107709949B (zh) | 半导体装置及其制造方法 | |
CN108701615A (zh) | 半导体装置 | |
EP2796844B1 (en) | Mems capacitive pressure sensor | |
JP2016045105A (ja) | 圧力センサーの製造方法 | |
JP2016051754A (ja) | 半導体装置の製造方法 | |
JP2008294229A (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
JP3938199B1 (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
JP6951225B2 (ja) | 湿度センサ | |
CN106644247A (zh) | 具有复合腔体的压力传感器及其制造方法 | |
Chiang et al. | Capacitive absolute pressure sensor with independent electrode and membrane sizes for improved fractional capacitance change | |
JP6142736B2 (ja) | 半導体圧力センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160622 |