CN107709949B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN107709949B CN107709949B CN201680033006.6A CN201680033006A CN107709949B CN 107709949 B CN107709949 B CN 107709949B CN 201680033006 A CN201680033006 A CN 201680033006A CN 107709949 B CN107709949 B CN 107709949B
- Authority
- CN
- China
- Prior art keywords
- substrate
- diffusion wiring
- airtight chamber
- wiring layers
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0051—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
- G01L9/0052—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
- G01L9/0054—Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一种半导体装置,具备:第1基板(10),在一面(10a)形成有物理量的感测部(18a~18d),并且形成有与上述感测部电连接、通过使杂质扩散而构成的多个扩散布线层(19a~19d);第2基板(30),一面(30a)与上述第1基板的一面接合。在上述第1基板与上述第2基板之间构成气密室(40),上述感测部被封闭在该气密室内。上述第1基板中,在上述一面,在内缘部构成有上述多个扩散布线层,并且,包围上述多个扩散布线层的部分成为外缘部(15)。上述外缘部在沿着上述第1基板的端部的周向上杂质浓度被设为一定。
Description
关联申请的相互参照
本申请基于2015年6月10日提出的日本专利申请第2015-117574号主张优先权,这里引用其记载内容。
技术领域
本发明涉及第1基板与第2基板相接合、并且在第1基板与第2基板之间具有气密室的半导体装置及其制造方法。
背景技术
以往,提出了作为这种半导体装置的压力传感器(例如,参照专利文献1)。具体而言,在该压力传感器中,具备具有一面及另一面的第1基板,在第1基板,通过从另一面形成凹部而构成膜片(diaphragm)部并且在膜片部形成有多个计量电阻(gauge resistance)以构成电桥电路。更详细地讲,在第1基板形成有n型的阱(well)层,在阱层内形成有多个计量电阻。并且,在第1基板的一面,接合着第2基板(罩),以使得在与该第1基板之间构成气密室并且计量电阻被气密室密封。
此外,在第1基板,形成有通过使p型的杂质扩散到阱层内而构成、并与多个计量电阻适当地电连接的扩散布线层。并且,第1基板的一面中的扩散布线层也与第2基板相接合。
这样的压力传感器例如用于检测从油泵排出的油的压力。并且,当测量介质被导入到形成在第1基板的凹部内,膜片部对应于测量介质的压力与气密室(基准压力室)之间的差压而变形。因此,形成于膜片部的计量电阻变形,从而电桥电路的输出电压变化而输出与差压对应的传感器信号。
但是,在如上述那样做成具有扩散布线层的结构的情况下,在扩散布线层和没有形成扩散布线层的部分,由于杂质浓度的差而形成微小的突起。另外,该突起由于因杂质浓度的差而形成,所以沿着扩散布线层与没有形成扩散布线层的区域之间的边界形成。因此,当将第1基板与第2基板接合,则有在第1基板与第2基板之间形成起因于突起的空间(接合不良部分)的情况。
并且,例如,如图8中的区域A~D所示,有扩散布线层J19a~19d达到第1基板的一面中的端部的情况。即,有扩散布线层J19a~19d与没有形成扩散布线层J19a~19d的区域之间的边界部分位于第1基板的一面中的端部的情况。另外,图8中的虚线表示配置在气密室内的部分与和第2基板接合的部分之间的边界。此外,在图8中,虽不是剖视图,但为了容易理解而对扩散布线层J19a~J19d施以了阴影。
在此情况下,如果如上述那样在扩散布线层与没有形成该扩散布线层的区域之间形成突起、在第1基板与第2基板之间形成起因于该突起的空间,则该空间与外部空间连通。因此,外部空间与气密室经由起因于突起的空间而连通,有可能在气密室中发生泄漏。
现有技术文献
专利文献
专利文献1:日本特开2012-195442号公报
发明内容
本发明的目的在于,提供能够抑制在气密室中发生泄漏的半导体装置及其制造方法。
在本发明的第一技术方案中,半导体装置具备:第1基板,具有一面,在上述一面,形成有输出与物理量相应的传感器信号的感测部,并且形成有与上述感测部电连接、通过使杂质扩散而构成的多个扩散布线层;第2基板,具有一面,该一面与上述第1基板的一面接合。在上述第1基板与上述第2基板之间构成气密室,上述感测部被封闭在该气密室内。上述第1基板中,在上述一面,在内缘部构成有上述多个扩散布线层,并且,包围上述多个扩散布线层的部分被设为外缘部。上述外缘部在沿着上述第1基板的端部的周向上杂质浓度被设为一定。
根据上述半导体装置,在第1基板的一面,抑制了由于杂质浓度不同而形成的突起达到该一面的端部。因此,即使在第1基板与第2基板的接合界面处形成了起因于突起的空间,也能够抑制该空间与外部空间连通。因而,能够抑制气密室与外部空间经由起因于突起的空间而连通,能够抑制在气密室中发生泄漏。
作为代替方案,也可以是,上述多个扩散布线层中的1个扩散布线层将上述气密室包围,沿着包围上述气密室的方向的杂质浓度被设为一定。在此情况下,由于能够共用布线部和接合部,所以能够实现平面形状的尺寸的减小,还能够实现成本的降低。此外,成为外缘部及1个扩散布线层将气密室包围的2重构造,能够进一步抑制在气密室中发生泄漏。
在本发明的第二的技术方案中,半导体装置具备:第1基板,具有一面,在上述一面,形成有输出与物理量相应的传感器信号的感测部,并且形成有与上述感测部电连接、通过使杂质扩散而构成的多个扩散布线层;第2基板,具有一面,该一面与上述第1基板的一面接合。在上述第1基板与上述第2基板之间构成气密室,上述感测部被封闭在该气密室内。上述第1基板中,在上述一面,在内缘部构成有上述多个扩散布线层。上述多个扩散布线层中的1个扩散布线层将上述气密室包围,沿着包围上述气密室的方向的杂质浓度被设为一定。
根据上述半导体装置,由于能够共用布线部和接合部,所以能够实现平面形状的尺寸的减小,还能够实现成本的降低。此外,由于多个扩散布线层中的1个扩散布线层将气密室包围,所以将气密室包围的1个扩散布线层的外侧的外缘部也可以不与第2基板接合。因此,在晶片状的半导体基板被分割为芯片单位而构成的情况下,也可以不将最容易作用有应力的外缘部与第2基板接合,能够实现品质提高。
在本发明的第三技术方案中,关于第一或第二技术方案的半导体装置的制造方法,包括:通过使杂质向上述第1基板进行离子注入并热扩散而形成上述扩散布线层的步骤;将上述第1基板与上述第2基板接合的步骤。在上述扩散布线层的形成中,包括:在上述第1基板的一面,使用形成有与包围上述气密室的上述1个扩散布线层对应的框状的开口部的掩模,将上述杂质进行离子注入。
根据上述半导体装置的制造方法,通过使用形成有与包围气密室的1个扩散布线层对应的框状的开口部的掩模进行离子注入,能够形成杂质浓度沿着包围气密室的方向是一定的扩散布线层。即,当形成扩散布线层时,能够抑制在扩散布线层内形成起因于杂质浓度的差的微小突起。因而,制造出抑制了在气密室中发生泄漏的半导体装置。
附图说明
关于本发明的上述目的及其他目的、特征及优点,参照附图并通过下述详细的记述会变得明确。
图1是本发明的第1实施方式的半导体装置的剖视图。
图2是图1中的第1基板的一面侧的平面图。
图3是图1中的第2基板的另一面侧的平面图。
图4是表示电桥电路的图。
图5(a)至图5(c)是表示图1所示的半导体装置的制造工序的剖视图。
图6(a)至图6(c)是表示接着图5(c)的制造工序的剖视图。
图7是本发明的第2实施方式的半导体装置的第1基板的一面侧的平面图。
图8是以往的半导体装置的第1基板的一面侧的平面图。
具体实施方式
以下,基于附图对本发明的实施方式进行说明。另外,在以下的各实施方式中,对于相互相同或等同的部分赋予相同的标号而进行说明。
(第1实施方式)
参照附图对本发明的第1实施方式进行说明。另外,在本实施方式中,说明将本发明的半导体装置应用于搭载在汽车等中而检测从油泵排出的油的压力(物理量)的压力传感器的例子。
如图1及图2所示,压力传感器具备具有一面10a及另一面10b的第1基板10。在本实施方式中,第1基板10依次层叠有支承基板11、绝缘膜12、半导体层13,由以一个方向为较长方向(图1中纸面左右方向)的平面矩形状的SOI(Silicon on Insulator:绝缘体上硅)基板构成。并且,由半导体层13中的与绝缘膜12侧相反侧的一面构成第1基板10的一面10a,由支承基板11中的与绝缘膜12侧相反侧的一面构成第1基板10的另一面10b。
另外,在本实施方式中,支承基板11由硅基板构成,绝缘膜12由SiO2或SiN等构成,半导体层13由P型的硅基板等构成。此外,图1中的第1基板10相当于图2中的I-I截面。
在第1基板10,在半导体层13的表层部形成有N型的阱层14。具体而言,该阱层14形成在半导体层13的内缘部。即,在第1基板10的一面10a,将阱层14包围的部分被设为外缘部15。并且,该外缘部15是P型,在将阱层14包围的周向上杂质浓度是一定的。即,外缘部15,在沿着形成第1基板10的第1基板10的端部(矩形)的周向上杂质浓度是一定的。换言之,做成这样的结构,即:杂质浓度不同的边界部分不位于第1基板10的一面10a的端部。
另外,在第1基板10的一面10a,在阱层14与外缘部15的边界部分,由于杂质浓度的差而形成有微小的突起。即,该突起沿着阱层14与外缘部15的边界形成,在第1基板10的一面10a中形成在周向上。
此外,在第1基板10,在较长方向的一端部侧(图1及图2中的纸面右侧),通过从另一面10b形成凹部16而构成膜片部17。在本实施方式中,凹部16其开口部为八边形状,以从第1基板10的另一面10b达到绝缘膜12的方式形成。因此,本实施方式的膜片部17为八边形状,由位于凹部16的底面与第1基板10的一面10a之间的绝缘膜12及半导体层13构成。
并且,在膜片部17,如图1及图2所示,形成有第1~第4计量电阻18a~18d,第1~第4计量电阻18a~18d如图2及图4所示,被第1~第4扩散布线层19a~19d适当连接以构成电桥电路。另外,在本实施方式中,第1~第4计量电阻18a~18d相当于本发明的感测部。此外,图2不是剖视图,但为了容易理解而对第1~第4扩散布线层19a~19d施以了阴影。
本实施方式的第1~第4扩散布线层19a~19d通过在阱层14中构成P型的杂质层而形成,如图2所示,被阱层14中的没有形成该杂质层的区域(没有形成第1~第4扩散布线层19a~19d的区域)绝缘分离。另外,第1~第4扩散布线层19a~19d各自的表面杂质浓度是一定的。
并且,第1扩散布线层19a形成为,将第1计量电阻18a与第2计量电阻18b连接,第2扩散布线层19b形成为,将第2计量电阻18b与第3计量电阻18c连接。此外,第3扩散布线层19c形成为,将第3计量电阻18c与第4计量电阻18d连接,第4扩散布线层19d形成为,将第1计量电阻18a与第4计量电阻18d连接。虽然没有特别限定,但在本实施方式中,第1扩散布线层19a为施加电源电压的布线层,第2、第4扩散布线层19b、19d为输出电桥电路的中点电压的布线层,第3扩散布线层19c为与地电位连接的布线层。
并且,第1~第4扩散布线层19a~19d分别被从与第1~第4计量电阻18a~18d连接的部分引出到第1基板10的另一端部侧,该另一端部与后述的贯通电极36电连接。
另外,在图2中,将与贯通电极36连接的部分用虚线表示。此外,在第1基板10的一面10a,在阱层14与第1~第4计量电阻18a~18d、第1~第4扩散布线层19a~19d之间的边界部分,由于杂质浓度的差而形成了微小的突起。
进而,在半导体层13中的阱层14内,在比第1~第4扩散布线层19a~19d靠另一端部侧,形成有比阱层14高杂质浓度的N+型的接触层20。该接触层20是为了将阱层14维持为规定电位而与后述的贯通电极36连接的部分。
此外,在半导体层13中的位于比阱层14靠另一端部侧的部分,在表层部形成有比半导体层13(P型层)高杂质浓度的P+型的接触层21。该接触层21是为了将半导体层13(半导体层13中的没有形成阱层14的部分)维持为规定电位而与后述的贯通电极36连接的部分。
并且,如图1所示,在上述第1基板10的一面10a,配置有第2基板30。第2基板30具有贴合基板31、和在该贴合基板31中的与第1基板10对置的一面31a侧形成的绝缘膜32,一面30a由绝缘膜32中的位于与贴合基板31侧相反侧的一面构成。另外,贴合基板31由硅基板等构成,绝缘膜32由SiO2或SiN等构成。此外,第2基板30的另一面30b由贴合基板31中的与一面31a相反侧的另一面31b构成。
在贴合基板31的一面31a,在与形成有第1~第4计量电阻18a~18d的部分对置的部分形成有凹部33。另外,在本实施方式中,图示了凹部33被设为开口部比凹部16大的八边形状,但也可以使凹部33和凹部16的开口部的大小相等,也可以使凹部33比凹部16开口部小。此外,开口部的形状也可以是圆形或矩形状,可以适当变更。进而,在图1中,图示了在凹部33的壁面没有形成绝缘膜32的结构,但也可以在凹部33的壁面形成绝缘膜32。
并且,第2基板30的绝缘膜32与半导体层13(第1基板10)接合。具体而言,第2基板30,与半导体层13中的与膜片部17不同的区域即半导体层13的外缘部15、第1~第4扩散布线层19a~19d、阱层14中的没有形成第1~第4扩散布线层19a~19d的区域分别连接。由此,通过凹部33在第1基板10与第2基板30之间形成气密室40,第1~第4计量电阻18a~18d被该气密室40密封。
另外,图2中的正八边形状的虚线表示第1基板10中的配置在气密室40内的部分与和第2基板30接合的部分之间的边界(膜片部17的边界)。此外,在本实施方式中,由于在膜片部17中的一面10a侧被从气密室40施加规定的压力,所以该气密室40作为基准压力室发挥功能。
这里,如上述那样,在第1基板10的一面10a,在阱层14与外缘部15的边界部分、阱层14与第1~第4计量电阻18a~18d及第1~第4扩散布线层19a~19d之间的边界部分,形成有微小的突起。但是,在本实施方式中,第1基板10其一面10a的端部由外缘部15构成,该端部在周向上杂质浓度是一定的。即,做成了这样的结构:在第1基板10的一面10a,突起不达到一面10a的端部。因此,即使在第1基板10与第2基板30的接合界面处形成了起因于突起的空间,该空间也不与外部空间连通。
此外,如图1及图3所示,在第2基板30中的另一端部侧,形成有将第2基板30在第1基板10与第2基板30的层叠方向上贯通的6个贯通孔34(在图1中仅图示了4个)。具体而言,该贯通孔34形成为,使第1~第4扩散布线层19a~19d的另一端部及接触层20、21分别露出。并且,在贯通孔34的壁面,成膜有由TEOS(Tetra ethyl ortho silicate:正硅酸乙酯)等构成的绝缘膜35,在绝缘膜35上形成有由Al等构成的贯通电极36,该贯通电极36与第1~第4扩散布线层19a~19d及接触层20、21适当地电连接。另外,图1中的第2基板30相当于图3中的I-I截面。
此外,在第2基板30的另一面30b(贴合基板31的另一面31b),形成有绝缘膜37,在绝缘膜37上形成有经由未图示的接合线等而与贯通电极36及外部电路电连接的焊盘部38。另外,在本实施方式中,贯通电极36及焊盘部38由Al等构成,绝缘膜37由TEOS等构成。
以上是本实施方式的压力传感器的结构。在这样的压力传感器中,在N型的阱层14(接触层20)被设为比P型的第1~第4计量电阻18a~18d、第1~第4扩散布线层19a~19d、半导体层13(接触层21)高电位的状态下进行压力的检测。即,在对由N型的阱层14和P型的第1~第4计量电阻18a~18d、第1~第4扩散布线层19a~19d、半导体层13(接触层21)构成的二极管施加反偏的状态下进行压力的检测。
并且,当对膜片部17中的另一面10b侧施加测量介质的压力,则对应于该压力与施加于一面10a侧的来自气密室40的压力(基准压力)之间的差压而膜片部17变形,输出与该变形对应的传感器信号。因此,基于该传感器信号检测测量介质的压力。
接着,参照图5(a)至图6(c)对上述半导体装置的制造方法进行说明。另外,图5(a)至图6(c)是与图1对应的部分的剖视图。
首先,如图5(a)所示,准备依次层叠了支承基板11、绝缘膜12、半导体层13的第1基板10,在一面10a形成掩模。接着,通过将N型的杂质进行离子注入并使其热扩散,形成上述阱层14。另外,在该工序中,在阱层14与外缘部15的边界部分由于杂质浓度的差而形成微小的突起,该突起沿着阱层14与外缘部15的边界形成。即,突起没有达到第1基板10的一面10a的端部。
接着,如图5(b)所示,在第1基板10的一面10a再次形成掩模,通过将P型的杂质进行离子注入并使其热扩散,形成上述第1~第4计量电阻18a~18d、第1~第4扩散布线层19a~19d、接触层21。同样,在第1基板10的一面10a形成掩模,通过将N型的杂质进行离子注入并使其热扩散,形成上述接触层20。
另外,在该工序中,也与上述图5(a)的工序同样,在阱层14与第1~第4计量电阻18a~18d、第1~第4扩散布线层19a~19d、接触层20、21之间的边界部分由于杂质浓度的差而形成微小的突起。此外,在该工序中,为了抑制离子注入时的交叉污染等,也可以形成通过氧化膜,经由该通过氧化膜进行离子注入。
并且,在与上述图5(a)及图5(b)不同的工序中,准备贴合基板31,在贴合基板31的一面31a通过热氧化等形成绝缘膜32。然后,在绝缘膜32上形成掩模,通过干式蚀刻等形成凹部33而准备第2基板30。
接着,如图6(a)所示,将第1基板10与第2基板30接合。在本实施方式中,首先,对第1基板10的一面10a(接合面)及第2基板30的一面30a(接合面)照射Ar离子束等,使各接合面活性化。接着,使用适当地设于第1基板10及第2基板30的对准标记等进行通过红外显微镜等的对准,通过在室温~550°的低温下进行接合的所谓直接接合,将第1基板10与第2基板30接合。由此,将第1基板10与第2基板30的凹部33之间的空间包含在内而构成气密室40,第1~第4计量电阻18a~18d被该气密室40密封。
此时,由于在第1基板10的一面如上述那样形成有突起,所以在形成了该突起的部分有可能产生空间。但是,在本实施方式中,由于突起没有达到第1基板10的一面中的端部,所以能够抑制该空间与外部空间连通。因而,能够抑制气密室40与外部空间连通,能够抑制从气密室40发生泄漏。
接着,如图6(b)所示,在第2基板30,通过干式蚀刻等形成在第1基板10与第2基板30的层叠方向上贯通、使第1~第4扩散布线层19a~19d的另一端部及接触层20、21露出的6个贯通孔34(在图6(b)中仅图示了4个)。并且,在各贯通孔34的壁面使TEOS等的绝缘膜35成膜。此时,由形成在第2基板30的另一面30b侧的绝缘膜构成上述绝缘膜37。接着,将在各贯通孔34的底部形成的绝缘膜35除去。接着,通过在各贯通孔34中用溅镀法或蒸镀法等使Al或Al-Si等的金属膜成膜,形成与第1~第4扩散布线层19a~19d的另一端部及接触层20、21电连接的贯通电极36。接着,将形成在绝缘膜37上的金属膜适当布图,形成与贯通电极36电连接的焊盘部38。
然后,如图6(c)所示,在第1基板10的另一面10b形成掩模,用干式蚀刻等形成凹部16而构成膜片部17,从而制造上述图1所示的压力传感器。
另外,在上述中,对1个压力传感器的制造方法进行了说明,但也可以准备晶片状的第1基板10和第2基板30,在晶片状的原状下进行上述各工序后将其切割分割而分割为芯片单位。
如以上说明,在本实施方式中,在第1基板10的一面10a,在第1基板10的一面10a的端部,构成有不存在杂质浓度不同的边界部分的外缘部15。即,做成了这样的结构:起因于杂质浓度的差的突起没有达到第1基板10的一面10a中的端部。因此,在第1基板10与第2基板30的接合界面,即使形成了起因于突起的空间,该空间也不与外部空间连通。因而,能够抑制气密室40与外部空间经由起因于突起的空间而连通,能够抑制从气密室40发生泄漏。
(第2实施方式)
对本发明的第2实施方式进行说明。本实施方式相对于第1实施方式变更了第1~第4扩散布线层19a~19d的形成部位,关于其他与第1实施方式是同样的,所以这里省略说明。
在本实施方式中,如图7所示,第3扩散布线层19c以将气密室40(第1、第2、第4扩散布线层19a、19b、19d)包围的方式形成。即,关于第1基板10的一面10a,在比外缘部15靠内侧的区域中,还由第3扩散布线层19c将气密室40包围的方向(周向)的杂质浓度(表面杂质浓度)是一定的。
由此,第3扩散布线层19c以将第1、第2、第4扩散布线层19a、19b、19d包围的方式形成。即,在本实施方式中,做成外缘部15、第3扩散布线层19c将气密室40(第1、第2、第4扩散布线层19a、19b、19d)包围的2重构造。因此,即使在第1基板10的外缘部15与第2基板30之间的接合界面处产生了空间,也能够由第3扩散布线层19c与第2基板30的接合部分抑制该空间与气密室40连通。因此,能够进一步抑制从气密室40发生泄漏。
另外,在本实施方式中,基本上与上述第1实施方式的制造方法同样地制造,但在图5(b)的工序中,使用与第3扩散布线层19c对置的部分被开口的掩模将杂质进行离子注入。即,作为掩模而使用形成了框状的开口部的掩模来将杂质进行离子注入。换言之,作为掩模,使用与第3扩散布线层19c对置的部分的开口部一体连续、没有被截断的掩模,来将杂质进行离子注入。并且,以使得将气密室40包围的方向(周向)的杂质浓度(表面杂质浓度)一定的方式形成第3扩散布线层19c,并且,形成第1~第4计量电阻18a~18d、第1、第2、第4扩散布线层19a、19b、19d、接触层20、21。即,在与第2基板30接合之前,以使得将气密室40包围的方向(周向)的杂质浓度(表面杂质浓度)一定的方式形成第3扩散布线层19c。由此,在形成了第3扩散布线层19c时,能够抑制在第3扩散布线层19c内形成起因于杂质浓度的差的微小突起。
(其他实施方式)
例如,在上述各实施方式中,以压力传感器为例进行了说明,但本发明能够应用于具有扩散布线层、该扩散布线层与第2基板30接合的半导体装置。
此外,在上述各实施方式中,也可以使半导体层13、第1~第4计量电阻18a~18d、第1~第4扩散布线层19a~19d、接触层21为N型,使阱层14及接触层20为P型。
并且,在上述各实施方式中,膜片部17也可以仅由半导体层13构成。即,也可以利用凹部16将绝缘膜12除去。
此外,在上述第2实施方式中,也可以通过别的扩散布线层而不是第3扩散布线层19c来包围其他扩散布线层。
进而,在上述第2实施方式中,外缘部15也可以在将阱层14包围的周向上不使杂质浓度一定。此外,在上述第2实施方式中,外缘部15也可以不将阱层15包围而被截断。作为这样的压力传感器,也由于以将气密室40(第1、第2、第4扩散布线层19a、19b、19d)包围的方式形成了第3扩散布线层19c,所以能够抑制从气密室40发生泄漏。此外,由于第3扩散布线层19c以将气密室40包围的方式形成,所以也可以减小外缘部15的面积,能够实现平面形状的尺寸的减小,并且还能够实现成本的降低。进而,由于第3扩散布线层19c以将气密室40包围的方式形成,所以外缘部15也可以不与第2基板30接合。在此情况下,在将晶片状的半导体基板分割为芯片单位而构成上述压力传感器的情况下,也可以不将最容易作用有应力的外缘部15与第2基板接合,能够实现品质提高。
并且,在上述各实施方式中,也可以在第1基板10的一面10a侧形成绝缘膜后配置抗蚀剂,将该抗蚀剂作为掩模,使绝缘膜残留在配置在计量电阻18a~18d之间的部分。由此,能够在计量电阻18a~18d之间的部分抑制发生外方扩散(外扩散),能够抑制在计量电阻18a~18d彼此之间发生泄漏。
另外,在将该绝缘膜布图时,优选的是至少使用与第3扩散布线层19c对置的区域开口的抗蚀剂作为掩模。通过使用这样的抗蚀剂作为掩模,当将绝缘膜布图时,即使第3扩散布线层的杂质浓度变化了,第3扩散布线层的杂质浓度的局部变化量也相等。即,能够使将气密室40包围的方向(周向)的杂质浓度(表面杂质浓度)为一定并且将绝缘膜布图。
此外,在这样配置绝缘膜的情况下,也可以在第1基板10的一面10a中的计量电阻18a~18d之间的部分形成沟槽,在该沟槽内配置绝缘膜。
进而,在上述各实施方式中,第1、第2基板10、30的接合也可以通过阳极接合或中间层接合、熔融接合等接合技术来接合。并且,也可以在接合后进行高温退火等使接合品质提高的处理。
本发明依据实施例进行了记述,但应理解的是本发明并不限定于该实施例或构造。本发明也包含各种各样的变形例及等价范围内的变形。除此以外,各种各样的组合或形态、还有在它们中仅包含一要素、其以上或其以下的其他组合或形态也包含在本发明的范畴或思想范围中。
Claims (6)
1.一种半导体装置,具备:
第1基板(10),具有一面(10a),在上述一面,形成有输出与物理量相应的传感器信号的感测部(18a~18d),并且形成有与上述感测部电连接、通过使杂质扩散而构成的多个扩散布线层(19a~19d);以及
第2基板(30),具有一面(30a),该一面与上述第1基板的一面接合;
在上述第1基板与上述第2基板之间构成气密室(40),上述感测部被封闭在该气密室内;
该半导体装置的特征在于,
上述第1基板中,在上述一面,在内缘部构成有上述多个扩散布线层,并且,将上述多个扩散布线层包围的部分被设为外缘部(15);
上述外缘部在沿着上述第1基板的端部的周向上杂质浓度被设为一定。
2.如权利要求1所述的半导体装置,其特征在于,
上述多个扩散布线层中的1个扩散布线层将上述气密室包围,沿着包围上述气密室的方向的杂质浓度被设为一定。
3.如权利要求1或2所述的半导体装置,其特征在于,
上述外缘部与第2基板的一面接合,形成有气密室。
4.一种半导体装置,具备:
第1基板(10),具有一面(10a),在上述一面,形成有输出与物理量相应的传感器信号的感测部(18a~18d),并且形成有与上述感测部电连接、通过使杂质扩散而构成的多个扩散布线层(19a~19d);以及
第2基板(30),具有一面(30a),该一面与上述第1基板的一面接合;
在上述第1基板与上述第2基板之间构成气密室(40),上述感测部被封闭在该气密室内;
该半导体装置的特征在于,
上述第1基板中,在上述一面,在内缘部构成有上述多个扩散布线层;
上述多个扩散布线层中的1个扩散布线层将上述气密室包围,沿着包围上述气密室的方向的杂质浓度被设为一定。
5.如权利要求4所述的半导体装置,其特征在于,
上述1个扩散布线层与第2基板的一面接合,形成气密室。
6.一种半导体装置的制造方法,是权利要求2、4或5所述的半导体装置的制造方法,其特征在于,
包括以下步骤:
通过使杂质向上述第1基板进行离子注入并热扩散而形成上述扩散布线层;以及
将上述第1基板与上述第2基板接合;
在上述扩散布线层的形成中,包括以下步骤:
在上述第1基板的一面,使用形成有与包围上述气密室的上述1个扩散布线层对应的框状的开口部的掩模,将上述杂质进行离子注入。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-117574 | 2015-06-10 | ||
JP2015117574A JP6176286B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体装置およびその製造方法 |
PCT/JP2016/002333 WO2016199349A1 (ja) | 2015-06-10 | 2016-05-12 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107709949A CN107709949A (zh) | 2018-02-16 |
CN107709949B true CN107709949B (zh) | 2020-06-05 |
Family
ID=57503487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680033006.6A Active CN107709949B (zh) | 2015-06-10 | 2016-05-12 | 半导体装置及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10209155B2 (zh) |
JP (1) | JP6176286B2 (zh) |
CN (1) | CN107709949B (zh) |
WO (1) | WO2016199349A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3569688A4 (en) | 2017-01-12 | 2020-11-11 | Nikon Corporation | CELL CULTURE SUBSTRATE, CULTURE CONTAINER, PROCESS FOR PRODUCING A CELL CULTURE CONTAINER, PROCESS FOR OBTAINING CELLS AND PROCESS FOR CELL CULTURE |
CN112393838A (zh) * | 2021-01-19 | 2021-02-23 | 南京高华科技股份有限公司 | 具有晶圆级自密封真空腔结构的压力传感器及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4079508A (en) * | 1975-08-13 | 1978-03-21 | The Board Of Trustees Of The Leland Stanford Junior University | Miniature absolute pressure transducer assembly and method |
CN1596490A (zh) * | 2002-10-01 | 2005-03-16 | 索尼株式会社 | 激光发生装置及其制造方法 |
CN101382479A (zh) * | 2007-09-07 | 2009-03-11 | 黄荣山 | 用以感测化学物质的微型传感器 |
JP2012195442A (ja) * | 2011-03-16 | 2012-10-11 | Denso Corp | 半導体センサ、及び、その製造方法 |
CN104752424A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4668374A (en) * | 1986-07-07 | 1987-05-26 | General Motors Corporation | Gas sensor and method of fabricating same |
CA1314410C (en) * | 1986-12-08 | 1993-03-16 | Masanori Nishiguchi | Wiring structure of semiconductor pressure sensor |
JP3584635B2 (ja) * | 1996-10-04 | 2004-11-04 | 株式会社デンソー | 半導体装置及びその製造方法 |
US5923952A (en) | 1997-07-18 | 1999-07-13 | Kavlico Corporation | Fusion-bond electrical feed-through |
US20050205951A1 (en) * | 2004-03-18 | 2005-09-22 | Honeywell Internatioanl, Inc. | Flip chip bonded micro-electromechanical system (MEMS) device |
US8569092B2 (en) * | 2009-12-28 | 2013-10-29 | General Electric Company | Method for fabricating a microelectromechanical sensor with a piezoresistive type readout |
US8648468B2 (en) * | 2010-07-29 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hermetic wafer level packaging |
US8569090B2 (en) * | 2010-12-03 | 2013-10-29 | Babak Taheri | Wafer level structures and methods for fabricating and packaging MEMS |
JP5419923B2 (ja) * | 2011-05-09 | 2014-02-19 | 三菱電機株式会社 | センサー素子 |
US9511994B2 (en) * | 2012-11-28 | 2016-12-06 | Invensense, Inc. | Aluminum nitride (AlN) devices with infrared absorption structural layer |
JP2014187354A (ja) * | 2013-02-21 | 2014-10-02 | Ricoh Co Ltd | デバイス、及びデバイスの作製方法 |
JP2014164019A (ja) * | 2013-02-22 | 2014-09-08 | Seiko Epson Corp | 波長可変干渉フィルター、光学フィルターデバイス、光学モジュール、及び電子機器 |
US9481567B2 (en) * | 2014-06-12 | 2016-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | MEMS structure, cap substrate and method of fabricating the same |
-
2015
- 2015-06-10 JP JP2015117574A patent/JP6176286B2/ja active Active
-
2016
- 2016-05-12 WO PCT/JP2016/002333 patent/WO2016199349A1/ja active Application Filing
- 2016-05-12 CN CN201680033006.6A patent/CN107709949B/zh active Active
- 2016-05-12 US US15/580,426 patent/US10209155B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4079508A (en) * | 1975-08-13 | 1978-03-21 | The Board Of Trustees Of The Leland Stanford Junior University | Miniature absolute pressure transducer assembly and method |
CN1596490A (zh) * | 2002-10-01 | 2005-03-16 | 索尼株式会社 | 激光发生装置及其制造方法 |
CN101382479A (zh) * | 2007-09-07 | 2009-03-11 | 黄荣山 | 用以感测化学物质的微型传感器 |
JP2012195442A (ja) * | 2011-03-16 | 2012-10-11 | Denso Corp | 半導体センサ、及び、その製造方法 |
CN104752424A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107709949A (zh) | 2018-02-16 |
JP2017003427A (ja) | 2017-01-05 |
WO2016199349A1 (ja) | 2016-12-15 |
US10209155B2 (en) | 2019-02-19 |
US20180172530A1 (en) | 2018-06-21 |
JP6176286B2 (ja) | 2017-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8490495B2 (en) | Capacitive pressure sensor with vertical electrical feedthroughs and method to make the same | |
KR100502497B1 (ko) | 다이어프램식 반도체 압력 센서 | |
US9835507B2 (en) | Dynamic quantity sensor | |
JP5935352B2 (ja) | Son構造を有する物理量センサの製造方法。 | |
JP5092167B2 (ja) | 半導体圧力センサおよびその製造方法 | |
TWI487659B (zh) | 微機電系統壓力感測器及其製造方法 | |
JP5206726B2 (ja) | 力学量検出装置およびその製造方法 | |
JP5558198B2 (ja) | 半導体圧力センサ | |
US20150008544A1 (en) | Physical quantity sensor | |
JP2011122997A (ja) | 半導体圧力センサ及びその製造方法 | |
US6653702B2 (en) | Semiconductor pressure sensor having strain gauge and circuit portion on semiconductor substrate | |
CN107709949B (zh) | 半导体装置及其制造方法 | |
US20120193733A1 (en) | Capacitance type mems sensor | |
US8471346B2 (en) | Semiconductor device including a cavity | |
JP2013096747A (ja) | 半導体圧力センサおよび半導体圧力センサの製造方法 | |
US6933582B2 (en) | Semiconductor sensor having a diffused resistor | |
CN108701615B (zh) | 半导体装置 | |
JP2017216480A (ja) | 半導体装置およびその製造方法 | |
JP5822978B2 (ja) | 半導体圧力センサ | |
JP2850558B2 (ja) | 半導体圧力センサおよびその製造方法 | |
JP2016051754A (ja) | 半導体装置の製造方法 | |
JP6155648B2 (ja) | ピエゾ抵抗素子及び半導体センサ | |
JP4821839B2 (ja) | 半導体圧力センサの製造方法 | |
JP2013187512A (ja) | 半導体装置 | |
JP2000124466A (ja) | 半導体圧力センサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |