JP6176286B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6176286B2
JP6176286B2 JP2015117574A JP2015117574A JP6176286B2 JP 6176286 B2 JP6176286 B2 JP 6176286B2 JP 2015117574 A JP2015117574 A JP 2015117574A JP 2015117574 A JP2015117574 A JP 2015117574A JP 6176286 B2 JP6176286 B2 JP 6176286B2
Authority
JP
Japan
Prior art keywords
substrate
diffusion wiring
layer
wiring layers
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015117574A
Other languages
English (en)
Other versions
JP2017003427A (ja
Inventor
浩平 山口
浩平 山口
真和 谷藤
真和 谷藤
村田 稔
稔 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015117574A priority Critical patent/JP6176286B2/ja
Priority to PCT/JP2016/002333 priority patent/WO2016199349A1/ja
Priority to CN201680033006.6A priority patent/CN107709949B/zh
Priority to US15/580,426 priority patent/US10209155B2/en
Publication of JP2017003427A publication Critical patent/JP2017003427A/ja
Application granted granted Critical
Publication of JP6176286B2 publication Critical patent/JP6176286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0051Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance
    • G01L9/0052Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements
    • G01L9/0054Transmitting or indicating the displacement of flexible diaphragms using variations in ohmic resistance of piezoresistive elements integral with a semiconducting diaphragm
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Description

本発明は、第1基板と第2基板とが接合されていると共に、第1基板と第2基板との間に気密室を有する半導体装置およびその製造方法に関するものである。
従来より、この種の半導体装置としての圧力センサが提案されている(例えば、特許文献1参照)。具体的には、この圧力センサでは、一面および他面を有する第1基板を備え、第1基板には、他面から凹部が形成されることによってダイヤフラム部が構成されていると共にダイヤフラム部にブリッジ回路を構成するように複数のゲージ抵抗が形成されている。さらに詳述すると、第1基板には、n型のウェル層が形成されており、ウェル層内に複数のゲージ抵抗が形成されている。そして、第1基板の一面には、当該第1基板との間に気密室が構成されると共にゲージ抵抗が気密室に封止されるように、第2基板(キャップ)が接合されている。
また、第1基板には、ウェル層内に、p型の不純物が拡散させることによって構成され、複数のゲージ抵抗と適宜電気的に接続される拡散配線層が形成されている。そして、第1基板の一面のうちの拡散配線層も第2基板と接合されている。
このような圧力センサは、例えば、オイルポンプから排出されたオイルの圧力を検出するものとして用いられる。そして、測定媒体が第1基板に形成された凹部内に導入されると、測定媒体の圧力と気密室(基準圧力室)との差圧に応じてダイヤフラム部が変形する。このため、ダイヤフラム部に形成されたゲージ抵抗が変形することにより、ブリッジ回路の出力電圧が変化して差圧に応じたセンサ信号が出力される。
特開2012−195442号公報
しかしながら、上記のように拡散配線層を有する構成とした場合、拡散配線層と拡散配線層が形成されていない部分では、不純物濃度の差によって微小な突起が形成される。なお、この突起は不純物濃度の差によって形成されるため、拡散配線層と拡散配線層が形成されていない領域との境界に沿って形成される。このため、第1基板と第2基板とを接合すると、第1基板と第2基板との間には、突起に起因する空間(接合不良部分)が形成されることがある。
そして、例えば、図8中の領域A〜Dに示されるように、第1基板の一面における端部に拡散配線層J19a〜19dが達する場合がある。つまり、第1基板の一面における端部に、拡散配線層J19a〜19dと拡散配線層J19a〜19dが形成されていない領域との境界部分が位置する場合がある。なお、図8中の点線は、気密室内に配置される部分と第2基板と接合される部分との境界を示している。また、図8中は、断面図ではないが、理解をし易くするために拡散配線層J19a〜J19dにハッチングを施してある。
この場合、上記のように、拡散配線層と当該拡散配線層が形成されていない領域との間に突起が形成され、第1基板と第2基板との間に当該突起に起因する空間が形成されると、当該空間は外部空間と連通することになる。このため、突起に起因する空間を介して外部空間と気密室とが連通することになり、気密室にリークが発生する可能性がある。
本発明は上記点に鑑みて、気密室にリークが発生することを抑制できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(10a)を有し、一面に、物理量に応じたセンサ信号を出力するセンシング部(18a〜18d)が形成されていると共に、センシング部と電気的に接続され、不純物を拡散させることによって構成された複数の拡散配線層(19a〜19d)が形成されている第1基板(10)と、一面(30a)を有し、当該一面が第1基板の一面と接合される第2基板(30)と、を備え、第1基板と第2基板との間に気密室(40)が構成され、当該気密室内にセンシング部が封止される半導体装置において、第1基板は、一面において、内縁部に複数の拡散配線層が構成されていると共に複数の拡散配線層を取り囲む部分が外縁部(15)とされ、外縁部は、第1基板の端部に沿った周方向において不純物濃度が一定とされていることを特徴としている。
これによれば、第1基板の一面では、不純物濃度が異なることによって形成される突起が当該一面の端部に達することが抑制される。このため、第1基板と第2基板との接合界面において、突起に起因する空間が形成されたとしても、当該空間が外部空間と連通することを抑制できる。したがって、突起に起因する空間を介して気密室と外部空間とが連通することを抑制でき、気密室にリークが発生することを抑制できる。
また、請求項2および3に記載の発明のように、複数の拡散配線層のうちの1つの拡散配線層は、気密室を取り囲み、気密室を取り囲む方向に沿った不純物濃度が一定となるようにしてもよい。
これら請求項2および3に記載の発明によれば、配線部と接合部を共用できるため、平面形状のサイズの低減を図ることができ、コストの低減を図ることもできる。また、請求項2に記載の発明では、外縁部および1つの拡散配線層が気密室を取り囲む2重構造となり、さらに気密室にリークが発生することを抑制できる。さらに、請求項3に記載の発明では、複数の拡散配線層のうちの1つの拡散配線層が気密室を取り囲んでいるため、気密室を取り囲む1つの拡散配線層の外側の外縁部は第2基板と接合されていなくてもよい。このため、ウェハ状の半導体基板がチップ単位に分割されて構成される場合には、最も応力がかかり易い外縁部を第2基板と接合しなくてもよく、品質向上を図ることができる。
請求項4に記載の発明では、請求項2および3に記載の半導体装置の製造方法において、第1基板に不純物をイオン注入すると共に熱拡散させることによって拡散配線層を形成する工程と、第1基板と第2基板とを接合する工程と、を含み、拡散配線層を形成する工程では、気密室を取り囲む1つの拡散配線層と対応する枠状の開口部が形成されたマスクを用いて不純物をイオン注入する工程を行うことを特徴としている。
このように、気密室を取り囲む1つの拡散配線層と対応する枠状の開口部が形成されたマスクを用いてイオン注入することにより、気密室を取り囲む方向に沿って不純物濃度が一定である拡散配線層を形成できる。つまり、拡散配線層を形成する際に、拡散配線層内に不純物濃度の差に起因する微小な突起が形成されることを抑制できる。したがって、気密室にリークが発生することを抑制した半導体装置が製造される。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における半導体装置の断面図である。 図1中の第1基板における一面側の平面図である。 図1中の第2基板における他面側の平面図である。 ブリッジ回路を示す図である。 図1に示す半導体装置の製造工程を示す断面図である。 図5に続く製造工程を示す断面図である。 本発明の第2実施形態における半導体装置の第1基板の一面側の平面図である。 従来の半導体装置における第1基板の一面側の平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明の半導体装置を、自動車等に搭載されてオイルポンプから排出されたオイルの圧力(物理量)を検出する圧力センサに適用した例について説明する。
図1および図2に示されるように、圧力センサは、一面10aおよび他面10bを有する第1基板10を備えている。本実施形態では、第1基板10は、支持基板11、絶縁膜12、半導体層13が順に積層され、一方向を長手方向(図1中紙面左右方向)とする平面矩形状のSOI(Silicon on Insulator)基板で構成されている。そして、半導体層13のうちの絶縁膜12側と反対側の一面にて第1基板10の一面10aが構成され、支持基板11のうちの絶縁膜12側と反対側の一面にて第1基板10の他面10bが構成されている。
なお、本実施形態では、支持基板11シリコン基板で構成され、絶縁膜12はSiOやSiN等で構成され、半導体層13はP型のシリコン基板等で構成されている。また、図1中の第1基板10は、図2中のI−I断面に相当している。
第1基板10には、半導体層13の表層部にN型のウェル層14が形成されている。具体的には、このウェル層14は、半導体層13の内縁部に形成されている。つまり、第1基板10の一面10aにおいて、ウェル層14を取り囲む部分は外縁部15とされている。そして、この外縁部15は、P型であって、ウェル層14を取り囲む周方向において不純物濃度が一定とされている。すなわち、外縁部15は、第1基板10を形造る第1基板10の端部(矩形)に沿った周方向において不純物濃度が一定とされている。言い換えると、第1基板10の10一面aの端部には、不純物濃度が異なる境界部分が位置しない構成とされている。
なお、第1基板10の一面10aにおいて、ウェル層14と外縁部15との境界部分には、不純物濃度の差によって微小な突起が形成されている。つまり、この突起は、ウェル層14と外縁部15との境界に沿って形成されており、第1基板10の一面10aにおいて周方向に形成されている。
また、第1基板10には、長手方向の一端部側(図1および図2中の紙面右側)に、他面10bから凹部16が形成されることでダイヤフラム部17が構成されている。本実施形態では、凹部16は、開口部が八角形状とされ、第1基板10の他面10bから絶縁膜12に達するように形成されている。このため、本実施形態のダイヤフラム部17は、八角形状とされ、凹部16の底面と第1基板10の一面10aとの間に位置する絶縁膜12および半導体層13にて構成されている。
そして、ダイヤフラム部17には、図1および図2に示されるように、第1〜第4ゲージ抵抗18a〜18dが形成されおり、第1〜第4ゲージ抵抗18a〜18dは、図2および図4に示されるように、ブリッジ回路を構成するように第1〜第4拡散配線層19a〜19dよって適宜接続されている。なお、本実施形態では、第1〜第4ゲージ抵抗18a〜18dが本発明のセンシング部に相当している。また、図2は、断面図ではないが、理解をし易くするために第1〜第4拡散配線層19a〜19dにハッチングを施してある。
本実施形態の第1〜第4拡散配線層19a〜19dは、ウェル層14にP型の不純物層が構成されることによって形成されており、図2に示されるように、ウェル層14のうちの当該不純物層が形成されていない領域(第1〜第4拡散配線層19a〜19dが形成されていない領域)にて絶縁分離されている。なお、第1〜第4拡散配線層19a〜19dは、それぞれ表面不純物濃度が一定とされている。
そして、第1拡散配線層19aは、第1ゲージ抵抗18aと第2ゲージ抵抗18bとを接続するように形成され、第2拡散配線層19bは、第2ゲージ抵抗18bと第3ゲージ抵抗18cとを接続するように形成されている。また、第3拡散配線層19cは、第3ゲージ抵抗18cと第4ゲージ抵抗18dとを接続するように形成され、第4拡散配線層19dは、第1ゲージ抵抗18aと第4ゲージ抵抗18dとを接続するように形成されている。特に限定されるものではないが、本実施形態では、第1拡散配線層19aが電源電圧を印加する配線層とされ、第2、第4拡散配線層19b、19dがブリッジ回路の中点電圧を出力する配線層とされ、第3拡散配線層19cがグランドと接続される配線層とされている。
そして、第1〜第4拡散配線層19a〜19dは、それぞれ第1〜第4ゲージ抵抗18a〜18dと接続される部分から第1基板10の他端部側まで引き出され、当該他端部が後述する貫通電極36と電気的に接続されている。
なお、図2中では、貫通電極36と接続される部分を点線で示している。また、第1基板10の一面10aにおいて、ウェル層14と第1〜第4ゲージ抵抗18a〜18d、第1〜第4拡散配線層19a〜19dとの境界部分には、不純物濃度の差によって微小な突起が形成されている。
さらに、半導体層13のうちのウェル層14内には、第1〜第4拡散配線層19a〜19dよりも他端部側に、ウェル層14よりも高不純物濃度とされたN型のコンタクト層20が形成されている。このコンタクト層20は、ウェル層14を所定電位に維持するために後述する貫通電極36と接続される部分である。
また、半導体層13のうちのウェル層14よりも他端部側に位置する部分には、表層部に半導体層13(P型層)よりも高不純物濃度とされたP型のコンタクト層21が形成されている。このコンタクト層21は、半導体層13(半導体層13のうちのウェル層14が形成されていない部分)を所定電位に維持するために後述する貫通電極36と接続される部分である。
そして、図1に示されるように、上記第1基板10の一面10aには、第2基板30が配置されている。第2基板30は、貼り合わせ基板31と、当該貼り合わせ基板31のうちの第1基板10と対向する一面31a側に形成された絶縁膜32とを有しており、一面30aが絶縁膜32のうちの貼り合わせ基板31側と反対側に位置する一面にて構成されている。なお、貼り合わせ基板31はシリコン基板等で構成され、絶縁膜32はSiOやSiN等で構成されている。また、第2基板30の他面30bは、貼り合わせ基板31のうちの一面31aと反対側の他面31bにて構成されている。
貼り合わせ基板31の一面31aには、第1〜第4ゲージ抵抗18a〜18dが形成されている部分と対向する部分に凹部33が形成されている。なお、本実施形態では、凹部33は、凹部16より開口部が大きい八角形状とされたものを図示しているが、凹部33と凹部16との開口部の大きさが等しくされていてもよいし、凹部33は凹部16より開口部が小さくされていてもよい。また、開口部の形状は円形や矩形状であってもよく、適宜変更可能である。さらに、図1では、凹部33の壁面に絶縁膜32が形成されていないものを図示しているが、凹部33の壁面に絶縁膜32が形成されていてもよい。
そして、第2基板30は、絶縁膜32が半導体層13(第1基板10)と接合されている。具体的には、第2基板30は、半導体層13のうちのダイヤフラム部17と異なる領域、つまり、半導体層13の外縁部15、第1〜第4拡散配線層19a〜19d、ウェル層14のうちの第〜1第4拡散配線層19a〜19dが形成されていない領域とそれぞれ接続されている。これにより、凹部33によって第1基板10と第2基板30との間に気密室40が形成され、当該気密室40に第1〜第4ゲージ抵抗18a〜18dが封止される。
なお、図2中における正八角形状の点線は、第1基板10のうちの気密室40内に配置される部分と第2基板30と接合される部分との境界(ダイヤフラム部17の境界)を示している。また、本実施形態では、ダイヤフラム部17のうちの一面10a側には気密室40から所定の圧力が印加されるため、当該気密室40は基準圧力室として機能する。
ここで、上記のように、第1基板10の一面10aにおいて、ウェル層14と外縁部15との境界部分、ウェル層14と第1〜第4ゲージ抵抗18a〜18dおよび第1〜第4拡散配線層19a〜19dとの境界部分には微小な突起が形成されている。しかしながら、本実施形態では、第1基板10は、一面10aの端部が外縁部15にて構成されており、当該端部は周方向において不純物濃度が一定とされている。つまり、第1基板10の一面10aにおいて、突起が一面10aの端部に達しない構成とされている。このため、第1基板10と第2基板30との接合界面において、突起に起因する空間が形成されたとしても、当該空間が外部空間と連通しない。
また、図1および図3に示されるように、第2基板30のうちの他端部側には、当該第2基板30を第1基板10と第2基板30との積層方向に貫通する6つの貫通孔34(図1中では4つのみ図示)が形成されている。具体的には、この貫通孔34は、第1〜第4拡散配線層19a〜19dの他端部およびコンタクト層20、21をそれぞれ露出させるように形成されている。そして、貫通孔34の壁面には、TEOS(Tetra ethyl ortho silicate)等で構成される絶縁膜35が成膜され、絶縁膜35上にはAl等で構成される貫通電極36が第1〜第4拡散配線層19a〜19dおよびコンタクト層20、21と適宜電気的に接続されるように形成されている。なお、図1中の第2基板30は、図3中のI−I断面に相当している。
また、第2基板30の他面30b(貼り合わせ基板31の他面31b)には、絶縁膜37が形成されており、絶縁膜37上に貫通電極36および外部回路と図示しないボンディングワイヤ等を介して電気的に接続されるパッド部38が形成されている。なお、本実施形態では、貫通電極36およびパッド部38はAl等にて構成され、絶縁膜37はTEOS等で構成される。
以上が本実施形態における圧力センサの構成である。このような圧力センサでは、N型のウェル層14(コンタクト層20)が、P型の第1〜第4ゲージ抵抗18a〜18d、第1〜第4拡散配線層19a〜19d、半導体層13(コンタクト層21)より高電位とされた状態で圧力の検出を行う。つまり、N型のウェル層14と、P型の第1〜第4ゲージ抵抗18a〜18d、第1〜第4拡散配線層19a〜19d、半導体層13(コンタクト層21)とで構成されるダイオードに逆バイアスが印加される状態で圧力の検出を行う。
そして、ダイヤフラム部17のうちの他面10b側に測定媒体の圧力が印加されると、この圧力と一面10a側に印加される気密室40からの圧力(基準圧力)との差圧に応じてダイヤフラム部17が変形し、当該変形に応じたセンサ信号が出力される。このため、このセンサ信号に基づいて測定媒体の圧力が検出される。
次に、上記半導体装置の製造方法について図5および図6を参照しつつ説明する。なお、図5および図6は、図1に対応する部分の断面図である。
まず、図5(a)に示されるように、支持基板11、絶縁膜12、半導体層13が順に積層された第1基板10を用意し、一面10aにマスクを形成する。そして、N型の不純物をイオン注入すると共に熱拡散させることによって上記ウェル層14を形成する。なお、この工程では、ウェル層14と外縁部15との境界部分に不純物濃度の差によって微小な突起が形成されるが、当該突起はウェル層14と外縁部15との境界に沿って形成される。つまり、突起は第1基板10の一面10aの端部に達しない。
次に、図5(b)に示されるように、第1基板10の一面10aに再びマスクを形成し、P型の不純物をイオン注入すると共に熱拡散させることによって上記第1〜第4ゲージ抵抗18a〜18d、第1〜第4拡散配線層19a〜19d、コンタクト層21を形成する。同様に、第1基板10の一面10aにマスクを形成し、N型の不純物をイオン注入すると共に熱拡散させることによって上記コンタクト層20を形成する。
なお、この工程においても、上記図5(a)の工程と同様に、ウェル層14と、第1〜第4ゲージ抵抗18a〜18d、第1〜第4拡散配線層19a〜19d、コンタクト層20、21との境界部分に不純物濃度の差によって微小な突起が形成される。また、この工程では、イオン注入時のクロスコンタミネーション等を抑制するため、スルー酸化膜を形成し、当該スルー酸化膜を介してイオン注入を行うようにしてもよい。
そして、上記図5(a)および(b)とは別工程において、貼り合わせ基板31を用意し、貼り合わせ基板31の一面31aに熱酸化等によって絶縁膜32を形成する。その後、絶縁膜32上にマスクを形成し、ドライエッチング等で凹部33を形成することによって第2基板30を用意する。
次に、図6(a)に示されるように、第1基板10と第2基板30とを接合する。本実施形態では、まず、第1基板10の一面10a(接合面)および第2基板30の一面30a(接合面)にArイオンビーム等を照射し、各接合面を活性化させる。そして、第1基板10および第2基板30に適宜設けられたアライメントマーク等を用いて赤外顕微鏡等によるアライメントを行い、室温〜550°の低温で接合するいわゆる直接接合により、第1基板10と第2基板30とを接合する。これにより、第1基板10と第2基板30の凹部33との間の空間を含んで気密室40が構成され、当該気密室40に第1〜第4ゲージ抵抗18a〜18dが封止される。
このとき、第1基板10の一面には上記のように突起が形成されているため、当該突起が形成されている部分では空間が発生する可能性がある。しかしながら、本実施形態では、突起は、第1基板10の一面における端部に達していないため、当該空間が外部空間と連通することを抑制できる。したがって、気密室40と外部空間とが連通することを抑制でき、気密室40からリークが発生することを抑制できる。
続いて、図6(b)に示されるように、第2基板30に、第1基板10と第2基板30との積層方向に貫通し、第1〜第4拡散配線層19a〜19dの他端部、およびコンタクト層20、21を露出させる6個の貫通孔34をドライエッチング等で形成する(図6(b)中では4個のみ図示)。そして、各貫通孔34の壁面にTEOS等の絶縁膜35を成膜する。このとき、第2基板30の他面30b側に形成された絶縁膜にて上記絶縁膜37が構成される。次に、各貫通孔34の底部に形成された絶縁膜35を除去する。そして、各貫通孔34にスパッタ法や蒸着法等でAlやAl−Si等の金属膜を成膜することにより、第1〜第4拡散配線層19a〜19dの他端部、およびコンタクト層20、21と電気的に接続される貫通電極36を形成する。次に、絶縁膜37上に形成された金属膜を適宜パターニングして貫通電極36と電気的に接続されるパッド部38を形成する。
その後、図6(c)に示されるように、第1基板10の他面10bにマスクを形成し、ドライエッチング等で凹部16を形成してダイヤフラム部17を構成することにより、上記図1に示す圧力センサが製造される。
なお、上記では、1つの圧力センサの製造方法について説明したが、ウェハ状の第1基板10と第2基板30とを用意し、ウェハ状のまま上記各工程を行った後にこのものをダイシングカットしてチップ単位に分割するようにしてもよい。
以上説明したように、本実施形態では、第1基板10の一面10aにおいて、第1基板10の一面10aの端部には、不純物濃度が異なる境界部分が存在しない外縁部15が構成されている。つまり、第1基板10の一面10aにおける端部には、不純物濃度の差に起因する突起が達しない構成とされている。このため、第1基板10と第2基板30との接合界面において、突起に起因する空間が形成されたとしても、当該空間が外部空間と連通しない。したがって、突起に起因する空間を介して気密室40と外部空間とが連通することを抑制でき、気密室40からリークが発生することを抑制できる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して第1〜第4拡散配線層19a〜19dの形成箇所を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図7に示されるように、第3拡散配線層19cが気密室40(第1、第2、第4拡散配線層19a、19b、19d)を取り囲むように形成されている。つまり、第1基板10の一面10aは、外縁部15よりも内側の領域において、第3拡散配線層19cによっても気密室40を取り囲む方向(周方向)の不純物濃度(表面不純物濃度)が一定とされている。
これによれば、第3拡散配線層19cが第1、第2、第4拡散配線層19a、19b、19dを取り囲むように形成されている。すなわち、本実施形態では、外縁部15、第3拡散配線層19cが気密室40(第1、第2、第4拡散配線層19a、19b、19d)を取り囲む2重構造とされている。このため、第1基板10の外縁部15と第2基板30との間の接合界面に仮に空間が発生したとしても、第3拡散配線層19cと第2基板30との接合部分にて当該空間と気密室40とが連通することを抑制できる。このため、さらに気密室40からリークが発生することを抑制できる。
なお、本実施形態では、基本的には上記第1実施形態の製造方法と同様に製造されるが、図5(b)の工程では、第3拡散配線層19cと対向する部分が開口されたマスクを用いて不純物をイオン注入する。つまり、マスクとして枠状の開口部が形成されたものを用いて不純物をイオン注入する。言い換えると、マスクとして、第3拡散配線層19cと対向する部分の開口部が一繋ぎとされており、分断されていないものを用いて不純物をイオン注入する。そして、気密室40を取り囲む方向(周方向)の不純物濃度(表面不純物濃度)が一定となるように第3拡散配線層19cを形成すると共に、第1〜第4ゲージ抵抗18a〜18d、第1、第2、第4拡散配線層19a、19b、19d、コンタクト層20、21を形成する。つまり、第2基板30と接合する前において、気密室40を取り囲む方向(周方向)の不純物濃度(表面不純物濃度)が一定となるように第3拡散配線層19cを形成する。これにより、第3拡散配線層19cを形成した際、第3拡散配線層19c内に不純物濃度の差に起因する微小な突起が形成されることを抑制できる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、圧力センサを例に挙げて説明したが、本発明は拡散配線層を有し、当該拡散配線層が第2基板30と接合される半導体装置に適用することができる。
また、上記各実施形態において、半導体層13、第1〜第4ゲージ抵抗18a〜18d、第1〜第4拡散配線層19a〜19d、コンタクト層21をN型とし、ウェル層14およびコンタクト層20をP型としてもよい。
そして、上記各実施形態において、ダイヤフラム部17は、半導体層13のみで構成されていてもよい。つまり、凹部16によって絶縁膜12が除去されていてもよい。
また、上記第2実施形態において、第3拡散配線層19cではなく、別の拡散配線層によって他の拡散配線層を取り囲むようにしてもよい。
さらに、上記第2実施形態では、外縁部15は、ウェル層14を取り囲む周方向において不純物濃度が一定とされていなくてもよい。また、上記第2実施形態では、外縁部15は、ウェル層15を取り囲まず、分断されていてもよい。このような圧力センサとしても、第3拡散配線層19cが気密室40(第1、第2、第4拡散配線層19a、19b、19d)を取り囲むように形成されているため、気密室40からリークが発生することを抑制できる。また、第3拡散配線層19cが気密室40を取り囲むように形成されているため、外縁部15の面積を小さくしてもよく、平面形状のサイズの低減を図ることができると共に、コストの低減を図ることもできる。さらに、第3拡散配線層19cが気密室40を取り囲むように形成されているため、外縁部15が第2基板30と接合されていなくてもよい。この場合、ウェハ状の半導体基板をチップ単位に分割して上記圧力センサを構成する場合、最も応力がかかり易い外縁部15を第2基板と接合しなくてもよく、品質向上を図ることができる。
そして、上記各実施形態において、第1基板10の一面10a側に絶縁膜を形成した後にレジストを配置し、当該レジストをマスクとして、絶縁膜をゲージ抵抗18a〜18dの間に配置される部分に残すようにしてもよい。これによれば、ゲージ抵抗18a〜18dの間の部分にて外方拡散(アウトディフュージョン)が発生することを抑制でき、ゲージ抵抗18a〜18d同士の間でリークが発生することを抑制できる。
なお、当該絶縁膜をパターニングする際には、少なくとも第3拡散配線層19cと対向する領域が開口したレジストをマスクとして用いることが好ましい。このようなレジストをマスクとして用いることにより、絶縁膜をパターニングする際、第3拡散配線層の不純物濃度が変化したとしても、第3拡散配線層の不純物濃度の局所的な変化量は等しくなる。つまり、気密室40を取り囲む方向(周方向)の不純物濃度(表面不純物濃度)を一定としつつ、絶縁膜をパターニングすることができる。
また、このように絶縁膜を配置する場合には、第1基板10の一面10aのうちのゲージ抵抗18a〜18dの間の部分にトレンチを形成し、当該トレンチ内に絶縁膜を配置するようにしてもよい。
さらに、上記各実施形態において、第1、第2基板10、30の接合は、陽極接合や中間層接合、フージョン接合等の接合技術によって接合されてもよい。そして、接合後に、高温アニール等の接合品質を向上させる処理が行われていてもよい。
10 第1基板
10a 一面
18a〜18d 第1〜第4ゲージ抵抗
19a〜19d 第1〜第4拡散配線層
30 第2基板
30a 一面
40 気密室

Claims (4)

  1. 一面(10a)を有し、前記一面に、物理量に応じたセンサ信号を出力するセンシング部(18a〜18d)が形成されていると共に、前記センシング部と電気的に接続され、不純物を拡散させることによって構成された複数の拡散配線層(19a〜19d)が形成されている第1基板(10)と、
    一面(30a)を有し、当該一面が前記第1基板の一面と接合される第2基板(30)と、を備え、
    前記第1基板と前記第2基板との間に気密室(40)が構成され、当該気密室内に前記センシング部が封止される半導体装置において、
    前記第1基板は、前記一面において、内縁部に前記複数の拡散配線層が構成されていると共に前記複数の拡散配線層を取り囲む部分が外縁部(15)とされ、
    前記外縁部は、前記第1基板の端部に沿った周方向において不純物濃度が一定とされていることを特徴とする半導体装置。
  2. 前記複数の拡散配線層のうちの1つの拡散配線層は、前記気密室を取り囲んでおり、前記気密室を取り囲む方向に沿った不純物濃度が一定とされていることを特徴とする請求項1に記載の半導体装置。
  3. 一面(10a)を有し、前記一面に、物理量に応じたセンサ信号を出力するセンシング部(18a〜18d)が形成されていると共に、前記センシング部と電気的に接続され、不純物を拡散させることによって構成された複数の拡散配線層(19a〜19d)が形成されている第1基板(10)と、
    一面(30a)を有し、当該一面が前記第1基板の一面と接合される第2基板(30)と、を備え、
    前記第1基板と前記第2基板との間に気密室(40)が構成され、当該気密室内に前記センシング部が封止される半導体装置において、
    前記第1基板は、前記一面において、内縁部に前記複数の拡散配線層が構成されており、
    前記複数の拡散配線層のうちの1つの拡散配線層は、前記気密室を取り囲んでおり、前記気密室を取り囲む方向に沿った不純物濃度が一定とされていることを特徴とする半導体装置。
  4. 請求項2または3に記載の半導体装置の製造方法において、
    前記第1基板に不純物をイオン注入すると共に熱拡散させることによって前記拡散配線層を形成する工程と、
    前記第1基板と前記第2基板とを接合する工程と、を含み、
    前記拡散配線層を形成する工程では、前記第1基板の一面に、前記気密室を取り囲む前記1つの拡散配線層と対応する枠状の開口部が形成されたマスクを用いて前記不純物をイオン注入する工程を行うことを特徴とする半導体装置の製造方法。

JP2015117574A 2015-06-10 2015-06-10 半導体装置およびその製造方法 Active JP6176286B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015117574A JP6176286B2 (ja) 2015-06-10 2015-06-10 半導体装置およびその製造方法
PCT/JP2016/002333 WO2016199349A1 (ja) 2015-06-10 2016-05-12 半導体装置およびその製造方法
CN201680033006.6A CN107709949B (zh) 2015-06-10 2016-05-12 半导体装置及其制造方法
US15/580,426 US10209155B2 (en) 2015-06-10 2016-05-12 Physical quantity sensing semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015117574A JP6176286B2 (ja) 2015-06-10 2015-06-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017003427A JP2017003427A (ja) 2017-01-05
JP6176286B2 true JP6176286B2 (ja) 2017-08-09

Family

ID=57503487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015117574A Active JP6176286B2 (ja) 2015-06-10 2015-06-10 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10209155B2 (ja)
JP (1) JP6176286B2 (ja)
CN (1) CN107709949B (ja)
WO (1) WO2016199349A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018131661A1 (ja) 2017-01-12 2018-07-19 株式会社ニコン 細胞培養基材、培養容器、細胞培養容器の製造方法、細胞の取得方法、細胞の培養方法
CN112393838A (zh) * 2021-01-19 2021-02-23 南京高华科技股份有限公司 具有晶圆级自密封真空腔结构的压力传感器及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079508A (en) * 1975-08-13 1978-03-21 The Board Of Trustees Of The Leland Stanford Junior University Miniature absolute pressure transducer assembly and method
US4668374A (en) * 1986-07-07 1987-05-26 General Motors Corporation Gas sensor and method of fabricating same
CA1314410C (en) * 1986-12-08 1993-03-16 Masanori Nishiguchi Wiring structure of semiconductor pressure sensor
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
US5923952A (en) 1997-07-18 1999-07-13 Kavlico Corporation Fusion-bond electrical feed-through
JP2004128139A (ja) * 2002-10-01 2004-04-22 Sony Corp レーザ光発生装置及びその製造方法
US20050205951A1 (en) * 2004-03-18 2005-09-22 Honeywell Internatioanl, Inc. Flip chip bonded micro-electromechanical system (MEMS) device
CN101382479A (zh) * 2007-09-07 2009-03-11 黄荣山 用以感测化学物质的微型传感器
US8569092B2 (en) * 2009-12-28 2013-10-29 General Electric Company Method for fabricating a microelectromechanical sensor with a piezoresistive type readout
US8648468B2 (en) * 2010-07-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Hermetic wafer level packaging
US8569090B2 (en) * 2010-12-03 2013-10-29 Babak Taheri Wafer level structures and methods for fabricating and packaging MEMS
JP5673255B2 (ja) * 2011-03-16 2015-02-18 株式会社デンソー 半導体センサ、及び、その製造方法
JP5419923B2 (ja) * 2011-05-09 2014-02-19 三菱電機株式会社 センサー素子
US9511994B2 (en) * 2012-11-28 2016-12-06 Invensense, Inc. Aluminum nitride (AlN) devices with infrared absorption structural layer
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
JP2014164019A (ja) * 2013-02-22 2014-09-08 Seiko Epson Corp 波長可変干渉フィルター、光学フィルターデバイス、光学モジュール、及び電子機器
CN104752424B (zh) * 2013-12-27 2019-05-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9481567B2 (en) * 2014-06-12 2016-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS structure, cap substrate and method of fabricating the same

Also Published As

Publication number Publication date
CN107709949B (zh) 2020-06-05
WO2016199349A1 (ja) 2016-12-15
JP2017003427A (ja) 2017-01-05
CN107709949A (zh) 2018-02-16
US20180172530A1 (en) 2018-06-21
US10209155B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
JP5783297B2 (ja) 力学量センサ
JP5935352B2 (ja) Son構造を有する物理量センサの製造方法。
JP5649474B2 (ja) 静電容量型圧力センサおよび静電容量型圧力センサの製造方法
JP5874609B2 (ja) 半導体装置およびその製造方法
JP2013160532A (ja) 静電容量型圧力センサおよびその製造方法
JP6176286B2 (ja) 半導体装置およびその製造方法
WO2017150343A1 (ja) 半導体装置
JP2005109048A (ja) 光半導体集積回路装置の製造方法
JP6287600B2 (ja) 温度センサ
JP2014022485A (ja) 半導体装置及びその製造方法
JP2011176047A (ja) 半導体装置及びその製造方法
JP2016051754A (ja) 半導体装置の製造方法
JP2014102225A (ja) 物理量センサおよびその製造方法
JP6237515B2 (ja) 圧力センサおよびその製造方法
JP7486457B2 (ja) 半導体圧力センサ及び半導体圧力センサの製造方法
JP2013187512A (ja) 半導体装置
JP5617801B2 (ja) 半導体装置およびその製造方法
JP6515691B2 (ja) 半導体装置の製造方法
JP6142735B2 (ja) 半導体圧力センサ
JP2008100325A (ja) Mems・半導体複合回路及びその製造方法
JP2015198162A (ja) 半導体装置の製造方法
JP2022158097A (ja) 半導体圧力センサ及び半導体圧力センサの製造方法
JP6142736B2 (ja) 半導体圧力センサ
JP2016066648A (ja) 半導体装置およびその製造方法
WO2018003353A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R151 Written notification of patent or utility model registration

Ref document number: 6176286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250