JP2016066648A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】気密室の圧力が変動することを抑制すると共に接合強度が低下することを抑制し、さらに大型化も抑制する半導体装置およびその製造方法を提供する。【解決手段】第１基板１０と第２基板２１、絶縁膜２２とが接合され、第１基板１０と第２基板２１、絶縁膜２２の窪み部２０ｃとの間の空間を含んで気密室３１が構成された半導体装置において、第２基板２０に第１基板１０との間に封止室３２を構成し、かつ、第１基板１０の一面１０ａのうちの第２基板２０の一面２０ｃと接合される領域を分断せず、接合領域が一繋ぎとなる溝部２０ｄを形成する。【選択図】図１

Description

本発明は、第１基板に第２基板が接合され、第１基板と第２基板との間に気密室が構成された半導体装置およびその製造方法に関するものである。

従来より、この種の半導体装置として、次のものが提案されている（例えば、特許文献１参照）。すなわち、この半導体装置では、第１基板にはセンシング部が形成されており、第２基板には、第１基板の一面のうちのセンシング部と対向する部分に窪み部が形成されている。そして、この第２基板は、第１基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されるように、第１基板に接合されている。また、第２基板には、窪み部を囲む枠状であり、第１基板との間で封止室を構成する溝部が形成されている。なお、気密室は、センシング部の機能に応じた所定の圧力とされている。

このような半導体装置は、次のように製造される。すなわち、まず、第１基板にセンシング部を形成すると共に、第２基板に窪み部および溝部を形成する。そして、第１基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されると共に、第１基板と溝部との間を含む空間にて封止室が構成されるように、第１基板と第２基板とを接合する。具体的には、まず、第１基板と第２基板との接合面に親水性処理を施し、第１、第２基板とを貼り合わせることによって第１基板と第２基板とを水素結合する。そして、第１基板と第２基板との接合強度を高くするため、熱処理して第１基板と第２基板との接合を水素結合から共有結合にする。以上のようにして、上記半導体装置が製造される。

これによれば、第１、第２基板を熱処理して共有結合にする際、第１基板と第２基板との接合界面からデガス（水蒸気）が発生するが、当該デガスの一部は封止室に侵入する。このため、熱処理した際に発生するデガスが気密室に侵入することを抑制でき、デガスによって気密室の圧力が変動することを抑制できる。

特開２００１−１９６４８６号公報

しかしながら、上記半導体装置では、第２基板には、窪み部を囲むように枠状の溝部が形成されている。このため、第１基板と第２基板とは、接合領域が溝部よりも内側の領域と外側の領域とで分断されることになり、接合強度が低下してしまう。この問題を解決するため、単純には、第１、第２基板を大きくすることによって接合領域を大きくすればよいが、第１、第２基板を大きくした場合には半導体装置が大型化するという新たな問題が発生する。

本発明は上記点に鑑みて、気密室の圧力が変動することを抑制でき、かつ、接合強度が低下することを抑制しつつ、大型化することも抑制できる半導体装置およびその製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、一面（１０ａ）を有する第１基板（１０）と、一面（２０ａ）を有し、一面に窪み部（２０ｃ）が形成され、当該一面が第１基板の一面と対向する状態で第１基板と接合されている第２基板（２１、２２）と、を備え、第１基板と第２基板の窪み部との間の空間を含んで気密室（３１）が構成された半導体装置において、以下の点を特徴としている。

すなわち、第２基板には、一面のうちの窪み部が形成された領域と異なる領域に溝部（２０ｄ）が形成され、第１基板と第２基板の溝部との間の空間を含んで封止室（３２）が構成されており、第１基板の一面のうちの第２基板の一面と接合される領域は、一繋ぎとなっていることを特徴としている。

これによれば、第１基板と第２基板との接合界面から発生するデガスの一部は封止室に侵入する。このため、気密室の圧力が変動することを抑制できる。また、第１基板の一面のうちの第２基板と接合される領域は、一繋ぎとなっており、溝部によって分断されていない。このため、第１基板と第２基板との接合強度が低下することを抑制できる。つまり、第１基板と第２基板とを大きくしなくても所定の接合強度を維持できる。このため、本発明によれば、接合強度が低下することを抑制しつつ、半導体装置が大型化することも抑制できる。

また、請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の半導体装置の製造方法であって、第１基板を用意し、第１基板の一面側にセンシング部を形成する工程と、第２基板を用意し、第２基板の一面側に窪み部および溝部を形成する工程と、第１基板の一面および第２基板の一面に水酸基を付与する親水性処理を行う工程と、気密室および封止室が構成されるように、第１基板の一面と第２基板の一面とを水素結合にて接合する工程と、熱処理することにより、第１基板の一面と第２基板の一面とを共有結合にて接合する工程と、を行うことを特徴としている。

これによれば、熱処理した際に第１基板と第２基板との接合界面から発生するデガスの一部は封止室に侵入するため、気密室の圧力が変動することを抑制できる。また、第１基板の一面のうちの第２基板と接合される領域は、一繋ぎとなっており、溝部によって分断されていない。このため、第１基板と第２基板との接合強度が低下することを抑制できる。つまり、第１基板と第２基板とを大きくしなくても所定の接合強度を維持でき、接合強度が低下することを抑制しつつ、大型化することを抑制した半導体装置を製造できる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における半導体装置の断面図である。 図１に示すキャップ基板の一面側の窪み部近傍の平面図である。 図１に示す半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 本発明の第２実施形態におけるキャップ基板の一面側の窪み部近傍の平面図である。 本発明の第３実施形態における半導体装置の断面図である。 図６に示すキャップ基板の一面側の窪み部近傍の平面図である。 本発明の他の実施形態における半導体装置の断面図である。 本発明の他の実施形態における半導体装置の断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明の半導体装置を加速度を検出する加速度センサに適用した例について説明する。

図１に示されるように、本実施形態の加速度センサは、一面１０ａを有するセンサ基板１０を備えている。本実施形態では、センサ基板１０は、支持基板１１、絶縁膜１２、半導体層１３が順に積層されたＳＯＩ（Silicon on Insulator）基板が用いられ、一方向（図１中紙面左右方向）を長手方向とする矩形板状とされている。

なお、本実施形態では、センサ基板１０が本発明の第１基板に相当し、半導体層１３のうちの絶縁膜１２と反対側の一面がセンサ基板１０の一面１０ａを構成している。また、支持基板１１および半導体層１３はシリコン基板等で構成され、絶縁膜１２は酸化膜等で構成されている。

そして、センサ基板１０には、一面１０ａ側（半導体層１３）の略中央部に物理量としての加速度に応じたセンサ信号を出力するセンシング部１４が形成されている。本実施形態では、このセンシング部１４は、可動部および固定部が溝部１５によって区画形成された周知の構成とされている。簡単に説明すると、可動部は、矩形状の錘部の両端が梁部を介してアンカー部に一体に連結され、当該錘部の側面に可動電極が形成されている。固定部は、可動電極の側面と所定の検出間隔離間し、かつ、可動電極と平行に形成された固定電極を有している。

また、絶縁膜１２のうちのセンシング部１４と対向する部分には、犠牲層エッチング等によって開口部１６が形成されている。これにより、可動電極および固定電極は、支持基板１１に対して浮遊した状態とされている。

このため、センシング部１４は、加速度が印加されると、可動電極（錘部）が加速度に応じて変位することで可動電極と固定電極との間隔が変化し、加速度に応じたセンサ信号（容量変化）を出力する。

そして、図１に示されるように、上記センサ基板１０の一面１０ａには、一面２０ａおよび当該一面２０ａと対向する他面２０ｂを有し、センサ基板１０と同じ平面形状とされたキャップ基板２０が接合されている。

キャップ基板２０は、センサ基板１０側の一面２１ａおよび当該一面２１ａと対向する他面２１ｂを有する基板２１と、基板２１の一面２１ａに形成された絶縁膜２２と、基板２１の他面２１ｂに形成された絶縁膜２３とを有している。本実施形態では、基板２１の一面２１ａに形成された絶縁膜２２のうちの基板２１と反対側の一面がキャップ基板２０の一面２０ａを構成し、基板２１の他面２１ｂに形成された絶縁膜２３のうちの基板２１と反対側の一面がキャップ基板２０の他面２０ｂを構成している。

基板２１は、シリコン基板等で構成され、一面２１ａのうちのセンシング部１４と対向する部分に凹み部２１ｃが形成されている。そして、本実施形態では、絶縁膜２２は、基板２１における凹み部２１ｃの壁面にも形成されている。これにより、キャップ基板２０には、凹み部２１ｃの壁面に形成された絶縁膜２２で囲まれる領域にて窪み部２０ｃが構成されている。なお、本実施形態では、基板２１および絶縁膜２２が本発明の第２基板に相当している。

そして、このようなキャップ基板２０は、センサ基板１０とキャップ基板２０における窪み部２０ｃとの間の空間を含んで気密室３１が構成され、当該気密室３１にセンシング部１４が封止されるように、センサ基板１０と接合されている。

また、キャップ基板２０には、図１および図２に示されるように、一面２０ａ側に溝部２０ｄが形成されている。本実施形態では、溝部２０ｄは、窪み部２０ｃの周囲に当該窪み部２０ｃを囲むように複数形成されており、互いの溝部２０ｄが離間して形成されている。つまり、溝部２０ｄは、窪み部２０ｃを囲む枠状のものが複数に分断された状態となるように形成されている。そして、センサ基板１０とキャップ基板２０における溝部２０ｄとの間の空間を含んで封止室３２が構成されている。つまり、センサ基板１０とキャップ基板２０との間には、複数の封止室３２が構成されており、各封止室３２は互いに分断されている。このため、センサ基板１０の一面１０ａのうちのキャップ基板２０の一面２０ａと接合される接合領域は、溝部２０ｄによって分断されず、一繋ぎとなっている。言い換えると、センサ基板１０とキャップ基板２０との接合界面は、一繋ぎとなっている。

なお、本実施形態の溝部２０ｄは、キャップ基板２０の一面２０ａのうちの窪み部２０ｃと、当該キャップ基板２０の外縁（当該キャップ基板２０を形造る各辺）との間において、窪み部２０ｃ側に形成されている。

また、キャップ基板２０には、センサ基板１０とキャップ基板２０との積層方向に当該キャップ基板２０を貫通してセンシング部１４の一部を露出させる複数の貫通孔２４が形成されている。そして、貫通孔２４の壁面には、ＴＥＯＳ等で構成される絶縁膜２５を介してＡｌ等で構成される貫通電極２６がセンシング部１４と電気的に接続されるように形成されている。また、キャップ基板２０の他面２０ｂ（絶縁膜２３）上には、貫通電極２６と電気的に接続されるパッド部２７が形成されている。

以上が本実施形態における加速度センサの構成である。次に、上記加速度センサの製造方法について図３および図４を参照しつつ説明する。

まず、図３（ａ）に示されるように、支持基板１１、絶縁膜１２、半導体層１３が順に積層されたセンサ基板１０を用意する。そして、従来の製造方法と同様に、ドライエッチング等で半導体層１３に溝部１５を形成してセンシング部１４を形成すると共に、犠牲層エッチング等で絶縁膜１２に開口部１６を形成する。

続いて、図３（ｂ）に示されるように、図３（ａ）とは別工程において、基板２１を用意し、基板２１の一面２１ａにドライエッチング等で凹み部２１ｃを形成する。そして、基板２１の一面２１ａにＣＶＤ（Chemical Vapor Deposition）法等で絶縁膜２２を形成する。これにより、絶縁膜２２が基板２１の一面２１ａおよび凹み部２１ｃの壁面に沿って形成されるため、キャップ基板２０の窪み部２０ｃが構成されると共に、キャップ基板２０の一面２０ａが絶縁膜２２にて構成される。

次に、図３（ｃ）に示されるように、基板２１の一面２１ａ側からドライエッチング等を行い、上記溝部２０ｄを形成する。

続いて、図４（ａ）に示されるように、センサ基板１０と絶縁膜２２との間に気密室３１および封止室３２が構成されるように、センサ基板１０と絶縁膜２２が形成された基板２１とを接合する。本実施形態では、まず、センサ基板１０の接合面（半導体層１３）および絶縁膜２２の接合面をＲＣＡ等で洗浄することにより、各接合面に多数の水酸基を付与する親水性処理を行う。その後、センサ基板１０および基板２１に適宜設けられたアライメントマーク等を用いて赤外顕微鏡等によるアライメントを行い、室温でセンサ基板１０と絶縁膜２２が形成された基板２１とを貼り合わせることによってセンサ基板１０と絶縁膜２２とを接合する。なお、この工程が終了した後では、センサ基板１０と絶縁膜２２とは水素結合によって接合されている。

次に、図４（ｂ）に示されるように、図４（ａ）の工程まで行ったものを２００〜１１００℃程度まで加熱する熱処理を行い、センサ基板１０と絶縁膜２２との接合強度を高くするために、センサ基板１０と絶縁膜２２との接合を水素結合から共有結合に変更する。

このとき、センサ基板１０と絶縁膜２２との接合界面では、Ｓｉ−ＯＨ＋Ｓｉ−ＯＨ→Ｓｉ−Ｏ−Ｓｉ＋Ｈ_２Ｏという化学反応が発生し、センサ基板１０と絶縁膜２２との接合界面からデガス（水蒸気）４０が発生する。しかしながら、本実施形態では、センサ基板１０と絶縁膜２２との間に封止室３２が構成されており、デガス４０の一部、特に封止室３２に対して気密室３１側と反対側に位置する接合界面にて発生するデガス４０は封止室３２に侵入する。このため、この部分の接合界面にて発生するデガス４０によって気密室３１の圧力が変動することを抑制できる。

続いて、図４（ｃ）に示されるように、センシング部１４の一部が露出するように、ドライエッチング等で基板２１、絶縁膜２２を貫通する貫通孔２４を形成する。そして、各貫通孔２４の壁面にＴＥＯＳ等の絶縁膜２５を成膜する。このとき、基板２１の他面２１ｂ側に形成された絶縁膜にて上記絶縁膜２３が構成される。次に、各貫通孔２４の底部に形成された絶縁膜２５を除去する。そして、各貫通孔２４にスパッタ法や蒸着法等でＡｌやＡｌ−Ｓｉ等の金属膜を成膜することにより、センシング部１４と電気的に接続される貫通電極２６を形成する。その後、絶縁膜２３上に形成された金属膜をパターニングして貫通電極２６と電気的に接続されるパッド部２７を形成することにより、上記図１に示す加速度センサが製造される。

なお、上記では、１つの加速度センサの製造方法について説明したが、ウェハ状のセンサ基板１０と基板２１とを用意し、ウェハ状のまま上記各工程を行った後にこのものをダイシングカットしてチップ単位に分割するようにしてもよい。

以上説明したように、本実施形態では、センサ基板１０とキャップ基板２０との間には封止室３２が構成されており、センサ基板１０とキャップ基板２０との接合界面から発生するデガス４０の一部は封止室３２に侵入する。このため、気密室３１の圧力が変動することを抑制できる。

また、センサ基板１０の一面１０ａのうちのキャップ基板２０と接合される領域は、一繋ぎとなっており、溝部２０ｄによって分断されていない。このため、センサ基板１０とキャップ基板２０との接合強度が低下することを抑制できる。つまり、センサ基板１０とキャップ基板２０（基板２１）とを大きくしなくても所定の接合強度を維持できる。したがって、本実施形態によれば、接合強度が低下することを抑制しつつ、半導体装置が大型化することも抑制できる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して溝部２０ｄを形成する部分を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図５に示されるように、キャップ基板２０の一面２０ａに対する法線方向から視たとき、溝部２０ｄは、窪み部２０ｃの中心を通り、一面２０ａの面方向に沿った方向の全ての仮想直線Ｌ（図５中では２本のみ図示）に対して少なくも１つが交差するように形成されている。言い換えると、溝部２０ｄは、キャップ基板２０の一面２０ａにおいて、窪み部２０ｃの中心から放射状に伸びる全ての仮想直線に対して少なくとも１つが交差するように形成されている。

これによれば、センサ基板１０とキャップ基板２０との接合面のうちの溝部２０ｄよりも外縁側の部分では、デガス４０が発生した際に当該デガス４０は封止室３２に侵入し易くなるため、デガス４０が気密室３１に侵入することをさらに抑制しつつ、上記第１実施形態と同様の効果を得ることができる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して溝部２０ｄを形成する部分を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図６および図７に示されるように、センシング部１４は、センサ基板１０のうちの長手方向における一端部側（図６中紙面左側）に形成されている。同様に、窪み部２０ｃは、キャップ基板２０のうちの長手方向における一端部（図６中紙面左側）に形成されている。そして、溝部２０ｄは、キャップ基板２０のうちの窪み部２０ｃよりも長手方向における他端部側（図６、図７中紙面右側）に形成されている。

このように、センシング部１４および窪み部２０ｃがセンサ基板１０およびキャップ基板２０のうちの長手方向における一端部側に形成されている場合には、当該一端部側ではセンサ基板１０とキャップ基板２０との接合面積が小さくなる。つまり、図４（ｂ）の工程を行った際、一端部側の接合界面から発生するデガス４０が少なくなる。このため、接合面積の大きい他端部側から発生するデガス４０が気密室３１に侵入することを主に抑制できるように、溝部２０ｄを形成するようにしてもよい。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態において、本発明を図８Ａ、図８Ｂに示されるような圧力センサに適用することもできる。すなわち、図８Ａに示される圧力センサでは、支持基板１１に凹部１７が形成されることにより、凹部１７の底面とセンサ基板１０の一面１０ａとの間に位置する絶縁膜１２および半導体層１３にて、圧力に応じて変形可能なダイヤフラム１８が構成されている。そして、このダイヤフラム１８に当該ダイヤフラム１８の変形に応じて抵抗値が変化するゲージ抵抗１９が形成されている。また、この圧力センサでは、キャップ基板２０（本発明の第２基板）は、基板２１および絶縁膜２２にて構成されており、ゲージ抵抗１９にてセンシング部が構成されている。そして、キャップ基板２０に上記溝部２０ｄが形成されることにより、センサ基板１０キャップ基板２０との間に封止室３２が構成されている。

このような圧力センサでは、凹部１７を介してダイヤフラム１８に測定媒体の圧力が印加されると、測定媒体の圧力と気密室３１との差圧に応じてダイヤフラム１８が変形する。そして、当該差圧に応じたセンサ信号がゲージ抵抗１９から出力される。つまり、図８Ａでは、気密室３１は、ダイヤフラム１８に基準圧力を印加する基準圧力室としても機能する。

また、図８Ｂに示される圧力センサでは、第１基板１０は、支持基板１１および絶縁膜１２にて構成され、第２基板２０は基板２１のみで構成されている。そして、第２基板２０のうちの窪み部２１ｃ（２０ｃ）の底部が圧力に応じて変形可能なダイヤフラム１８とされ、このダイヤフラム１８に当該ダイヤフラム１８の変形に応じて抵抗値が変化するゲージ抵抗１９が形成されている。つまり、図８Ｂでは、ゲージ抵抗１９にてセンシング部が構成されている。そして、第２基板２０に上記溝部２０ｄが形成されることにより、第１基板１０と第２基板２０との間に封止室３２が構成されている。

このような圧力センサでは、ダイヤフラム１８に測定媒体の圧力が印加されると、測定媒体の圧力と気密室３１との差圧に応じてダイヤフラム１８が変形する。そして、当該差圧に応じたセンサ信号がゲージ抵抗１９から出力される。つまり、図８Ｂでは、気密室３１は、ダイヤフラム１８に基準圧力を印加する基準圧力室としても機能する。

さらに、特に図示しないが、本発明を角速度センサ等に適用することもできる。

また、上記各実施形態において、凹み部２１ｃの壁面に絶縁膜２２が形成されていなくてもよい。そして、第１基板１０としてＳＯＩ基板ではなく、シリコン基板等を用いてもよい。

さらに、上記第３実施形態において、溝部２０ｄは、窪み部２０ｃを囲むように形成されていてもよい。

１０ センサ基板
１０ａ 一面
２０ キャップ基板
２０ａ 一面
２０ｃ 窪み部
２０ｄ 溝部
２１ 基板
２２ 絶縁膜
３１ 気密室
３２ 封止室

Claims (5)

1. 一面（１０ａ）を有する第１基板（１０）と、
   一面（２０ａ）を有し、前記一面に窪み部（２０ｃ）が形成され、当該一面が前記第１基板の一面と対向する状態で前記第１基板と接合されている第２基板（２１、２２）と、を備え、
   前記第１基板と前記第２基板の窪み部との間の空間を含んで気密室（３１）が構成された半導体装置において、
   前記第２基板には、前記一面のうちの前記窪み部が形成された領域と異なる領域に溝部（２０ｄ）が形成され、
   前記第１基板と前記第２基板の溝部との間の空間を含んで封止室（３２）が構成されており、
   前記第１基板の一面のうちの前記第２基板の一面と接合される領域は、一繋ぎとなっていることを特徴とする半導体装置。
2. 前記溝部は、前記窪み部の周囲に複数形成されていることを特徴とする請求項１に記載の半導体装置。
3. 複数の前記溝部は、前記第２基板の一面に対する法線方向から視たとき、前記窪み部の中心を通り、当該一面の面方向に沿った全ての仮想直線（Ｌ）に対して少なくとも１つが交差するように形成されていることを特徴とする請求項２に記載の半導体装置。
4. 前記第１、第２基板は、前記一面の面方向における一方向を長手方向とする基板であり、
   前記窪み部は、前記長手方向における一端部側に形成され、
   前記溝部は、前記窪み部よりも前記長手方向における他端部側に形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
5. 請求項１ないし４のいずれか１つに記載の半導体装置の製造方法であって、
   前記第１基板を用意する工程と、
   前記第２基板を用意し、前記第２基板の一面側に前記窪み部および前記溝部を形成する工程と、
   前記第１基板の一面および前記第２基板の一面に水酸基を付与する親水性処理を行う工程と、
   前記気密室および前記封止室が構成されるように、前記第１基板の一面と前記第２基板の一面とを水素結合にて接合する工程と、
   熱処理することにより、前記第１基板の一面と前記第２基板の一面とを共有結合にて接合する工程と、を行うことを特徴とする半導体装置の製造方法。
   
   

Images