JP2020153857A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2020153857A JP2020153857A JP2019053429A JP2019053429A JP2020153857A JP 2020153857 A JP2020153857 A JP 2020153857A JP 2019053429 A JP2019053429 A JP 2019053429A JP 2019053429 A JP2019053429 A JP 2019053429A JP 2020153857 A JP2020153857 A JP 2020153857A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- airtight chamber
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 187
- 238000005304 joining Methods 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000000149 penetrating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 14
- 238000007872 degassing Methods 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
- B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0242—Gyroscopes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/096—Feed-through, via through the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
- Gyroscopes (AREA)
- Micromachines (AREA)
Abstract
【課題】気密室の圧力を低圧にする。【解決手段】センシング部２０が形成された第１基板１０および第２基板４０を用意し、第１基板１０と第２基板４０との間に構成される気密室５０にセンシング部２０が配置されるように、第１基板１０の一面１０ａと第２基板４０の一面４０ａとを絶縁膜３０を介して接合し、第２基板４０および絶縁膜３０を貫通する貫通孔６１を形成し、貫通孔６１にセンシング部２０と電気的に接続される貫通電極を形成する。そして、接合することの前に凹部３１、１５を形成することを行い、接合することでは、気密室５０と貫通孔６１との間となる部分に凹部３１、１５によって排出路８０が構成されるようにし、貫通孔６１を形成することの後であって貫通電極６３を形成することの前に、加熱処理を行い、接合することの際に発生するアウトガス９０を排出路８０を通じて貫通孔６１から排出するガス抜きを行う。【選択図】図４Ｅ
Description
本発明は、第１基板と第２基板との間に気密室が構成されるように第１基板と第２基板とを接合してなる半導体装置およびその製造方法に関するものである。
従来より、第１基板と第２基板との間に気密室が構成され、気密室内にセンシング部が封止された半導体装置が提案されている。例えば、このような半導体装置では、第１基板に角速度を検出するセンシング部が形成されている。また、第２基板は、第１基板の一面のうちのセンシング部と対向する部分に窪み部が形成されている。そして、この第２基板は、第１基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されるように、第１基板に接合されている。なお、センシング部は、振動子を有する構成とされている。そして、気密室内の圧力は、振動子のＱ値を高くするため、低圧とされている。
このような半導体装置は、次のように製造される。すなわち、まず、第１基板に角速度を検出するセンシング部を形成すると共に、第２基板に窪み部を形成する。そして、半導体装置は、第１基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されるように第１基板と第２基板とが接合されることにより、製造される。なお、第１基板と第２基板との接合は、表面活性化接合によって行われる。
しかしながら、上記半導体装置の製造方法では、接合の際に水素ガスや窒素ガス等のアウトガスが発生する可能性があり、気密室内の圧力がアウトガスによって変動する可能性がある。このため、例えば、特許文献１には、気密室内の空間を大きくすることにより、アウトガスの影響を低減した半導体装置が提案されている。
しかしながら、上記のように気密室内の空間を大きくする構成では、気密室内にアウトガスが残留したままであり、気密室内の圧力を十分に低減することが困難である。
本発明は上記点に鑑み、気密室の圧力を低圧にできる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するための請求項１では、第１基板（１０）と第２基板（４０）との間に構成された気密室（５０）に振動子を有するセンシング部（２０）が配置された半導体装置であって、一面（１０ａ）を有する第１基板と、一面（４０ａ）を有し、当該一面が第１基板の一面と対向する状態で第１基板に接合される第２基板と、第１基板の一面と第２基板の一面との間に配置された絶縁膜（３０）と、第１基板と第２基板との間に構成された気密室に配置され、振動子を有するセンシング部と、第１基板と第２基板との積層方向に沿って第１基板の一面を露出させるように第２基板に形成された貫通孔（６１）の壁面上に形成され、センシング部と電気的に接続される貫通電極（６３）と、を備え、気密室と貫通孔との間に位置する部分には、空間である排出路（８０）が形成されている。
これによれば、加熱処理を行って気密室内のアウトガスを貫通孔へ排出することにより、気密室の圧力を低減できる。また、アウトガスを排出路を通じて貫通孔へ排出できるため、排出路が形成されていない場合と比較すれば、アウトガスを容易に排出することができる。
また、請求項５は、第１基板（１０）と第２基板（４０）との間に構成された気密室（５０）に振動子を有するセンシング部（２０）が配置された半導体装置の製造方法であって、一面（１０ａ）を有する第１基板を用意することと、第１基板の一面側にセンシング部を形成することと、一面（４０ａ）を有する第２基板を用意することと、第１基板または第２基板に絶縁膜（３０）を形成することと、第１基板と第２基板との間に気密室が構成され、気密室にセンシング部が配置されるように、第１基板の一面と第２基板の一面とを絶縁膜を介して接合することと、第１基板と第２基板との積層方向に沿って第１基板の一面を露出させるように第２基板および絶縁膜を貫通する貫通孔（６１）を形成することと、貫通孔にセンシング部と電気的に接続される貫通電極（６３）を形成することと、を行い、接合することの前に、接合することおよび貫通孔を形成することを行った際、気密室と貫通孔との間となる部分に凹部（３１、１５）を形成することを行い、接合することでは、貫通孔を形成することを行った際、気密室と貫通孔との間となる部分に凹部によって排出路（８０）が構成されるように、第１基板の一面と第２基板の一面とを絶縁膜を介して接合し、貫通孔を形成することの後であって貫通電極を形成することの前に、加熱処理を行い、接合することの際に発生するアウトガス（９０）を排出路を通じて貫通孔から排出するガス抜きを行うようにしている。
これによれば、加熱処理することによってアウトガスを排出路を通じて貫通孔から排出しているため、気密室を低圧にできる。また、排出路が形成されていない場合と比較してアウトガスが拡散する距離を短くできるため、アウトガスを容易に排出できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、角速度センサを例に挙げて説明する。
第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、角速度センサを例に挙げて説明する。
図１に示されるように、本実施形態の角速度センサは、一面１０ａを有する第１基板１０を備えている。本実施形態では、第１基板１０は、支持基板１１、絶縁膜１２、半導体層１３が順に積層されたＳＯＩ（Silicon on Insulatorの略）基板を用いて構成されている。
なお、本実施形態では、半導体層１３のうちの絶縁膜１２と反対側の一面が第１基板１０の一面１０ａを構成している。また、支持基板１１および半導体層１３は、シリコン基板等で構成され、絶縁膜１２は、酸化膜等で構成される。
第１基板１０には、一面１０ａ側（すなわち、半導体層１３）に角速度に応じたセンサ信号を出力するセンシング部２０が形成されている。本実施形態では、センシング部２０は、駆動部、固定部、振動子を有する振動部等を備えた構成とされている。そして、センシング部２０は、振動部が駆動部によって所定方向に駆動振動させられ、角速度が印加された際にコリオリ力によって振動部が検出振動することにより、固定部と振動部との容量変化に基づいたセンサ信号を出力するように構成されている。
また、本実施形態では、支持基板１１のうちのセンシング部２０と対向する部分には、センシング部２０と接触することを抑制するための窪み部１４が形成されている。なお、本実施形態では、絶縁膜１２は、窪み部１４の壁面にも形成されているが、窪み部１４の壁面に形成されていなくてもよい。
第１基板１０の一面１０ａ上には、絶縁膜３０を介して第２基板４０が接合されている。つまり、第１基板１０の一面１０ａと第２基板４０の一面４０ａとの間には、絶縁膜３０が配置されている。第２基板４０は、第１基板１０の一面４０ａおよび当該一面４０ａと対向する他面４０ｂを有し、一面４０ａのうちのセンシング部２０と対向する部分に窪み部４１が形成されたシリコン基板等で構成されている。
そして、第１基板１０と第２基板４０とが絶縁膜３０を介して接合されることにより、第１基板１０の窪み部１４および第２基板４０の窪み部４１等で区画された気密室５０が構成され、気密室５０にセンシング部２０が封止される。なお、気密室は、真空圧とされており、本実施形態では、１００Ｐａ以下、例えば、１０Ｐａ程度の低圧とされている。
また、図１および図２に示されるように、第２基板４０および絶縁膜３０には、第１基板１０と第２基板４０との積層方向に第２基板４０および絶縁膜３０を貫通して第１基板１０の一面１０ａを露出させる貫通孔６１が形成されている。具体的には、第２基板４０および絶縁膜３０には、センシング部２０の一部を露出させる貫通孔６１が形成されている。なお、センシング部２０の一部とは、駆動部、固定部、振動部等と接続された配線部である。また、図１では、１つの貫通孔６１のみが示されているが、図１とは別断面にも貫通孔６１が形成されている。つまり、貫通孔６１は、複数形成されている。
貫通孔６１の壁面には、ＴＥＯＳ（tetraethoxysilaneの略）等で構成される絶縁膜６２を介してアルミニウムやポリシリコン等で構成される貫通電極６３がセンシング部２０と電気的に接続されるように形成されている。また、第２基板４０の他面４０ｂ側には、絶縁膜７０が形成されており、絶縁膜７０上には、貫通電極６３と電気的に接続されるパッド部６４が形成されている。
以上が本実施形態における半導体装置の基本的な構成である。そして、半導体装置には、気密室５０と貫通孔６１との間に位置する部分に排出路８０が形成されている。本実施形態では、排出路８０は、絶縁膜３０のうちの気密室５０と貫通孔６１との間に位置する部分に凹部３１が形成されることにより、凹部３１と第１基板１０との間で囲まれる空間によって構成されている。
なお、上記のように、貫通孔６１は複数形成されている。そして、本実施形態では、凹部３１は、気密室５０と各貫通孔６１との間に位置する部分にそれぞれ形成されている。つまり、凹部３１（すなわち、排出路８０）は、貫通孔６１と同じ数だけ形成されている。
また、本実施形態では、図１および図３に示されるように、凹部３１は、第２基板４０の一面４０ａを露出させないように形成されている。つまり、凹部３１は、絶縁膜３０における第１基板１０側の面から第２基板４０側に向かう途中部まで形成されている。また、凹部３１は、絶縁膜３０の平面方向に沿った方向であり、気密室５０と貫通孔６１とを結ぶ方向を法線方向とする断面において、矩形状とされている。さらに、本実施形態では、凹部３１は、気密室５０と凹部３１との間の長さＬが１０μｍ程度となるように形成されている。そして、凹部３１（すなわち、排出路８０）は、気密室５０および貫通孔６１から離れるように形成されている。
さらに、本実施形態では、第１基板１０、第２基板４０、絶縁膜３０は、気密室５０と貫通孔６１との間に位置する互いに対向する部分において、排出路８０が構成される部分と異なる全領域が接合面とされて互いに接合されている。すなわち、本実施形態では、絶縁膜３０に凹部３１が形成されることで排出路８０が構成されている。このため、第１基板１０と絶縁膜３０とは、気密室５０と貫通孔６１との間に位置する部分において、排出路８０が構成される部分と異なる全領域が接合面とされて互いに接合されている。また、絶縁膜３０と第２基板４０とは、気密室５０と貫通孔６１との間に位置する部分において、間に排出路８０が構成されていないため、全領域が接合面とされて互いに接合されている。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について、図４Ａ〜図４Ｅを参照しつつ説明する。
まず、図４Ａに示されるように、支持基板１１、絶縁膜１２、半導体層１３が順に積層され、支持基板１１に窪み部１４が形成された第１基板１０を用意する。そして、一面１０ａ上に図示しないマスクを形成してドライエッチング等を行うことにより、第１基板１０にセンシング部２０を形成する。なお、支持基板１１に窪み部１４が形成された第１基板１０は、例えば、支持基板１１に窪み部１４を形成した後に絶縁膜１２を形成し、その後に半導体層１３を貼り合わせることによって用意される。
次に、図４Ｂに示されるように、図４Ａとは別工程において、第２基板４０を用意し、第２基板４０の一面４０ａに絶縁膜３０を形成する。その後、絶縁膜３０上に図示しないマスクを形成してドライエッチング等を行うことにより、絶縁膜３０に凹部３１を形成すると共に、絶縁膜３０および第２基板４０に窪み部４１を形成する。なお、凹部３１は、後述の貫通孔６１を形成する際に貫通孔６１と連通する位置に形成される。また、窪み部４１は、後述の第１基板１０と第２基板４０とを接合する際にセンシング部２０と対向する位置に形成される。
続いて、図４Ｃに示されるように、第１基板１０と第２基板４０とを絶縁膜３０を介して接合する。本実施形態では、まず、第１基板１０の接合面および絶縁膜３０の接合面にＯ２プラズマ、Ｎ２プラズマ、Ａｒイオンビーム等を照射し、接合面に付着している不純物を除去すると共に各接合面を活性化させる。
次に、第１基板１０および第２基板４０に適宜設けられたアライメントマーク等を用い、赤外顕微鏡等によるアライメントを行って第１基板１０と第２基板４０とを接合する。これにより、第１基板１０と第２基板４０との間に気密室５０が構成され、当該気密室５０にセンシング部２０が封止される。また、絶縁膜３０に形成された凹部３１によって排出路８０が形成される。
その後、必要に応じ、接合工程としての加熱処理を行うことにより、第１基板１０と第２基板４０との接合強度を向上させる。なお、この加熱処理は、例えば、室温〜９００℃程度の温度に加熱する。
ここで、このように第１基板１０および第２基板４０を接合する場合、第１基板１０および第２基板４０は、接合面が活性化された後に大気に曝されることによって大気中の水分や窒素を吸着する。そして、接合や加熱処理を行うことによって吸着された水が水素と酸素とに分解され、酸素は酸化膜中に取り込まれ、水素は気密室５０内に残存する。また、窒素は気密室５０の内壁面から離脱して気密室５０内に放出される。これにより、気密室５０内には、水素ガスや窒素ガス等を含むアウトガス９０が封止された状態となっている。
次に、図４Ｄに示されるように、第２基板４０上に図示しないマスクを形成してドライエッチング等を行い、第１基板１０と第２基板４０との積層方向に第２基板４０および絶縁膜３０を貫通し、センシング部２０を露出させる貫通孔６１を形成する。本実施形態では、絶縁膜３０に形成された凹部３１と連通するように、貫通孔６１を形成する。なお、図４Ｄでは、貫通孔が１つのみ図示されているが、図４Ｄとは別断面にも貫通孔６１が形成される。そして、各貫通孔６１は、各凹部３１と連通するようにそれぞれ形成される。
次に、図４Ｅに示されるように、加熱処理を行ってアウトガス９０を活性化させることにより、図４Ｅ中の矢印Ａのように、アウトガス９０をエネルギー障壁が最も低いＳｉとＳｉＯ２の接合界面に沿って排出路８０まで拡散させる。つまり、アウトガス９０を第１基板１０の一面１０ａと絶縁膜３０の接合界面に沿って排出路８０まで拡散させる。その後、アウトガス９０は、排出路８０から貫通孔６１を通じて外部へと排出される。このため、排出路８０が形成されていない場合と比較して、アウトガス９０が拡散する距離を短くでき、ガス抜き工程の短縮化を図ることができる。
また、本実施形態では、このガス抜き工程は、接合時の加熱処理よりも高い温度で加熱処理を行い、例えば、９００〜１１００℃に加熱する。これにより、気密室５０内に発生していたアウトガス９０を排出すると共に、気密室５０を構成する内壁面に付着している窒素ガス等をアウトガス９０として発生させつつ排出する。
そして、図４Ｆに示されるように、各貫通孔６１の壁面にＴＥＯＳ等で構成される絶縁膜６２を成膜する。この際、第２基板４０の他面４０ｂ側に形成された絶縁膜にて上記絶縁膜７０が構成される。また、貫通孔６１のうちの凹部３１と連通する部分にも絶縁膜が成膜されることにより、排出路８０が閉塞された状態となる。
次に、貫通孔６１の底部に形成された絶縁膜を除去する。この際、本実施形態では、排出路８０が絶縁膜で閉塞された状態が維持されるように、貫通孔６１の底部に形成された絶縁膜を除去する。そして、スパッタ法や蒸着法等により、アルミニウムやポリシリコン等で構成される導電膜を成膜して貫通電極６３を形成する。その後、絶縁膜７０上に成膜された導電膜を適宜パターニングすることにより、パッド部６４を形成する。以上のようにして、本実施形態の半導体装置が製造される。
なお、上記では、１つの半導体装置の製造方法について説明したが、ウェハ状の第１基板１０と第２基板４０とを用意し、ウェハ状のまま上記各工程を行った後にこのものをダイシングカットしてチップ単位に分割するようにしてもよい。
また、半導体装置を製造した後にも排出路８０が残存している。このため、半導体装置を使用中等に加熱処理を行って気密室５０内のアウトガス９０を排出する際、排出路８０が形成されていない場合と比較すれば、アウトガス９０を容易に排出することができる。なお、使用中等に気密室５０のアウトガス９０を排出する場合、アウトガス９０は、排出路８０に達すると、第１基板１０の一面１０ａと絶縁膜３０との接合界面を拡散した後、貫通電極６３を構成する材料の粒界を通じて貫通孔６１へと排出される。
以上説明したように、本実施形態では、気密室５０と貫通孔６１との間に排出路８０を形成している。そして、加熱処理することにより、アウトガス９０を排出路８０を通じて貫通孔６１から排出している。このため、気密室５０を低圧にできる。また、排出路８０が形成されていない場合と比較してアウトガス９０が拡散する距離を短くできるため、ガス抜きを行い易くできる。
そして、半導体装置を製造した後にも排出路８０が形成されている。このため、半導体装置を使用中等に加熱処理を行って気密室５０内のアウトガス９０を排出する際、排出路８０が形成されていない場合と比較すれば、アウトガス９０を容易に排出することができる。
さらに、第１基板１０、第２基板４０、絶縁膜３０は、気密室５０と貫通孔６１との間に位置する互いに対向する部分において、排出路８０が構成される部分と異なる全領域が互いに接合されている。このため、接合強度が弱くなることも抑制できる。
（第１実施形態の変形例）
上記第１実施形態の変形例について説明する。上記第１実施形態において、例えば、凹部３１（すなわち、排出路８０）は、図５Ａおよび図５Ｂに示されるように、断面形状が半円状とされていてもよい。なお、図５Ａに示す凹部３１は、例えば、絶縁膜３０をウェットエッチングすること形成される。また、図５Ｂに示す凹部３１は、例えば、第２基板４０の一面４０ａにウェットエッチングを行って凹部４２を形成し、その後に凹部４２の壁面に沿って絶縁膜３０を形成することによって形成される。
上記第１実施形態の変形例について説明する。上記第１実施形態において、例えば、凹部３１（すなわち、排出路８０）は、図５Ａおよび図５Ｂに示されるように、断面形状が半円状とされていてもよい。なお、図５Ａに示す凹部３１は、例えば、絶縁膜３０をウェットエッチングすること形成される。また、図５Ｂに示す凹部３１は、例えば、第２基板４０の一面４０ａにウェットエッチングを行って凹部４２を形成し、その後に凹部４２の壁面に沿って絶縁膜３０を形成することによって形成される。
また、図５Ｃに示されるように、凹部３１（すなわち、排出路８０）は、第２基板４０の一面４０ａを露出させるように形成されていてもよい。つまり、排出路８０は、第１基板１０の一面１０ａ、第２基板４０の一面４０ａ、および絶縁膜３０にて囲まれる空間によって構成されるようにしてもよい。
さらに、図５Ｄに示されるように、凹部３１（すなわち、排出路８０）は、絶縁膜３０の内部に位置するように形成されていてもよい。なお、このような凹部３１は、図４Ｆの工程において、熱酸化を行うことにより、第１基板１０のうちの凹部３１内に位置する部分に新たに絶縁膜を形成することによって構成される。
（第２実施形態）
第２実施形態について説明する。第２実施形態は、第１実施形態に対し、排出路８０の構成を変更したものである。なお、その他の構成に関しては、第１実施形態と同様であるため、詳細な説明は省略する。
第２実施形態について説明する。第２実施形態は、第１実施形態に対し、排出路８０の構成を変更したものである。なお、その他の構成に関しては、第１実施形態と同様であるため、詳細な説明は省略する。
本実施形態では、図６に示されるように、凹部３１は、貫通孔６１と連通しつつ、気密室５０から離れるように形成されている。つまり、排出路８０は、貫通孔６１と連通しつつ、気密室５０から離れるように形成されている。
なお、このような半導体装置は、例えば、次のように製造される。すなわち、図４Ｆの工程において、貫通孔６１に絶縁膜６２を成膜した後に貫通孔６１の底面に形成された絶縁膜６２を除去する際、再び凹部３１と貫通孔６１とが連通するように絶縁膜６２を除去する。そして、金属膜を成膜して貫通電極６３を形成する際、当該金属膜によって凹部３１が閉塞されないように成膜量を調整する。これにより、図６に示す半導体装置が製造される。
このように、排出路８０が貫通孔６１と連通した半導体装置としても、上記第１実施形態と同様の効果を得ることができる。また、このような半導体装置では、半導体装置を使用中等に加熱処理を行って気密室５０内のアウトガス９０を排出する際、排出路８０が閉塞されていないためにアウトガス９０の排出を容易に行うことができる。
（第３実施形態）
第３実施形態について説明する。第３実施形態は、第１実施形態に対し、排出路８０の構成を変更したものである。なお、その他の構成に関しては、第１実施形態と同様であるため、詳細な説明は省略する。
第３実施形態について説明する。第３実施形態は、第１実施形態に対し、排出路８０の構成を変更したものである。なお、その他の構成に関しては、第１実施形態と同様であるため、詳細な説明は省略する。
本実施形態では、図７に示されるように、凹部３１は、気密室５０と連通しつつ、貫通孔６１から離れるように形成されている。つまり、排出路８０は、気密室５０と連通しつつ、貫通孔６１から離れるように形成されている。
なお、このような半導体装置は、例えば、図４Ｂの工程において、凹部３１を形成する際に凹部３１と窪み部４１とが繋がるようにすることによって製造される。
このように、排出路８０が貫通孔６１と連通した半導体装置としても、上記第１実施形態と同様の効果を得ることができる。また、このような半導体装置は、図４Ｂの工程を行う際に凹部３１と窪み部４１とを繋げるようにすることによって製造される。このため、貫通孔６１を形成する際に貫通孔６１と凹部３１とが連通するようにする場合と比較して、詳細な位置合わせが不要となり、製造工程の短縮化を図ることができる。
（第４実施形態）
第４実施形態について説明する。第４実施形態は、第１実施形態に対し、排出路８０の構成を変更したものである。なお、その他の構成に関しては、第１実施形態と同様であるため、詳細な説明は省略する。
第４実施形態について説明する。第４実施形態は、第１実施形態に対し、排出路８０の構成を変更したものである。なお、その他の構成に関しては、第１実施形態と同様であるため、詳細な説明は省略する。
本実施形態では、図８に示されるように、第１基板１０のうちの気密室５０と貫通孔６１との間に位置する部分に凹部１５が形成されている。そして、排出路８０は、凹部１５と絶縁膜３０との間で囲まれる空間によって構成されている。
なお、このような半導体装置は、例えば、図４Ａの工程において、センシング部２０を形成する際に凹部１５を形成することによって製造される。
このように、第１基板１０に凹部１５を形成することによって排出路８０を構成するようにしても、上記第１実施形態と同様の効果を得ることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態において、半導体装置を製造する際、絶縁膜３０は、第１基板１０の一面１０ａに接合されていてもよい。そして、第１基板１０と第２基板４０とを接合する際、第１基板１０の一面１０ａに形成された絶縁膜３０と、第２基板４０の一面４０ａとを接合するようにしてもよい。この場合、排出路８０は、第１基板１０の一面１０ａに形成された絶縁膜３０に凹部３１を形成することによって構成されるようにしてもよいし、第２基板４０の一面４０ａに凹部を形成することによって構成されるようにしてもよい。
また、上記各実施形態において、排出路８０は、気密室５０と貫通孔６１との間に位置する部分の全ての箇所に形成されていなくてもよい。つまり、排出路８０は、貫通孔６１より数が少なくてもよく、貫通孔６１と気密室５０との間に位置する部分のうちの少なくとも１箇所に形成されていればよい。
さらに、上記各実施形態において、第１基板１０は、ＳＯＩ基板ではなく、シリコン基板等で構成されていてもよい。また、第２基板４０は、シリコン基板ではなく、ガラス等で構成されていてもよい。
そして、上記各実施形態は、角速度センサではなく、他のセンサに適用されるようにしてもよい。例えば、振動型の加速度センサに上記各実施形態を適用するようにしてもよい。
そして、上記各実施形態を適宜組み合わせることもできる。例えば、上記第４実施形態を上記第１〜第３実施形態に組み合わせ、第１基板１０に凹部１５を形成するようにしてもよい。
１０ 第１基板
１０ａ 一面
３０ 絶縁膜
４０ 第２基板
４０ａ 一面
５０ 気密室
６１ 貫通孔
６３ 貫通電極
８０ 排出路
１０ａ 一面
３０ 絶縁膜
４０ 第２基板
４０ａ 一面
５０ 気密室
６１ 貫通孔
６３ 貫通電極
８０ 排出路
Claims (7)
- 第１基板（１０）と第２基板（４０）との間に構成された気密室（５０）に振動子を有するセンシング部（２０）が配置された半導体装置であって、
一面（１０ａ）を有する前記第１基板と、
一面（４０ａ）を有し、当該一面が前記第１基板の一面と対向する状態で前記第１基板に接合される前記第２基板と、
前記第１基板の一面と前記第２基板の一面との間に配置された絶縁膜（３０）と、
前記第１基板と前記第２基板との間に構成された前記気密室に配置され、前記振動子を有する前記センシング部と、
前記第１基板と前記第２基板との積層方向に沿って前記第１基板の一面を露出させるように前記第２基板に形成された貫通孔（６１）の壁面上に形成され、前記センシング部と電気的に接続される貫通電極（６３）と、を備え、
前記気密室と前記貫通孔との間に位置する部分には、空間である排出路（８０）が形成されている半導体装置。 - 前記排出路は、前記貫通孔および前記気密室から離れた位置に形成されている請求項１に記載の半導体装置。
- 前記排出路は、前記貫通孔と連通すると共に、前記気密室から離れた位置に形成されている請求項１に記載の半導体装置。
- 前記排出路は、前記気密室と連通すると共に、前記貫通孔から離れた位置に形成されている請求項１に記載の半導体装置。
- 前記第１基板、前記第２基板、および前記絶縁膜は、前記気密室と前記貫通孔との間に位置する互いに対向する部分において、前記排出路が構成される部分と異なる全領域が互いに接合されている請求項１ないし４のいずれか１つに記載の半導体装置。
- 第１基板（１０）と第２基板（４０）との間に構成された気密室（５０）に振動子を有するセンシング部（２０）が配置された半導体装置の製造方法であって、
一面（１０ａ）を有する前記第１基板を用意することと、
前記第１基板の一面側に前記センシング部を形成することと、
一面（４０ａ）を有する前記第２基板を用意することと、
前記第１基板または前記第２基板に絶縁膜（３０）を形成することと、
前記第１基板と前記第２基板との間に前記気密室が構成され、前記気密室に前記センシング部が配置されるように、前記第１基板の一面と前記第２基板の一面とを前記絶縁膜を介して接合することと、
前記第１基板と前記第２基板との積層方向に沿って前記第１基板の一面を露出させるように前記第２基板および前記絶縁膜を貫通する貫通孔（６１）を形成することと、
前記貫通孔に前記センシング部と電気的に接続される貫通電極（６３）を形成することと、を行い、
前記接合することの前に、前記接合することおよび前記貫通孔を形成することを行った際、前記気密室と前記貫通孔との間となる部分に凹部（３１、１５）を形成することを行い、
前記接合することでは、前記貫通孔を形成することを行った際、前記気密室と前記貫通孔との間となる部分に前記凹部によって排出路（８０）が構成されるように、前記第１基板の一面と前記第２基板の一面とを前記絶縁膜を介して接合し、
前記貫通孔を形成することの後であって前記貫通電極を形成することの前に、加熱処理を行い、前記接合することの際に発生するアウトガス（９０）を前記排出路を通じて前記貫通孔から排出するガス抜きを行う半導体装置の製造方法。 - 前記ガス抜きを行うことでは、前記接合することよりも高い温度で加熱処理する請求項６に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019053429A JP7147650B2 (ja) | 2019-03-20 | 2019-03-20 | 半導体装置およびその製造方法 |
| US16/805,112 US11027968B2 (en) | 2019-03-20 | 2020-02-28 | Semiconductor device with discharge path, and method for producing the same |
| CN202010185159.0A CN111725078B (zh) | 2019-03-20 | 2020-03-17 | 具有排出路径的半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019053429A JP7147650B2 (ja) | 2019-03-20 | 2019-03-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020153857A true JP2020153857A (ja) | 2020-09-24 |
| JP7147650B2 JP7147650B2 (ja) | 2022-10-05 |
Family
ID=72514177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019053429A Active JP7147650B2 (ja) | 2019-03-20 | 2019-03-20 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11027968B2 (ja) |
| JP (1) | JP7147650B2 (ja) |
| CN (1) | CN111725078B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210087602A (ko) * | 2020-01-02 | 2021-07-13 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 정렬 검사 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517339A (ja) * | 2002-10-18 | 2006-07-20 | モトローラ・インコーポレイテッド | 気密封止型マイクロデバイスのフィードスルーの設計および方法 |
| JP2006201022A (ja) * | 2005-01-20 | 2006-08-03 | Seiko Instruments Inc | 力学量センサ及び電子機器並びに力学量センサの製造方法 |
| JP2009027016A (ja) * | 2007-07-20 | 2009-02-05 | Hitachi Ltd | 物理量センサ及びその製造方法 |
| JP2016008935A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2016066648A (ja) * | 2014-09-23 | 2016-04-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3703480B2 (ja) * | 2002-12-27 | 2005-10-05 | 松下電器産業株式会社 | 電子デバイスおよびその製造方法 |
| KR100495008B1 (ko) * | 2003-02-25 | 2005-06-14 | 삼성전자주식회사 | 기판단위 진공실장방법 |
| US7514283B2 (en) | 2003-03-20 | 2009-04-07 | Robert Bosch Gmbh | Method of fabricating electromechanical device having a controlled atmosphere |
| JP4645028B2 (ja) | 2003-12-12 | 2011-03-09 | 株式会社村田製作所 | 陽極接合型密閉ケース及び陽極接合型デバイスの製造方法 |
| JP4243177B2 (ja) * | 2003-12-22 | 2009-03-25 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100985453B1 (ko) * | 2005-11-25 | 2010-10-05 | 파나소닉 전공 주식회사 | 센서 장치 및 그 제조 방법 |
| JP5375300B2 (ja) | 2009-04-16 | 2013-12-25 | 大日本印刷株式会社 | 封止型デバイス及びその製造方法 |
| JP6182295B2 (ja) * | 2011-11-08 | 2017-08-16 | セイコーエプソン株式会社 | 電子デバイスおよびその製造方法、並びに、電子機器 |
| JP5953252B2 (ja) | 2013-03-08 | 2016-07-20 | 日立オートモティブシステムズ株式会社 | 物理量センサの構造 |
| JP6036303B2 (ja) * | 2013-01-07 | 2016-11-30 | セイコーエプソン株式会社 | パッケージ、光学モジュール、及び電子機器 |
| DE102013222517A1 (de) * | 2013-11-06 | 2015-05-07 | Robert Bosch Gmbh | Mikromechanische Sensoreinheit und Verfahren zur Herstellung von mikromechanischen Sensoreinheiten |
| DE102014210857A1 (de) * | 2014-06-06 | 2015-12-17 | Robert Bosch Gmbh | Bauteil mit zwei Halbleiter-Bauelementen, zwischen denen mindestens zwei hermetisch dichte Kavernen mit unterschiedlichen Innendrücken ausgebildet sind, und Verfahren zum Herstellen eines solchen Bauteils |
| JP6454927B2 (ja) * | 2015-02-17 | 2019-01-23 | エイブリック株式会社 | 電子部品および電子部品の製造方法 |
| ITUA20162174A1 (it) * | 2016-03-31 | 2017-10-01 | St Microelectronics Srl | Procedimento di fabbricazione di un sensore di pressione mems e relativo sensore di pressione mems |
| US10384930B2 (en) * | 2017-04-26 | 2019-08-20 | Invensense, Inc. | Systems and methods for providing getters in microelectromechanical systems |
-
2019
- 2019-03-20 JP JP2019053429A patent/JP7147650B2/ja active Active
-
2020
- 2020-02-28 US US16/805,112 patent/US11027968B2/en active Active
- 2020-03-17 CN CN202010185159.0A patent/CN111725078B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517339A (ja) * | 2002-10-18 | 2006-07-20 | モトローラ・インコーポレイテッド | 気密封止型マイクロデバイスのフィードスルーの設計および方法 |
| JP2006201022A (ja) * | 2005-01-20 | 2006-08-03 | Seiko Instruments Inc | 力学量センサ及び電子機器並びに力学量センサの製造方法 |
| JP2009027016A (ja) * | 2007-07-20 | 2009-02-05 | Hitachi Ltd | 物理量センサ及びその製造方法 |
| JP2016008935A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2016066648A (ja) * | 2014-09-23 | 2016-04-28 | 株式会社デンソー | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111725078B (zh) | 2024-03-22 |
| US11027968B2 (en) | 2021-06-08 |
| JP7147650B2 (ja) | 2022-10-05 |
| CN111725078A (zh) | 2020-09-29 |
| US20200299128A1 (en) | 2020-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5783297B2 (ja) | 力学量センサ | |
| JP4793496B2 (ja) | 半導体装置およびその製造方法 | |
| US10054609B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2008058005A (ja) | 力学量センサ及び電子機器並びに力学量センサの製造方法 | |
| JP6341190B2 (ja) | 半導体装置の製造方法 | |
| JP2020153857A (ja) | 半導体装置およびその製造方法 | |
| TW201708095A (zh) | 具有對逸氣成分可滲透的電極之微電－機系統ｍｅｍｓ裝置 | |
| JP2009039843A (ja) | 電気部品およびその製造方法 | |
| WO2017150343A1 (ja) | 半導体装置 | |
| JP6221965B2 (ja) | 半導体装置およびその製造方法 | |
| JP5999027B2 (ja) | 物理量センサ | |
| JP5392296B2 (ja) | 半導体装置およびその製造方法 | |
| JP6237440B2 (ja) | 物理量センサおよびその製造方法 | |
| CN112041688B (zh) | 半导体装置的制造方法 | |
| JP5617801B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11220141A (ja) | 半導体装置の製造方法 | |
| JP6897703B2 (ja) | 半導体装置の製造方法 | |
| WO2016132694A1 (ja) | 半導体装置の製造方法 | |
| JP3562230B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JP2007107980A (ja) | 力学量センサ及び電子機器並びに力学量センサの製造方法 | |
| JP2014021044A (ja) | 半導体装置の製造方法 | |
| JP2020199591A (ja) | 半導体装置およびその製造方法 | |
| JP2016131198A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016072336A (ja) | Ｍｅｍｓデバイス及びｍｅｍｓデバイスの製造方法 | |
| JP2018054496A (ja) | パッケージおよび赤外線センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220905 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7147650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |