JP2006517339A - 気密封止型マイクロデバイスのフィードスルーの設計および方法 - Google Patents

気密封止型マイクロデバイスのフィードスルーの設計および方法 Download PDF

Info

Publication number
JP2006517339A
JP2006517339A JP2005501883A JP2005501883A JP2006517339A JP 2006517339 A JP2006517339 A JP 2006517339A JP 2005501883 A JP2005501883 A JP 2005501883A JP 2005501883 A JP2005501883 A JP 2005501883A JP 2006517339 A JP2006517339 A JP 2006517339A
Authority
JP
Japan
Prior art keywords
cap
substrate
microdevice
conductive
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005501883A
Other languages
English (en)
Inventor
ディン、シャオイ
ジェイ． フライ、ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2006517339A publication Critical patent/JP2006517339A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

微細構造（２６，１２６，２２６）を収容する気密封止キャビティ（２２，１２２，２２２）を有するマイクロデバイス（２０，１２０，２２０）。１実施形態では、マイクロデバイス（２０）は、基板（３０）、キャップ（５０）、および絶縁層（７０）を備える。基板（３０）は、その上面（３２）および外縁（３６）の少なくとも一部分の上に形成された複数の導電線（３８）を有する。導電線（３８）は、微細構造（２６）への電気伝導を提供する。絶縁層（７０）は、キャップ（５０）の側壁（５４）の外縁と複数の導電線（３８）との間に取り付けられる。キャビティ（２２）は、キャップ（５０）内の凹部（５６）によって少なくとも部分的に画定される。基板（１３０）、キャップ（１５０）、および複数のバイア・カバー（１７０）を備えたマイクロデバイス（１２０）も存在する。基板（１３０）は、封止キャビティ（１２２）内で接点（１４６）に終端する導電性バイア（１９６）を有する。バイア・カバー（１７０）を、基板（１３０）に取り付けて気密封止を実現する。さらに、基板（２３０）、キャップ（２５０）、および複数の導電性部材（２７０）を備えたマイクロデバイス（２２０）も存在する。キャップ（２５０）は、導電性部材（２７０）に終端する導電性バイア（２９６）を有する。導電性部材（２７０）は、微細構造（２２６）に電気接続されている。さらに、マイクロデバイス（２０，１２０，２２０）を形成する方法も存在する。

Description

本出願では、本出願人が所有し、本願明細書にその全体を援用する、２００２年１０月１８日出願の発明の名称「気密封止型マイクロデバイスのフィードスルーの設計および方法（Ｆｅｅｄｔｈｒｏｕｇｈ Ｄｅｓｉｇｎ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ ａ Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｍｉｃｒｏｄｅｖｉｃｅ）」の仮出願第６０／４１９，５１４号の優先権を主張する。
本発明は、一般にマイクロデバイスの真空キャビティ内に収容される微細構造を有するマイクロデバイスに関し、より詳細には、その微細構造を外部環境に電気接続するための導電性フィードスルーの設計および方法に関する。
ＭＥＭＳ技術によって製造されたマイクロデバイスは、多くの分野で重要な役割を果たしている。例えば、マイクロメカニカル・ジャイロスコープは、交通の用途および商業用途でいくつかの重要な制御システムを使用可能にしている。ＭＥＭＳ技術によって製造された圧力センサ、加速度計、アクチュエータ、振動子など他のマイクロデバイスもまた、多くの分野で使用されている。
マイクロ・ジャイロスコープや振動子などのマイクロデバイスの中には、真空封止キャビティ内に保持する必要がある微細構造を含むものがある。これらのタイプのデバイスでは、デバイスの寿命を延ばすためにキャビティを気密封止する方法および技術を継続的に改善する必要がある。いくつかの原因に起因する圧力の増加によって、デバイス性能が低下し、気密封止されたマイクロデバイスのデバイス寿命が短くなる可能性がある。
マイクロデバイスのキャビティ内の圧力を増加させる可能性がある１つの原因は、封止方法と封止技術が不適切であることである。例えば、微細構造には、さらなる段階のパッケージング要件、例えば表面実装機能を満たすための適切な方法で外部環境に電気接続しなければならない電極がある。適切なフィードスルー設計およびフィードスルーの周囲の気密封止方法が、デバイスの寿命にわたって、完全な電気接続と適切なキャビティの真空レベルとを保証するために必要である。
ウェーハ段階の気密封止では、微細構造の電極を、ウェーハ内に形成したある種の導電性バイアを介して電気接続することが知られてきている。しかし、この手法には、いくつかの欠点がある。例えば、ウェーハでの導電性バイアの形成は、ウェーハ上に取り付けられる微細構造に機械的損傷をもたらす可能性がある。さらに、導電性バイアにおける微小亀裂または他の欠陥に起因して、真空の低下が時間と共に起こることもある。このことは、導電性バイアが、微細構造を収容する真空封止キャビティ内に延びている場合には、特にあてはまる。さらに、マイクロデバイスのサイズは、微細構造に接続する必要があるバイアの数と共に増大する。
マイクロデバイスのキャビティ内の圧力増加の別の原因は、気密封止工程中の気体の生成、ならびにパッケージ材料、封止材料、およびキャビティ内の構成要素からの気体放出による。気体放出の問題に関しては、蒸気種やガス種を吸収するゲッタを使用することによってキャビティ内に封止した真空を保持することが知られてきている。デバイスに現在使用されている２つの異なる種類のゲッタは、金属ゲッタと非金属ゲッタである。金属ゲッタをパッケージ段階の真空封止方法において使用することが知られてきている。電子管用途の場合のシリコンの有機塩から形成される非金属ゲッタについては、特許文献１に記
載されている。フラット・パネル・ディスプレイ用途の場合の堆積非晶質シリコンまたは多結晶シリコンから形成される他の非金属ゲッタについては、特許文献２に記載されている。
従来技術の手順の成功の度合いは、様々なものとなっている。例えば、金属ゲッタを用いた場合、機械的強度が弱く、また使用された金属ゲッタの孔サイズがあまりにも大きすぎるために、製造工程中に、またはデバイスが振動または衝撃を経験した後に、ゲッタ粒子が落ちることに起因する深刻な信頼性の問題がある。多孔質の金属ゲッタを用いて封止した一部のマイクロ・ジャイロスコープでは、分離したゲッタ粒子の存在が、主要な故障態様として特定されている。さらに、金属ゲッタは、一般に孔サイズが大きいので、ゲッタの必要なサイズは普通大きくなる。このサイズの制限、およびゲッタ製造工程により、一般にウェーハ段階の真空封止には金属ゲッタが使用不可能になる。金属ゲッタはまた、一部用途では、コスト的に法外なものにもなる。
非金属ゲッタに関して、知られている非晶質または多結晶のシリコンの機械的特性は、堆積状態とともに変化し再現することは難しい。知られているタイプの非金属ゲッタは、たった数ミクロンに厚さが制限されているので一般に大きな平面域を有する大きなサイズのキャビティ内で使用される。他のタイプのゲッタは、完全には気密性でないキャビティ内で湿気を吸収するのを対象としている。
したがって、マイクロデバイスの気密封止キャビティ中に存在する微細構造を有するマイクロデバイスを改善し、前述の問題の全部ではないがそのほとんどを克服するマイクロデバイスを作成する方法を提供することが望ましい。
米国特許第４，７７１，２１４号 米国特許第５，６１４，７８５号
本発明では、様々な変更形態および代替形態が可能であるが、特定の実施形態を図面に例として示し、本願明細書中で詳細に説明することにする。しかし、本発明は、ここで開示される特定の形態に限定するものではないことを理解されたい。そうではなくて、本発明は、添付の特許請求の範囲で定義される本発明の趣旨と範囲内に含まれるすべての変更形態、等価形態、および代替形態を包含するものとする。
ここで説明するのは、マイクロデバイス中の封止された微細構造を外部環境に電気接続する導電性フィードスルーを有するマイクロデバイスと、そのマイクロデバイスを作成する方法である。例示および説明の目的のために、マイクロ・ジャイロスコープの１例を使用することにする。しかし、本発明は、マイクロ・ジャイロスコープの作成および取扱いに限定されるものでなく、真空キャビティ内に保持される必要がある他のマイクロデバイスおよび構造にも適用することが可能である。本開示によって利益を得る当業者には、本明細書中に説明されたデバイス、およびかかるデバイスを作成するための手順を他の用途にも使用可能であることが理解されよう。
この目的を達成するために、１実施形態には、微細構造を収容する気密封止キャビティを有するマイクロデバイスが存在する。マイクロデバイスは、基板、キャップ、および絶縁層を含んでいる。基板は、上面、下面、および外縁を有する。基板はその上面および外縁の少なくとも一部分の上に形成された複数の導電線を有する。基板の外縁上に形成された導電線は、製造工程中に基板中に形成されるバイアの少なくとも一部分に導電性材料を堆積させた結果得られたものである可能性がある。この導電線は、微細構造の電極への電気接続を提供する。このキャップは、ベース部と側壁を有する。この側壁は、ベース部から外側に延びてこのキャップ中の凹部を画定する。絶縁層は、キャップの側壁の外縁と基
板の上面に形成される複数の導電線との間に取り付けられる。微細構造は、キャップ中の凹部によって少なくとも部分的に画定される気密封止キャビティ内に取り付けられる。
キャップはシリコンで作成することが可能である。ある種の用途にゲッタを必要とする場合には、シリコン・キャップにゲッタ層を埋め込むことが可能である。例えば、キャビティ内に真空を保持するために凹部に沿って単結晶シリコン・ゲッタ層が埋め込まれるようにシリコン・キャップを製造することが可能である。１実施形態では、シリコン・ウェーハを多孔質構造になるように電気化学的にエッチングすることによってゲッタを形成する。適切な活性化の後、ゲッタは、蒸気種や多数のガス種を吸収するのに適したものになる。代替実施形態では、多孔質シリコンは、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ジルコニウム（Ｚｒ）などのある種の金属材料をさらに選択的にドープしてシリコン・ゲッタのある化学種への反応性を増大させることも可能である。スパッタもしくは蒸着方法により、または必要なドーピング種を含む水溶液中に多孔質シリコンを浸漬することによる化学的析出により、多孔質シリコンへのドーピングを行うことが可能である。他の代替実施形態では、多孔質シリコン表面に薄い酸化シリコン層を保持して一部の用途におけるある種の蒸気分子および気体分子とのゲッタの反応性を増加させることを含む。
また、上面と下面を有する基板を提供する工程と、基板の上面に第１の組の導電線を形成する工程と、基板の上面の少なくとも一部分の上に絶縁層を形成する工程と、絶縁層中に複数の接触ウィンドウを形成して第１の組の導電線の少なくとも一部分を露出する工程と、絶縁層の一部分上および複数の接触ウィンドウ内に第２の組の導電線を形成する工程と、基板上に微細構造を形成する工程と、第１の側、第２の側、および凹部を有するシリコン・キャップを提供する工程と、シリコン・キャップ中の凹部が微細構造を収容し気密封止キャビティを形成するように、基板の上面に形成された絶縁層にシリコン・キャップの第１の側を取り付ける工程とを含む、気密封止キャビティを有するマイクロデバイスを作成する方法も存在する。基板の上面の少なくとも一部分の上に絶縁層を形成する工程はさらに、基板の上面にガラス層を堆積する工程と、ガラス層の外面を平坦化し研磨する工程とを含むこともある。実施形態の中には、この方法がさらに、シリコン・キャップの凹部に単結晶シリコン・ゲッタ層を形成する工程と、ゲッタ層が、キャップを絶縁層に取り付ける工程中に生成される蒸気種およびガス種を吸収することが可能であるように、ゲッタ層を活性化する工程とを含むものもある。他の実施形態では、この方法がまた、基板中に基板の下面から基板の上面へと延びる少なくともバイア部分を形成する工程と、バイアが基板の上面で広がるバイア・カバーを形成する工程とを含むこともある。このバイアは、金属化されパターン形成されてバイアの周囲の金属パッドを形成することになる。
また、基板、キャップ、および複数のバイア・カバーを備えた、微細構造を収容する気密封止キャビティを有するマイクロデバイスも存在する。バイアおよびバイア・カバーは、キャビティの内部に配置される。基板は上面と下面を有する。基板は、各バイアが、下面から延び、基板の上面の接点で終端するように、複数の導電性バイアを有する。キャップは、本体部分と側壁を有する。この側壁は、本体部分から外側に延びてキャップ中の凹部を画定する。キャップは、基板の上面に取り付けられる。複数のバイア・カバーが、基板の上面における接点の周りの領域中で基板に取り付けられて、バイアを気密封止する。微細構造は、キャップ中の凹部によって少なくとも部分的に画定される気密封止キャビティ内に取り付けられる。
キャップはシリコンから形成されており、ある種の用途では、その凹部にゲッタが形成されることもある。特に、ゲッタは、キャビティ内の真空を保持するための凹部に沿った埋込み単結晶シリコン・ゲッタ層とすることも可能である。
また、第１の側および第２の側を有し、シリコンから形成されているキャップを提供する工程と、キャップの第１の側に少なくとも１つの凹部を形成する工程と、上面と下面を有し、電気的な絶縁材料から形成されている基板を提供する工程と、各バイアが基板の上面の別々の接点で終端する、下面から上面へと延びる複数のバイアを基板中に形成する工程と、基板の上面に微細構造を形成する工程と、基板の上面の接点を取り囲みカバーする領域に複数の導電性カバーを形成する工程と、キャップの凹部が微細構造と導電性カバーを収容するように、キャップの第１の側を基板の上面に取り付ける工程とを含む、気密封止キャビティを有するマイクロデバイスを作成する方法も存在する。この方法はさらに、キャップの凹部にゲッタ層を形成する工程と、キャップを基板に取り付ける工程中に生成される蒸気種およびガス種をゲッタ層が吸収することが可能であるように、ゲッタ層を活性化する工程とを含むこともある。
他の実施形態では、基板、キャップ、および複数の導電性部材を備えた、微細構造を収容する気密封止キャビティを有するマイクロデバイスが存在する。この基板は、上面と下面を有する。基板はまた、その上面の少なくとも一部分の上に形成される複数の導電線を有する。キャップは、基板に取り付けられ、本体部分、側壁、複数のポスト、および複数の導電性バイアを有する。側壁は、本体部分から外側に延びてキャップ中の凹部を画定する。複数のポストは、キャップの凹部内で本体部分から外側に延び、側壁から空間的に離れた関係にある。各導電性バイアは、複数のポストのうちの１つの内部で形成され、各ポストの外端で終端する。複数の導電性部材は、それぞれ導電性バイアのうちの１つと導電線のうちの１つの間に取り付けられる。微細構造は、キャップ中の凹部によって少なくとも部分的に画定される気密封止キャビティ内に取り付けられる。
キャップは、ガラスから形成されており、ある種の用途では、内部凹部域にゲッタが形成されていることもある。特に、ゲッタは、キャビティ中の真空を保持する助けをする内部凹部表面上にコーティングされた複合金属層のこともあり得る。
また、第１の側と第２の側を有し、電気絶縁材料から形成されているキャップを提供する工程と、凹部に側壁から空間的に離れた関係にある複数のポストを有し、かつキャップのベース部分から外側に延びる側壁によって画定される少なくとも１つの凹部を、キャップの第１の側に形成する工程と、各ポスト内部にキャップの第２の側から第１の側へと延びるバイアを形成する工程と、上面と下面を有し、電気絶縁材料から形成されている基板を提供する工程と、基板の上面に微細構造を形成する工程と、基板の上面に微細構造への電気接続を提供する複数の導電性部材を形成する工程と、キャップ中の凹部が微細構造を収容し基板上の導電性部材がキャップ中のバイアを取り囲むように、キャップの第１の側を基板の上面に取り付ける工程とを含む、気密封止キャビティを有するマイクロデバイスを作成する方法も存在する。キャップを基板に取り付けることにより、気密封止キャビティが形成される。
図面を参照すると、図１Ａ〜図１Ｃは、ウェーハ段階における気密封止キャビティ２２を有するマイクロデバイス２０の１実施形態を示している。図１Ａは、複数の水平導電性フィードスルー３８を備えたマイクロデバイス２０の底面図を示している。図１Ｂは、図１Ａに示すマイクロデバイス２０の破線１Ｂ−１Ｂに沿った断面図である。この図に見られるように、この実施形態の水平導電性フィードスルー３８は、基板３０と絶縁層７０との間を延びている。図１Ｃは、表面実装用途で使用されるときの回路ボード２４に取り付けられたマイクロデバイス２０の断面図である。
マイクロデバイス２０は、基板３０に取り付けられた微細構造２６を有するセンサであってもよい。ここで、マイクロデバイス２０は、感知機能を提供可能なタイプであってもよい。例えば、マイクロ・ジャイロスコープは、角速度を感知する。例示のために、説明
および図は、センサに関して示している。しかし、この開示によって利益を得る当業者には、本発明を他の用途にも適用可能であることが理解されよう。
本発明の１実施形態では、図１Ａ〜図１Ｃに示すように、マイクロデバイス２０は、微細構造２６を収容する気密封止キャビティ２２を有している。マイクロデバイス２０は、基板３０、キャップ５０、および絶縁層７０を含み得る。デバイス微細構造２６は、様々なアンカー・ポイント７２において気密封止キャビティ２２内に取り付けることが可能である。これによって、微細構造２６の少なくとも主要本体部分を、マイクロデバイス２０内で浮かせることが可能になる。微細構造は、ジャイロスコープまたは他のマイクロデバイスに使用される構造などの、移動構造でもよい。
基板３０は、上面３２、下面３４、および外縁３６を有している。基板３０はまた、基板３０の上面３２の少なくとも一部分の上に形成された第１の組の導電線３８も有する。図示するように、この設計における第１の組の導電線３８は、キャビティ２２内の微細構造２６を外部環境に電気接続する１組の水平導電性フィードスルーである。基板３０はさらに、絶縁層７０中の接触ウィンドウ７４上に形成される第２の組の導電線４０を有することもある。基板３０はまた、外縁３６の少なくとも一部分の上に形成される第３の組の導電線４２を有することもある。以下に示すように、１実施形態では、外縁３６は、ウェーハ製造工程中に形成されるバイアの内側表面であってもよい。次いで、第３の組の導電線４２が、形成されたバイア内に導電性材料層を堆積することによって形成されることになる。
表面実装用途では、基板３０はさらに、基板３０の下面３４の少なくとも一部分の上に形成された第４の組の導電線４４を有することもある。図１Ｃに示すように、基板３０の下面３４上に形成された導電線４４を使用して、マイクロデバイス２０を回路ボード２４上の回路線２５に、導電性接続２８を介して電気接続することが可能である。導電線３８，４０，４２，４４は、電気接続され、微細構造２６と外部環境の間の電気接続を提供する。
キャップ５０は、ベース部分５２と側壁５４を有する。側壁５４は、ベース部分５２から外側に延びており、キャップ５０中の凹部５６を画定する。気密封止キャビティ２２は、キャップ５０中の凹部５６によって少なくとも部分的に画定される。１実施形態では、キャップ５０は、以下に説明するようにシリコン・ウェーハから製造される。
以下に示すように、絶縁層７０は、ガラス充てん材料などの絶縁材料から形成されている。絶縁層７０は、キャップ５０を介した導電線３８の間の短絡を回避するための電気絶縁を提供する。
好ましい実施形態において、キャップ５０は、非接着性タイプの気密封止により絶縁層７０に取り付けられる。例えば、キャップ５０と絶縁層７０は、真空での陽極ボンディング法を用いて取り付けることが可能である。ここで、キャップ５０は、シリコンから形成されていることが好ましく、絶縁層７０は、ガラスから形成されていることが好ましい。絶縁層７０の外側のボンディング表面は、平坦化され研磨される必要がある。陽極ボンディング法は、シリコン・キャップ５０と絶縁層７０とを位置合わせし固定する工程と、２８０℃より高い温度で、それらの間に高電圧を印加する工程とを含む。高温および負の高電位では、ガラス内部の正イオンが、シリコン近傍のガラス表面からガラスのバルク中にドリフトし、界面に正イオンが欠乏するので、ガラス絶縁層７０とシリコン・キャップ５０の間のエア・ギャップ間に高電界が生成される。強い静電力が２つのボンディング面を非常にしっかりと固定して、強く一様な接合を形成する。
他の実施形態では、キャップ５０は、フリット・ガラス・ボンディング法によって基板３０に取り付けられる。ここで、フリット・ガラス層（図示せず）は、基板３０のボンディング面、またはキャップ５０のボンディング面に堆積される。次いで、ガラス層がキャップ５０と基板３０の間にくるようにキャップ５０と基板３０を合わせて固定する。次いで、このアセンブリをフリット・ガラスの融点まで加熱する。フリット・ガラスの融点より低い時間中、圧力をウェーハ・アセンブリに連続的に加える。硬化したフリット・ガラス層は、湿気を通さず、キャップ５０と基板３０の間に気密接合を形成する。
さらに他の実施形態では、キャップ５０は、金の共晶接合などの金属ボンディング技術を使用して基板３０に取り付けられる。
本発明の１実施形態においては、キャップ５０は、シリコンから形成されている。キャップ５０がシリコンから形成されている場合には、キャップ５０はさらに、凹部５６に沿って埋め込まれた単結晶シリコン・ゲッタ層５８を有してもよい。ゲッタ層５８は、デバイス微細構造２６から空間的に離れた関係にあることになる。活性化されたゲッタ層５８は、キャビティ２２内の真空を保持する助けをする。シリコン・キャップ５０中に埋め込まれた単結晶シリコン・ゲッタ層５８は、封止工程中に生成され、一部の実施形態では微細構造２６、基板３０、封止材料などのマイクロデバイス２０の材料からデバイス寿命の間ずっと脱離する多くの蒸気種およびガス種を吸収することが可能なので好ましい。
多孔質単結晶シリコン・ゲッタ層５８は、シリコン・ウェーハ上に電気化学的エッチング技術を使用してシリコン・キャップ５０中に形成することが可能な点で有利である。この用途に対する電気化学的技術の使用は、孔サイズおよび孔分布、ならびに多孔質層の厚さの選択におけるさらなる柔軟性、反復性、および制御性を可能とするので好ましい。電気化学的エッチング法では、（ウェーハ上の複数のシリコン・キャップの一部としての）シリコン・キャップ５０をＨＦ溶液中に入れることが可能である。用途に応じて、図１Ａ〜図１Ｃに示す設計では、シリコン・キャップの片側だけが埋め込まれたゲッタ層５８を有していればよい。したがって、シリコン・キャップ５０を保持するウェーハの他方の側は、エッチング装備品により保護するか、それともＨＦ溶液中の多孔質形成工程中にハード・マスク材料で覆うべきである。さらに、シリコン・キャップ５０を保持するウェーハの凹部側上にハード・マスク材料を形成しパターン形成することによって多孔質層の選択的形成を可能にすることが可能である。このようにして、単結晶シリコン・ゲッタ層５８は、シリコン・キャップ５０中の凹部５６に沿ってだけ形成される。ドーピングの種類および濃度、またはＨＦ濃度や電流密度などの多孔質形成パラメータの選択により、ゲッタ層５８を有利に変更可能である。
単結晶シリコン・ゲッタ層５８を使用する場合、ゲッタ層５８は、熱的方法、電気的方法、光学的方法などの異なる方法によって活性化することが可能である。例えば、適切な時間の間、真空環境中で約４００℃で熱活性化することにより、多孔質シリコン表面から水素または他の化学種が取り除かれることになり、多孔質シリコン表面は蒸気種やガス種に対して活性になる。
本発明のさらなる代替実施形態では、単結晶シリコン・ゲッタ層５８は、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ジルコニウム（Ｚｒ）などのある種の金属材料を選択的にドープして、ある種の化学種に対するシリコン・ゲッタの反応性を増加させることが可能である。多孔質シリコンのドーピングは、スパッタもしくは蒸着により、または必要なドーピング種を含む水溶液中に多孔質シリコンを浸漬することによる化学的堆積により、行うことが可能である。
さらに他の実施形態では、酸化シリコンの薄層を単結晶シリコン・ゲッタ層５８の表面上に保持して、ある種の気体分子または蒸気分子とのゲッタの反応性を増大させることが
可能である。
凹部５６内で単結晶シリコン・ゲッタ層５８を使用する利点は、公知の従来技術のデバイスで見出されるよりも活性ゲッタ表面対ガス放出表面の比がより大きいことである。さらに、単結晶シリコン・ゲッタを使用する他の利点は、外部のゲッタ面がさらにゲッタ効率を高められるように変更可能なことである。例えば、本発明の出願人が共通して所有し、本願明細書にその全体を援用する、２００２年９月３０日出願のシャオイ ディング（Ｘｉａｏｙｉ Ｄｉｎｇ）の発明の名称「真空を維持するための単結晶シリコン・ゲッタを有する気密封止マイクロデバイス（Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｍｉｃｒｏｄｅｖｉｃｅｓ Ｈａｖｉｎｇ ａ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｇｅｔｔｅｒ ｆｏｒ Ｍａｉｎｔａｉｎｉｎｇ Ｖａｃｃｕｍ）」の特許出願第１０／２６０，６７５号では、キャップ中の凹部の底面に沿って波形がつけられた単結晶シリコン・ゲッタ層を有するシリコン・キャップについての他の設計が示されている。この出願に教示され説明されているように、この波形形成は、シリコン・キャップのウェーハ製造処理工程に含めることが可能である。あるいは、シリコン・ウェーハのゲッタ側を、低濃度のＫＯＨ溶液で軽くエッチングして、多孔質形成前に表面を粗面化することも可能である。
次に、図１Ａ〜図１Ｃに示すようなマイクロデバイス２０を作成する方法について、さらに詳しく説明する。図２Ａ〜図２Ｇは、ガラス・ウェーハ９０に絶縁層７０を有する複数の基板３０を形成する方法を示すものである。図３Ａ〜図３Ｆは、シリコン・ウェーハ８０中に複数のキャップ５０を形成する方法を示している。図４Ａ〜図４Ｃは、ガラス・ウェーハ９０とシリコン・ウェーハ８０を（第３の微細構造ウェーハ１００と共に）組み立てて複数のマイクロデバイス２０を形成する工程を示している。組立て済みのウェーハの底部を図５Ａに示す。次いで、組立て済みのウェーハをソーで切断するか、それともダイスカットして、図５Ｂに示すような複数のマイクロデバイス２０を形成することが可能である。
最初に図２Ａ〜図２Ｇを参照すると、ガラス・ウェーハ９０から絶縁層７０を有する複数の基板３０を形成する方法が示されている。図２Ａを参照すると、上面９２と下面９４を有するガラス・ウェーハ９０の一部分が示されている。方法は、ガラス・ウェーハ９０の上面９２上に第１の組の導電線３８を形成する工程を含む。これは、ガラス・ウェーハ９０の上面９２に横方向の金属線を堆積させパターン形成することによって実現される。以前に示したように、第１の組の導電線３８は、最終的にはマイクロデバイス２０の水平導電性フィードスルーになる。
図２Ｂを参照すると、方法の次の工程は、その上に形成された第１の組の導電線３８上も含めて、ガラス・ウェーハ９０の上面９２上に絶縁層７０をコーティング、または堆積させることである。絶縁層７０にとって適切な材料は、ガラス充てん材料である。特に、ガラス充てん材料は、ガラス・ウェーハ９０上にコーティングまたは堆積させることが可能であり、次いで硬化工程を介して硬化させることが可能である。絶縁層７０が、ガラス充てん材料を使用して形成され（次いで硬化される）場合には、方法はまた、シリコン−ガラス陽極ボンディングを使用して気密封止を行うことができるよう、絶縁層７０の上面を平坦化し研磨する工程も含む。これを図２Ｃに示す。絶縁層７０の適切な厚みは、約３〜５μｍである。
図２Ｄに示すように、次いで方法は、絶縁層７０に複数の接触ウィンドウ７４を形成して、各導電線３８の端部を露出する工程を含む。方法はさらに、微細構造２６がギャップ７１上で支えなしの状態でいられるようにするために絶縁層７０中にギャップ７１とアンカー・ポイント７２を形成する工程を含む。絶縁層７０がガラス材料から形成されている
場合、ギャップ７１、アンカー・ポイント７２、および接触ウィンドウ７４を形成する工程は、マスク層で絶縁層７０をパターン形成する工程と、次いでＨＦベース溶液中における湿式エッチングまたは反応性イオン・エッチングなどのドライ・エッチングを実施する工程とを含むことが可能である。
図２Ｅで、方法はさらに、メタライゼーション工程およびパターン形成工程により、第２の組の導電線４０を絶縁層７０の一部分上、および絶縁層７０の接触ウィンドウ７４内に形成する工程を含む。
図２Ｆを参照すると、方法はさらに、ガラス・ウェーハ９０内にバイア９５を形成する工程を含み得る。バイア９５を形成するために使用可能な技術には、フッ化水素酸を使用した湿式エッチング、サンド・ブラスト、レーザ・ドリル、および超音波エッチングが含まれる。前述したように、１実施形態では、バイア９５の内側表面が、基板３０の外縁３６の一部分を画定することになる。本明細書中に説明した方法の利点は、バイア（およびガラス・ウェーハ９０に対する他の方法）が、ガラス・ウェーハ９０に微細構造２６をボンディングする前に実施されることである。
マイクロデバイス２０の基板を製造するための残りの方法は、ガラス基板９０上にシリコン微細構造２６およびバイア・カバー２７を形成することである。完成したマイクロデバイス基板を図２Ｇに示す。微細構造２６もバイア・カバー２７も同じシリコン・ウェーハから作成し同じ厚みを有するようにすることが好ましい。
次に、図３Ａ〜図３Ｆを参照すると、シリコン・ウェーハ８０から複数のキャップ５０を形成する方法が示されている。このシリコン・ウェーハについて異なるドーピング種と結晶配向を使用することが可能である。しかし、シリコン・キャップ５０に埋め込まれたゲッタ層５８を有する気密封止マイクロデバイスを作成する方法についての以下の説明では、Ｐ型、（１００）のシリコン・ウェーハが選択される。ここに教示される方法は、キャップ５０中にゲッタ層５８を形成する１方法を示しているが、凹部５６内にゲッタ層を形成する他の技術も使用することが可能である。さらに、図３Ａ〜図３Ｆは、比較的平坦な単結晶シリコン・ゲッタ層５８を有するシリコン・キャップ５０の形成を示すものである。ゲッタ層はまた、２００２年９月３０日出願のシャオイ ディング（Ｘｉａｏｙｉ Ｄｉｎｇ）の発明の名称「真空を維持するための単結晶シリコン・ゲッタを有する気密封止マイクロデバイス（Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｍｉｃｒｏｄｅｖｉｃｅｓ Ｈａｖｉｎｇ ａ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｇｅｔｔｅｒ ｆｏｒ Ｍａｉｎｔａｉｎｉｎｇ Ｖａｃｃｕｍ）」の特許出願第１０／２６０，６７５号に教示され記載されたゲッタ層と同様に波形をつけることも可能である。
図３Ａを参照すると、第１の側８２および第２の側８４を有するシリコン・ウェーハ８０の一部分が示されている。方法は、シリコン・ウェーハ８０の第１の側８２上に凹部５６および５７を形成する工程を含む。ウェーハ８０の第１の側８２上の凹部５６および５７は、公知のマイクロマシニング法を使用して形成することが可能である。１実施形態では、図３Ｂおよび図３Ｃに示すように、マスク材料８６、例えば二酸化シリコンと窒化シリコンの複合層が、凹部５６および５７をエッチングする前に形成され、パターン形成される。図３Ｃで、凹部５６および５７は、ＤＲＩＥ（ディープ反応性イオン・エッチング）によるプラズマ・エッチングや、水酸化カリウム（ＫＯＨ）、エチレンジアミンピロカテコール（ＥＤＰ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）による異方性湿式化学エッチングなどの技術を使用してウェーハ８０の第１の側８２に形成することが可能である。ウェーハ８０の第１の側８２上の凹部５６の深さは、用途に特有なものであり、シリコン・キャップ５０の所望の厚さ、所望のゲッタ層５８の厚さ、微細構造を取り囲むキャビティの所望のサイズに依存する。１例では、シリコン・キャップ５０の所望の厚みが
約６００μｍである場合には、約５０μｍの深さを有する凹部を形成するのに十分な時間、エッチングを実施することが可能である。図に示すように、凹部５６は、気密封止キャビティ２２の少なくとも一部分を画定するために使用される。凹部５７は、基板ウェーハ９０上のバイア・カバー２７上に配置され、気密封止キャビティ２２の一部分を画定するためには使用されない。
凹部５６に単結晶シリコン・ゲッタ層５８を形成したいと思う場合には、追加の工程をシリコン・ウェーハ製造方法に含めることが可能である。図３Ｄに示すように、新しいマスク材料８６が、ウェーハ８０の両面に作成され、凹部５６上にゲッタ層５８を選択的に形成するために第１の側８２上でパターン形成される。さらに、ウェーハ８０の第２の側８４上のマスク材料８６を、完全に取り除き、シリコン・ウェーハ８０の第２の側８４上に堆積される金属薄層８８で置き換えるべきである。この金属薄層８８は、多孔質形成工程中にシリコン・ウェーハ８０にわたって一様なコンダクタンスを提供する。１実施形態における適切な金属薄層８８は、約１μｍ厚のアルミニウムである。
第１の組の凹部５６に単結晶シリコン・ゲッタ層５８を形成する工程を図３Ｅに示している。前述したように、ゲッタ層５８は、ＨＦ溶液中で電気化学エッチングを実施することにより形成することが可能である。孔サイズ、孔分布、および多孔質層の厚みの選択におけるさらなる柔軟性、反復性、および制御性を可能とするので、この用途に対する電気化学的技術の使用は、堆積技術よりも好ましい。ゲッタ層５８の厚みは、用途に特有なものであり、キャビティ・サイズ、およびデバイス寿命の間に吸収すべき気体分子の量に依存する。図１Ａ〜図１Ｃに示す設計と同様な設計を有する１用途では、内部キャビティ２２の容積は、約９×１０−４ｃｍ３であり、シリコン・キャップ５０も基板３０もその内部表面面積は約２×１０−５ｃｍ２であった。適切な多孔質シリコン・ゲッタ層５８は、凹部５６に沿って約１．８×１０−３ｃｍ３の体積を有するように選択された。これは、公知の従来技術のデバイスに比べて活性ゲッタ表面面積対ガス放出表面面積の有利なより大きな比を提供する。ゲッタ層５８がウェーハ８０内に形成された後、ウェーハ８０上のマスク材料８６および金属層８８は、図３Ｆに示すように取り除かれる。
図４Ａ〜図４Ｃに示すように、次の工程は、（複数のデバイス基板を有する）ガラス・ウェーハ９０を（複数のキャップ５０を有する）シリコン・ウェーハ８０に組み立てることである。図４Ａに示すように、このアセンブリ方法は、凹部５６および５７が、対応する微細構造２６およびバイア・カバー２７の上にそれぞれくるようにガラス・ウェーハ９０をシリコン・ウェーハ８０と位置合わせする工程を含んでいる。最初は、シリコン・ウェーハ８０とガラス・ウェーハ９０の間に小さなギャップが存在するはずである。次いで、ウェーハ・アセンブリを真空にし高温にする。これによってマイクロデバイス中に含まれる材料の最初の脱ガスが可能になる。
マイクロデバイス２０がゲッタ層５８を含む場合には、この方法はさらに、ゲッタ層５８を活性化する工程を含むことになる。前述したように、１実施形態では、ゲッタ層５８を、熱的方法、電気的方法、または光学的方法によって活性化され、シリコン・ゲッタ面から水素および他の化学種を取り除く。これによって、シリコン・ゲッタ面上のダングリング・ボンドが除去されて、蒸気種およびガス種を吸収するための反応ユニットとしての役割を果たすようになる。１実施形態では、シリコン・ウェーハ８０をガラス・ウェーハ９０に接合する直前、または接合中に、活性化工程を実施することが可能である。
図４Ｂを参照すると、方法は、以上により詳しく説明したような陽極ボンディング技術、フリット・ガラス・ボンディング技術、または金属ボンディング技術のいずれかにより、真空環境中でシリコン・ウェーハ８０をガラス・ウェーハ９０に接合する工程を含む。また、図４Ｂに示すように、金属層がバイア９５の内壁およびガラス・ウェーハ９０の下
面９４に堆積されて、前述の第２の組の導電線４２および第３の組の導電線４４を形成する。これによってまた、導電性バイア９６も形成される。
最後になるが、図４Ｃに示すように、この方法の次の工程は、ウェーハ・アセンブリをダイスカットして個々のマイクロデバイス２０にすることである。
本明細書中で説明した本方法のさらなる利点を図５Ａおよび図５Ｂに示す。図４Ｂに関連する工程で構築されるウェーハ・アセンブリの下面の一部分を図５Ａに示す。ガラス・ウェーハ９０内に形成された導電性バイア９６が、気密封止キャビティ２２の外側に配置され、隣接するデバイスとの間で共有されている。導電性バイア９６はまた、ウェーハのソー・ラインに沿って位置している。組立て済みのウェーハがダイスカットされた後、このバイア内に形成された導電性材料は、次いで基板３０の外縁３６の一部分に沿って延びた導電線４０として使用することが可能である。図５Ｂに、組立て済みのウェーハがダイスカットされた後の複数のマイクロデバイス２０を示す。この設計の１つの利点は、導電性バイア９６が、真空キャビティ２２の外部にあるため、気密封止する必要がないことである。この場合、導電性バイア９６上の亀裂および他の欠陥、ならびにバイア・カバー２７は、キャビティの真空２２には影響を与えないはずである。他の利点は、この設計が真空キャビティ内部にバイアを有する他の設計に比べて小さなダイ・サイズを可能にすることである。
図６Ａ〜図６Ｃを参照すると、本発明の他の実施形態において、ウェーハ段階における気密封止キャビティ１２２を有するマイクロデバイス１２０が示されている。図６Ａは、複数の垂直導電性フィードスルー１４２を有するマイクロデバイス１２０の底面図を示している。図６Ｂは、図６Ａに示すマイクロデバイス１２０の破線６Ｂ−６Ｂに沿った断面図である。この図に示すように、この実施形態の垂直導電性フィードスルー１４２は、基板１３０を貫通して延び、気密封止キャビティ１２２内のあるポイントで終端する。図６Ｃは、表面実装用途で使用されるときの回路ボード１２４に取り付けられたマイクロデバイス１２０の断面図である。
この実施形態では、マイクロデバイス１２０は、基板１３０に取り付けられた微細構造１２６を有するセンサであってもよい。マイクロデバイス１２０は、基板１３０、キャップ１５０、および複数のバイア・カバー１７０を備え得る。デバイス微細構造１２６は、様々なアンカー・ポイント１７２において気密封止キャビティ１２２内に取り付けることが可能である。これによって、微細構造１２６の少なくとも主要本体部分を、マイクロデバイス１２０内で浮かせることが可能になる。微細構造は、ジャイロスコープまたは他のマイクロデバイスに使用される構造などの、移動構造でもよい。
基板１３０は、上面１３２と下面１３４を有する。基板１３０はまた、基板１３０の上面１３２の少なくとも一部分の上に形成された第１の組の導電線１３８も有する。基板１３０はさらに、基板１３０の本体を貫通して垂直に延びる第２の組の導電線１４２を有する。この基板はさらに、基板１３０の下面１３４の少なくとも一部分の上に形成された第３の組の導電線１４４を有する。以下にさらに例示するように、導電線１３８，１４２，１４４は、電気接続され、微細構造１２６と外部環境の間の電気接続を提供する。
例えば、１組のウェーハ貫通バイア１９５が、基板１３０の上面１３２上の１組の接点１４６で終端させることによって、微細構造１２６に対する電気的なアクセスを提供するために形成される。接点１４６は、次いで（１組の導電性カバー１７０を介して）第１の組の導電線１３８に接続される。第１の組の導電線１３８は、デバイス微細構造１２６から延びている。バイア１９５は、気密封止する必要がある。バイア１９５用の気密封止を提供する１方法は、導電性カバー１７０を使用することによるものである。１実施形態では、導電性カバー１７０がシリコンから形成されており、接点１４６の周りの領域で基板
１３０に取り付けられる。導電性カバー１７０は、デバイス微細構造１２６を形成する同じシリコン・ウェーハから形成されることが好ましい。さらに、導電性カバー１７０は、デバイス微細構造１２６と同じ厚さを有することが好ましい。デバイス微細構造１２６と同じシリコン・ウェーハから導電性カバー１７０を作成することによって、製造工程の複雑さが低下する。微細構造１２６用のシリコンを基板１３０に接合する同じステップにより導電性カバー１７０を基板１３０に取り付けることが好ましい。
バイア１９５を気密封止する代替方法は、適切なはんだボールを使用するものである。この方法は、基板１３０の下面１３４からバイア上にはんだボールを配置する工程と、はんだボールの脱ガスを実施する工程と、真空中でボールを溶融してバイア１９５を気密封止する工程とを含む。
この垂直ウェーハ貫通バイア設計の利点は、表面実装技術を使用して封止済みマイクロデバイス１２０を回路ボード１２４に簡単に取付け可能なことである。これを図６Ｃに示す。
キャップ１５０は、ベース部分１５２および側壁１５４を有する。この側壁１５４は、ベース部分１５２から外側に延びており、キャップ１５０内に凹部１５６を画定する。気密封止キャビティ１２２は、キャップ１５０中の凹部１５６によって少なくとも部分的に画定される。この実施形態では、以下に示すようにシリコン・ウェーハからキャップ１５０を作成することが可能である。
好ましい実施形態では、キャップ１５０は、非接着タイプの気密封止により基板１３０に取り付けられる。例えば、キャップ１５０と基板１３０は、真空での陽極ボンディング法により取り付けることが可能である。ここで、キャップ１５０は、シリコンから形成されていることが好ましく、基板１３０は、ガラスから形成されていることが好ましい。陽極ボンディング法は、シリコン・キャップ１５０と基板１３０とを位置合わせし固定する工程と、２８０℃より高い温度で、それらの間に高電圧を印加する工程とを含む。高温および負の高電位では、ガラス内部の正イオンが、シリコン近傍のガラス表面からガラスのバルク中にドリフトし、界面に正イオンが欠乏するので、ガラス基板１３０とシリコン・キャップ１５０の間のエア・ギャップ間に高電界が生成される。強い静電力が２つのボンディング面を非常にしっかりと固定して、強く一様な接合を形成する。
他の実施形態では、キャップ１５０は、フリット・ガラス・ボンディング法によって基板１３０に取り付けられる。ここで、フリット・ガラス層（図示せず）は、基板１３０のボンディング面、またはキャップ１５０のボンディング面に堆積される。次いで、ガラス層がキャップ１５０と基板１３０の間にくるようにキャップ１５０と基板１３０を合わせて固定する。次いで、このアセンブリをフリット・ガラスの融点まで加熱する。フリット・ガラスの融点より低い時間中、圧力を連続的に加えてキャップ１５０と基板１３０の間の接触を保持する。硬化したフリット・ガラス層は、湿気を通さず、キャップ１５０と基板１３０の間に気密接合を形成する。
さらに他の実施形態では、キャップ１５０は、金の共晶接合などの金属ボンディング技術を使用して基板１３０に取り付けられる。
本発明の１実施形態においては、キャップ１５０は、シリコンから形成されており、さらに、凹部１５６に沿って埋め込まれた単結晶シリコン・ゲッタ層１５８を有してもよい。これにより、ゲッタ層１５８は、デバイス微細構造１２６から空間的に離れた関係にあることになる。ゲッタ層１５８は、活性化された後、キャビティ１２２内の真空を保持する助けをする。シリコン・キャップ１５０中に埋め込まれた単結晶シリコン・ゲッタ層１５８は、封止工程中に生成され、一部の実施形態では微細構造１２６、基板１３０、封止
材料などのマイクロデバイス１２０の材料からデバイス寿命の間ずっと脱離する多くの蒸気種およびガス種を吸収することが可能なので好ましい。
多孔質単結晶シリコン・ゲッタ層１５８が使用される場合には、ゲッタ層１５８は、シリコン・ウェーハ上に電気化学的エッチング技術を使用してシリコン・キャップ１５０中に形成することが可能な点で有利である。この用途に対する電気化学的技術の使用は、孔サイズおよび孔分布、ならびに多孔質層の厚さの選択におけるさらなる柔軟性、反復性、および制御性を可能とするので好ましい。電気化学的エッチング法では、（ウェーハ上の複数のシリコン・キャップの一部としての）シリコン・キャップ１５０をＨＦ溶液中に入れることが可能である。図６Ａ〜図６Ｃの設計は、埋め込まれたゲッタ層を有するシリコン・キャップの片側を示しているだけである。したがって、シリコン・キャップ１５０を保持するウェーハの他方の側は、エッチング装備品により保護するか、それともＨＦ溶液中の多孔質形成工程中にハード・マスク材料で覆う必要がある。さらに、シリコン・キャップ１５０を保持するウェーハの凹部側上にハード・マスク材料を形成しパターン形成することによって多孔質層の選択的形成を可能にする。このようにして、単結晶シリコン・ゲッタ層１５８は、シリコン・キャップ１５０中の凹部１５６に沿ってだけ形成される。ドーピングの種類および濃度、またはＨＦ濃度や電流密度などの多孔質形成パラメータの選択により、ゲッタ層１５８を有利に変更可能である。
単結晶シリコン・ゲッタ層１５８は、熱的方法、電気的方法、または光学的方法など異なる方法によって活性化することが可能である。例えば、適切な時間の間、真空環境中で約４００℃で熱活性化することにより多孔質シリコン表面から水素または他の化学種が取り除かれることになり、多孔質シリコン表面は、蒸気種やガス種に対して活性になる。
本発明の代替実施形態では、単結晶シリコン・ゲッタ層１５８はさらに、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ジルコニウム（Ｚｒ）などのある種の金属材料を選択的にドープして、ある種の化学種に対するシリコン・ゲッタ反応性を増加させることが可能である。多孔質シリコンのドーピングは、スパッタもしくは蒸着により、または必要なドーピング種を含む水溶液中に多孔質シリコンを浸漬することによる化学的堆積により、行うことが可能である。
さらに他の実施形態では、酸化シリコンの薄層を単結晶シリコン・ゲッタ層１５８の表面上に保持して、ある種の気体分子または蒸気分子とのゲッタの反応性を増大させることが可能である。
図１Ａ〜図１Ｃに関連して前述した利点と同様に、単結晶シリコン・ゲッタ層１５８を使用する利点は、公知の従来技術のデバイスで見出されるよりも活性ゲッタ表面対ガス放出表面の面積比がより大きいことである。さらに、単結晶シリコン・ゲッタを使用する他の利点は、外部のゲッタ面がさらにゲッタ効率を高められるように変更可能なことである。例えば、本発明の出願人が共通して所有し、本願明細書にその全体を援用する、２００２年９月３０日出願のシャオイ ディング（Ｘｉａｏｙｉ Ｄｉｎｇ）の発明の名称「真空を維持するための単結晶シリコン・ゲッタを有する気密封止マイクロデバイス（Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｍｉｃｒｏｄｅｖｉｃｅｓ Ｈａｖｉｎｇ ａ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｇｅｔｔｅｒ ｆｏｒ Ｍａｉｎｔａｉｎｉｎｇ Ｖａｃｃｕｍ）」の特許出願第１０／２６０，６７５号では、キャップ中の凹部の底面に沿って波形がつけられた単結晶シリコン・ゲッタ層を有するシリコン・キャップについての他の設計が示されている。この出願に教示され説明されているように、この波形形成は、シリコン・キャップのウェーハ製造処理工程に含めることが可能である。あるいは、シリコン・ウェーハのゲッタ側を低濃度のＫＯＨ溶液で軽くエッチングして、多孔質形成前に表面を粗面化することも可能である。
次に、図６Ａ〜図６Ｃに示すようなマイクロデバイス１２０を作成する方法について、さらに詳しく説明する。シリコン・ウェーハの異なるドーピング種および結晶配向を使用することが可能であるが、シリコン・キャップ１５０に埋め込まれたゲッタ層１５８を有する気密封止マイクロデバイスを作成する方法についての以下の説明では、Ｐ型、（１００）のシリコン・ウェーハを選択している。図７Ａ〜図７Ｈに、比較的平坦な単結晶シリコン・ゲッタ層１５８を有するシリコン・キャップ１５０を有するマイクロデバイスの形成を示す。このゲッタ層はまた、２００２年９月３０日出願のシャオイ ディング（Ｘｉａｏｙｉ Ｄｉｎｇ）の発明の名称「真空を維持するための単結晶シリコン・ゲッタを有する気密封止マイクロデバイス（Ｈｅｒｍｅｔｉｃａｌｌｙ Ｓｅａｌｅｄ Ｍｉｃｒｏｄｅｖｉｃｅｓ Ｈａｖｉｎｇ ａ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｇｅｔｔｅｒ ｆｏｒ Ｍａｉｎｔａｉｎｉｎｇ Ｖａｃｃｕｍ）」の特許出願第１０／２６０，６７５号に教示され説明されているゲッタ層と同様に波形をつけることが可能である。
図７Ａを参照すると、第１の側１８２と第２の側１８４を有するシリコン・ウェーハ１８０の一部分が示されている。方法は、シリコン・ウェーハ１８０の第１の側１８２上に少なくとも１つの凹部１５６を形成する工程を含む。ウェーハ１８０の第１の側１８２上の凹部１５６は、公知のマイクロマシニング法を使用して形成することが可能である。１実施形態では、図７Ｂおよび図７Ｃに示すように、マスク材料１８６、例えば二酸化シリコンと窒化シリコンの複合層が、凹部１５６をエッチングする前に形成され、パターン形成される。第１の側１８２上のマスク材料１８６を選択的にエッチングして図７Ｃに示すような凹部ウィンドウを形成する工程中に、ウェーハ１８０の第２の側１８４上のマスク材料１８６もまた、完全に取り除かれる。その後の多孔質形成工程中に一様なコンダクタンスを提供するために、金属薄層１８８、例えば１μｍの厚さのアルミニウムを、図７Ｃに示すように第２の側１８４上に堆積させる。図７Ｄで、ディープ反応性イオン・エッチング（ＤＲＩＥ）などのプラズマ・エッチングや、水酸化カリウム（ＫＯＨ）、エチレンジアミンピロカテコール（ＥＤＰ）、または水酸化テトラメチルアンモニウム（ＴＭＡＨ）による異方性湿式化学エッチングを使用してウェーハ１８０の第１の側１８２に凹部１５６を形成することが可能である。ウェーハ１８０の第１の側１８２上の凹部１５６の深さは、用途に特有なものであり、シリコン・キャップ１５０の所望の厚さ、所望のゲッタ層１５８の厚さ、および微細構造を取り囲むキャビティの所望のサイズに依存する。１例では、シリコン・キャップ１５０の所望の厚みが約６００μｍである場合には、約５０μｍの深さを有する凹部を形成するのに十分な時間、エッチングを実施することが可能である。
図７Ｅに示すように、次の工程は、ウェーハ１８０の第１の側１８２の凹部１５６に単結晶シリコン・ゲッタ層１５８を形成する工程である。前述したように、ゲッタ層１５８は、ＨＦ溶液中で電気化学エッチングを実施することにより形成することが可能である。孔サイズ、孔分布、および多孔質層の厚みの選択におけるさらなる柔軟性、反復性、および制御性を可能とするので、この用途に対する電気化学的技術の使用は、堆積技術よりも好ましい。ゲッタ層１５８の厚みは、用途に特有なものであり、キャビティ・サイズ、およびデバイス寿命の間に吸収すべき気体分子の量に依存する。図６Ａ〜図６Ｃに示す設計と同様な設計を有する１用途では、内部キャビティ１２２の容積は、約９×１０−４ｃｍ３であり、シリコン・キャップ１５０も基板１３０もその内部表面面積は約２×１０−５ｃｍ２であった。適切な多孔質シリコン・ゲッタ層１５８は、凹部１５６に沿って約１．８×１０−３ｃｍ３の体積を有するように選択された。これは、公知の従来技術のデバイスに比べて活性ゲッタ表面面積対ガス放出表面面積の有利なより大きな比を提供する。ゲッタ層１５８がウェーハ１８０内に形成された後、ウェーハ１８０上のマスク材料１８６および金属層１８８は、図７Ｆに示すように取り除かれる。
図７Ｇに示すように、次の工程は、各シリコン・キャップ１５０の凹部１５６が対応するマイクロデバイス・ダイの近傍に存在し、導電性カバー１７０が対応するバイア１９５を取り囲むようにするために、（複数のキャップ１５０を有する）シリコン・ウェーハ１８０を（複数のマイクロデバイス・ダイを有する）マイクロデバイス基板ウェーハ１９０と位置合わせする工程である。最初は、シリコン・ウェーハ１８０とマイクロデバイス・ウェーハ１９０の間に小さなギャップが存在するはずである。次いで、ウェーハ・アセンブリを真空にし高温にする。これによってマイクロデバイス中に含まれる材料の最初の脱ガスが可能になる。この方法はさらに、ゲッタ層１５８を活性化する工程を含む。前述したように、１実施形態では、ゲッタ層１５８が、熱的方法、電気的方法、または光学的方法によって活性化され、シリコン・ゲッタ表面から水素および他の化学種を取り除く。これによって、シリコン・ゲッタ面上のダングリング・ボンドが除去されて、蒸気種およびガス種を吸収するための反応ユニットとしての役割を果たすようになる。１実施形態では、シリコン・ウェーハ１８０をマイクロデバイス・ウェーハ１９０に接合する直前、または接合中に、活性化工程を実施することが可能である。
この方法はさらに、シリコン・ウェーハ１８０をマイクロデバイス・ウェーハ１９０に取り付ける工程または接合する工程を含み得る。接合する工程は、真空環境中で行うことが好ましい。シリコン・ウェーハ１８０は、陽極ボンディング技術、フリット・ガラス・ボンディング技術、または金属ボンディング技術を使用することによってマイクロデバイス・ウェーハ１９０に取り付けることが可能である。
この方法の残りの工程は、バイア１９５をメタライゼーションしパターン形成して導電線１４２および１４４を形成する工程（これが導電性バイア１９６を形成することになる）と、ウェーハ・アセンブリをダイスカットして図７Ｈに示すように個々のマイクロデバイスにする工程とを含む。
次に図８Ａ〜図８Ｃを参照すると、本発明の他の実施形態において、ウェーハ段階における気密封止キャビティ２２２を有するマイクロデバイス２２０が示されている。図８Ａは、複数の垂直導電性フィードスルー２４２を有するマイクロデバイス２２０の上面図を示す。図８Ｂは、図８Ａに示すマイクロデバイス２２０の破線８Ｂ−８Ｂに沿った断面図である。この図に示すように、この実施形態における垂直導電性フィードスルー２４２は、キャップ２５０中のポスト２６０を貫通して延び、基板２３０の表面に取り付けられた導電性部材２７０に終端する。図８Ｃは、表面実装用途で使用されるときの回路ボード２２４に取り付けられたマイクロデバイス２２０の断面図である。
この実施形態では、マイクロデバイス２２０は、基板２３０に取り付けられた微細構造２２６を有するセンサであってもよい。マイクロデバイス２２０は、基板２３０、キャップ２５０、複数の導電性部材２７０、および外部封止リング２７８を備え得る。デバイス微細構造２２６は、様々なアンカー・ポイント２７２において気密封止キャビティ２２２内に取り付けることが可能である。これによって、微細構造２２６の少なくとも主要本体部分を、マイクロデバイス２２０内で浮かせることが可能になる。微細構造は、ジャイロスコープまたは他のマイクロデバイスの場合に使用される構造などの、移動構造でもよい。
基板２３０は、上面２３２と下面２３４を有する。基板２３０はまた、基板２３０の上面２３２の少なくとも一部分の上に形成された第１の組の導電線２３８も有する。各導電線２３８は、微細構造２２６の電極のうちの１つを、対応する導電性部材２７０のうちの１つと電気接続する。
キャップ２５０は、ベース部分２５２、側壁２５４、複数のポスト２６０、および複数の導電性バイア２９６を有する。側壁２５４は、ベース部分２５２から外側に延びており、キャップ２５０内に凹部２５６を画定する。気密封止キャビティ２２２は、キャップ２５０内の凹部２５６によって少なくとも部分的に画定される。複数のポスト２６０は、ベース部分２５２から外端２６４へと外側に延びている。複数のポスト２６０は、側壁２５４から空間的に離れた関係になるように凹部２５６内に収容されている。この空間的に離れた関係は、キャップ２５０内のポスト２６０と側壁２５４との間の絶縁ギャップ２６６によって画定される。この絶縁ギャップ２６６によって、残余キャビティ圧力を最小にするように内部のキャビティ・サイズを増加させる利点がもたらされる。各導電性バイア２９６は、複数のポスト２６０のうちの１つの内部に形成され各ポスト２６０の外端２６４に終端する。この実施形態では、キャップ２５０は、以下に示すようにガラス・ウェーハから作ることが可能である。導電性バイア２９６は、キャップ２５０中にエッチングされたホールでもよく、導電性材料層２４２により充てんまたは堆積されてもよい。
キャップ２５０内に形成された１組の導電性バイア２９６は、外端２６４に終端することにより、微細構造２２６への電気的アクセスを提供する。ポスト２６０の各外端２６４が、導電性部材２７０のうちの１つに取り付けられる。導電性部材２７０は、導電性バイア２９６を対応する導電線２３８と接続する。
１実施形態では、導電性部材２７０は、シリコンから形成されており、ポスト２６０の外端２６４が基板２３０と出合う領域で基板２３０に取り付けられる。導電性部材２７０は、デバイスの微細構造２２６が形成されるものと同じシリコン・ウェーハから形成されることが好ましい。さらに、導電性部材２７０は、デバイス微細構造２２６と同じ厚さであることが好ましい。デバイス微細構造２２６と同じシリコン・ウェーハから導電性カバー２７０を作成することによって、製造工程の複雑さが低下する。導電性部材２７０は、陽極ボンディング技術を使用することによりキャップ・ウェーハ２５０を基板ウェーハ２３０に取り付けた後にバイア２９６を気密封止する。
この垂直ウェーハ貫通バイア設計のいくつかの利点のうちの１つは、表面実装技術を使用して封止済みのマイクロデバイス２２０を回路ボード２２４に簡単に取付け可能なことである。これを図８Ｃに示す。
好ましい１実施形態では、キャップ２５０は、非接着タイプの気密封止により基板２３０に取り付けられる。例えば、キャップ２５０と基板２３０は、外部封止リング２７８および真空での陽極ボンディング法を使用して、合わせて取り付けることが可能である。ここで、キャップ２５０と基板２３０は、ガラスから形成されていてもよい。外部封止リング２７８は、同じシリコンから形成されてもよく、微細構造２２６および導電性部材２７０と同じ厚さを有する。陽極ボンディング法は、ガラス・キャップ２５０とガラス基板２３０を位置合わせし固定する工程と、２８０℃よりも高い温度で、それらの間に高電圧を印加する工程とを含む。高温および負の高電位では、ガラス内部の正イオンが、シリコン近傍のガラス表面からガラスのバルク中にドリフトし、界面に正イオンが欠乏するので、ガラス構造とシリコン・リングの間のエア・ギャップ間に高電界が生成される。強い静電力が２つのボンディング面を非常にしっかりと固定して、強く一様な接合を形成する。
代替実施形態では、キャップ２５０上の凹部２５６の内部表面に金属ゲッタ層を堆積させてキャビティ２２２内の真空を保持するのを助けることも可能である。
次に、図８Ａ〜図８Ｃに示すようなマイクロデバイス２２０を作成する方法について、さらに説明する。図９Ａを参照すると、第１の側２８２と第２の側２８４を有するガラス・ウェーハ２８０の一部分が示されている。方法は、ガラス・ウェーハ２８０の第１の側２８２上に少なくとも１つの凹部２５６を形成する工程を含んでいる。前述したように、
各凹部２５６は、複数のポスト２６０を有している。ウェーハ２８０の第１の側２８２上の凹部２５６は、公知のマイクロマシニング法を使用して形成することが可能である。１実施形態では、図９Ａおよび図９Ｂに示すように、凹部２５６のエッチングを行う前にマスク材料２８６を形成しパターン形成する。次いで、ＨＦベース溶液中の湿式化学エッチングを使用して凹部２５６を形成することが可能である。サンド・ブラストおよび超音波ドリルなど他の技術も使用することも可能である。
図９Ｃに示すように、次の工程は、サンド・ブラスト、レーザ・ドリル、超音波ドリル、湿式エッチングなど使用可能な技術のうちの１つを使用することによって、ガラス・ウェーハ２８０内にウェーハ貫通バイア２９５を形成する工程である。
図９Ｄを参照すると、この方法はさらに、（複数のキャップ２５０を有する）ガラス・ウェーハ２８０を（複数のデバイス基板２３０を有する）デバイス基板ウェーハ２９０と組み立てる工程を含み得る。各デバイス基板２３０は、微細構造２２６、導電性部材２７０、金属線２３８、およびその上に取り付けられた外部封止リング２７８を有している。ウェーハ・アセンブリ工程は、真空環境中で高温条件下で行うべきである。これによってマイクロデバイス中に含まれる材料の最初の脱ガスが可能になる。
図９Ｅで、前述の陽極ボンディング技術を使用することによりシリコン外部封止リング２７８および導電性部材２７０を用いて真空中でガラス・キャップ・ウェーハ２８０をガラス基板ウェーハ２９０に取り付けることが可能である。また図９Ｅに示すように、ウェーハ貫通バイア２９５をメタライゼーションしパターン形成して、導電性カバー層２４２を有する導電性バイア２９６を形成する。
この方法の次の工程は、図９Ｆに示すように、ウェーハ・アセンブリをダイスカットして個々のマイクロデバイス２２０にすることである。
これまで説明してきたのは、新しいマイクロデバイスと、真空キャビティ中に封止された微細構造を外部環境に電気接続する導電性フィードスルーを有するマイクロデバイスを作成する方法である。本発明は、１実施形態では、導電性ウェーハ貫通バイアをキャビティの外側に配置することにより、ウェーハ段階で微細構造を封止するより良い方法を提供している。バイアをキャビティの外部に形成することにより、バイア中の亀裂または他の欠陥が気密封止キャビティを妨害しなくなるので、このデバイスの信頼性が増している。バイアをキャビティの外部に形成することによって、封止デバイスのサイズも非常に減少する。本発明ではまた、キャビティ内部の導電性ウェーハ貫通バイアによる、ウェーハ段階における微細構造を封止する方法も提供している。シリコン・キャップと、デバイス基板上に形成された導電性バイアおよびカバーとの使用、あるいはガラス・キャップと、キャップ上に形成された導電性バイアおよびデバイス基板上に形成された導電性バイア・カバーとの使用により、信頼性のある気密封止が可能になる。本出願では、どのようにして基板中のバイアやキャップ中のバイアに対してこれを行い得るかを教示している。本願明細書中に教示される実施形態には、微細構造を収容するキャビティ内に効率的なゲッタ層を取り入れることを可能にする追加の利点がある。さらに、本発明では、低コストの材料および方法を使用することにより真空封止マイクロデバイスを作成するコストがかなり低減される。これは、大量用途にとっては特に重要である。
本発明の以上の説明は例示的にすぎず、本願に由来するどの特許の範囲をも限定するものではない。本発明は、添付特許請求の範囲の広い範囲によってのみ限定されるものとする。
マイクロデバイス中の微細構造を外部環境に電気接続する導電性フィードスルーを有するマイクロデバイスの１実施形態の底面図。 図１Ａに示すマイクロデバイスの破線１Ｂ−１Ｂに沿った断面図。 表面実装用途で使用されるときの図１Ａに示すマイクロデバイスの破線１Ｂ−１Ｂに沿った断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスの基板部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスの基板部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスの基板部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスの基板部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスの基板部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスの基板部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスの基板部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスのキャップ部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスのキャップ部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスのキャップ部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスのキャップ部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスのキャップ部分を形成する方法の１実施形態の１断面図。 図１Ａ〜図１Ｃに示すマイクロデバイスのキャップ部分を形成する方法の１実施形態の１断面図。 図２Ａ〜図２Ｇおよび図３Ａ〜図３Ｆで形成される基板部分およびキャップ部分を使用した、図１Ａ〜図１Ｃに示すマイクロデバイスを組み立てる方法の１実施形態の１断面図。 図２Ａ〜図２Ｇおよび図３Ａ〜図３Ｆで形成される基板部分およびキャップ部分を使用した、図１Ａ〜図１Ｃに示すマイクロデバイスを組み立てる方法の１実施形態の１断面図。 図２Ａ〜図２Ｇおよび図３Ａ〜図３Ｆで形成される基板部分およびキャップ部分を使用した、図１Ａ〜図１Ｃに示すマイクロデバイスを組み立てる方法の１実施形態の１断面図。 それぞれが図１Ａ〜図１Ｃに示すような設計を有する複数のマイクロデバイスを有するウェーハの一部分の底面図。 図５Ａに示すウェーハから分離した後の複数のマイクロデバイスの底面図。 マイクロデバイス中の微細構造を外部環境に電気接続する導電性フィードスルーを有するマイクロデバイスの他の実施形態の底面図。 図６Ａに示すマイクロデバイスの破線６Ｂ−６Ｂに沿った断面図。 表面実装用途で使用されるときの図６Ａに示すマイクロデバイスの破線６Ｂ−６Ｂに沿った断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図６Ａ〜図６Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 マイクロデバイス中の微細構造を外部環境に電気接続する導電性フィードスルーを有するマイクロデバイスの他の実施形態の上面図。 図８Ａに示すマイクロデバイスの破線８Ｂ−８Ｂに沿った断面図。 表面実装用途で使用されるときの図８Ａに示すマイクロデバイスの破線８Ｂ−８Ｂに沿った断面図。 図８Ａ〜図８Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図８Ａ〜図８Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図８Ａ〜図８Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図８Ａ〜図８Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図８Ａ〜図８Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。 図８Ａ〜図８Ｃに示すマイクロデバイスを形成し組み立てる方法の１実施形態の１断面図。

Claims (10)

  1. 微細構造を収容する気密封止キャビティを有するマイクロデバイスであって、
    上面、下面、および外縁を有し、該上面および該の少なくとも一部分に形成された、微細構造への電気接続を提供する複数の導電線を有する基板と、
    ベース部分と、該ベース部分から外側に延びてキャップ内に凹部を画定する側壁とを有するキャップと、
    少なくとも前記キャップの前記側壁と前記基板の前記上面との上に形成される前記複数の導電線との間に取り付けられる絶縁層と、を備え、
    前記微細構造が前記気密封止キャビティ内に取り付けられ、前記気密封止キャビティが前記キャップ内の前記凹部によって少なくとも部分的に画定される、マイクロデバイス。
  2. 前記基板の前記外縁上に形成された前記導電線が、前記基板のウェーハ製造工程中に前記基板に形成されたバイアの少なくとも一部分の上に導電性材料を堆積させた結果得られたものである、請求項１に記載のマイクロデバイス。
  3. 前記キャップが、シリコンから形成されており、前記キャビティ内部の真空を保持するために前記キャップの前記凹部に沿って埋め込まれた波形をつけた単結晶シリコン・ゲッタ層を有する、請求項１に記載のマイクロデバイス。
  4. 前記絶縁層が、ガラス充てん材料から形成されており、陽極ボンディングによって前記キャップの前記側壁に取り付けられる、請求項１に記載のマイクロデバイス。
  5. 微細構造を収容する気密封止キャビティを有するマイクロデバイスであって、
    上面と下面を有し、各導電性バイアが基板の該下面から延び基板の該上面において接点で終端する、複数の導電性バイアを有する基板と、
    本体部分と、該本体部分から外側に延びてキャップ内に凹部を画定する側壁とを有し、該基板の前記上面に取り付けられたキャップと、
    各バイア・カバーが前記バイアを気密封止するよう前記基板の前記上面の前記接点の周りの領域で前記基板の前記上面に取り付けられている、複数のバイア・カバーと、を備え、
    前記微細構造が前記気密封止キャビティ内に取り付けられ、前記気密封止キャビティが前記キャップ内の前記凹部によって少なくとも部分的に画定される、マイクロデバイス。
  6. 前記キャップが、前記キャビティ内に真空を保持するために前記キャップの前記凹部の少なくとも底面に沿って埋め込まれた波形をつけた単結晶シリコン・ゲッタ層を有するシリコンから形成されている、請求項５に記載のマイクロデバイス。
  7. 前記バイア・カバーが、シリコンから形成されており、陽極ボンディングによって前記基板の前記上面に取り付けられており、前記バイア・カバーが、導電性材料から形成されており、前記基板の前記上面上の金属線と前記導電性バイアとの間の電気接続を提供する、請求項５に記載のマイクロデバイス。
  8. 微細構造を収容する気密封止キャビティを有するマイクロデバイスであって、
    上面と下面を有し、該上面の少なくとも一部分の上に形成された複数の導電線を有する基板と、
    前記基板に取り付けられ、本体部分、該本体部分から外側に延びてキャップ内に凹部を画定する側壁、キャップの該凹部内で該本体部分から外側に延び、該側壁から空間的に離れた関係にある複数のポスト、および各導電性バイアが該複数のポストのうちの１つの内部に形成され各ポストの外端で終端する複数の導電性バイアを有するキャップと、
    各導電性部材が、前記複数の導電性バイアのうちの少なくとも１つと前記複数の導電線のうちの少なくとも１つとの間に取り付けられる複数の導電性部材と、を備え、
    前記微細構造が前記気密封止キャビティ内に取り付けられ、前記気密封止キャビティが前記キャップ内の前記凹部によって少なくとも部分的に画定される、マイクロデバイス。
  9. 前記キャップおよび基板がガラスから形成されており、前記導電性部材がシリコンから形成されており、前記微細構造および前記導電性部材が、陽極ボンディングによって前記基板の前記上面に取り付けられる、請求項８に記載のマイクロデバイス。
  10. 前記キャップと前記基板の間に取り付けられた外部シリコン封止リングをさらに備え、前記微細構造、前記導電性部材、および該外部シリコン封止リングが、陽極ボンディングによって、前記基板に取り付けられると共に前記キャップに接合される、請求項８に記載のマイクロデバイス。
JP2005501883A 2002-10-18 2003-10-09 気密封止型マイクロデバイスのフィードスルーの設計および方法 Pending JP2006517339A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41951402P 2002-10-18 2002-10-18
US10/347,671 US6929974B2 (en) 2002-10-18 2003-01-21 Feedthrough design and method for a hermetically sealed microdevice
PCT/US2003/032007 WO2004040618A2 (en) 2002-10-18 2003-10-09 Feedthrough design and method for a hermetically sealed microdevice

Publications (1)

Publication Number Publication Date
JP2006517339A true JP2006517339A (ja) 2006-07-20

Family

ID=32095743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005501883A Pending JP2006517339A (ja) 2002-10-18 2003-10-09 気密封止型マイクロデバイスのフィードスルーの設計および方法

Country Status (5)

Country Link
US (1) US6929974B2 (ja)
EP (1) EP1586110A4 (ja)
JP (1) JP2006517339A (ja)
AU (1) AU2003282519A1 (ja)
WO (1) WO2004040618A2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006519707A (ja) * 2003-03-10 2006-08-31 ハネウェル・インターナショナル・インコーポレーテッド ガラス−シリコンｍｅｍｓプロセスで埋め込まれた電気的フィードスルーに関するシステム及び方法
JP2007013174A (ja) * 2005-06-30 2007-01-18 Avago Technologies Wireless Ip (Singapore) Pte Ltd キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、ｆｂａｒチップのウェハレベルパッケージングのためのコンタクトを形成する方法
JP2007281042A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 気密パッケ−ジおよび気密パッケージの製造方法
JP2008116243A (ja) * 2006-11-01 2008-05-22 Seiko Epson Corp 角速度センサおよびその製造方法
JP2008118264A (ja) * 2006-11-01 2008-05-22 Seiko Epson Corp 音叉振動子およびその製造方法
JP2008229833A (ja) * 2007-02-22 2008-10-02 Denso Corp 半導体装置およびその製造方法
JP2009072907A (ja) * 2007-09-20 2009-04-09 Robert Bosch Gmbh マイクロマシニング構成素子及びマイクロマシニング構成素子を製作するための方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
JP2011179821A (ja) * 2010-02-26 2011-09-15 Hitachi Automotive Systems Ltd 複合センサの製造方法
JP2012069954A (ja) * 2011-10-05 2012-04-05 Mitsubishi Electric Corp 基板間接続構造およびパッケージ
JP2020153857A (ja) * 2019-03-20 2020-09-24 株式会社デンソー 半導体装置およびその製造方法

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
WO2003064989A1 (en) * 2002-01-30 2003-08-07 Honeywell International Inc. An absolute micromachined silicon pressure sensor with backside hermetic cover and method of making the same
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
US7045868B2 (en) * 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
EP1517166B1 (en) 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
EP1677852A4 (en) * 2003-09-16 2009-06-24 Cardiomems Inc WIRELESS IMPLANTABLE DETECTOR
US8026729B2 (en) 2003-09-16 2011-09-27 Cardiomems, Inc. System and apparatus for in-vivo assessment of relative position of an implant
US6926592B2 (en) * 2003-11-25 2005-08-09 Motorola, Inc. Surface treatment of mechanically abraded glass
FR2884047A1 (fr) * 2005-03-31 2006-10-06 Intexys Sa Procede et dispositif d'encapsulation de composants electroniques et optoelectroniques
KR100575363B1 (ko) * 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
US7952189B2 (en) * 2004-05-27 2011-05-31 Chang-Feng Wan Hermetic packaging and method of manufacture and use therefore
US7608534B2 (en) * 2004-06-02 2009-10-27 Analog Devices, Inc. Interconnection of through-wafer vias using bridge structures
KR100754069B1 (ko) * 2004-06-02 2007-08-31 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지 및 패키징 방법
US20050269688A1 (en) * 2004-06-03 2005-12-08 Lior Shiv Microelectromechanical systems (MEMS) devices integrated in a hermetically sealed package
US7202100B1 (en) * 2004-09-03 2007-04-10 Hrl Laboratories, Llc Method of manufacturing a cloverleaf microgyroscope and cloverleaf microgyroscope
US7184202B2 (en) * 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
JP2006119042A (ja) * 2004-10-22 2006-05-11 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
US7232700B1 (en) * 2004-12-08 2007-06-19 Hrl Laboratories, Llc Integrated all-Si capacitive microgyro with vertical differential sense and control and process for preparing an integrated all-Si capacitive microgyro with vertical differential sense
US7202560B2 (en) * 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
KR100772039B1 (ko) * 2004-12-24 2007-10-31 엘지전자 주식회사 스캐닝 마이크로미러 패키지 및 그 제조 방법과, 이를사용한 광 스캐닝 장치
DE102005001449B3 (de) * 2005-01-12 2006-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen eines vorgegebenen Innendrucks in einem Hohlraum eines Halbleiterbauelements
TWI267927B (en) * 2005-01-19 2006-12-01 Touch Micro System Tech Method for wafer level package
US20060163711A1 (en) * 2005-01-24 2006-07-27 Roels Timothy J Method to form an electronic device
US7662653B2 (en) * 2005-02-10 2010-02-16 Cardiomems, Inc. Method of manufacturing a hermetic chamber with electrical feedthroughs
US7647836B2 (en) * 2005-02-10 2010-01-19 Cardiomems, Inc. Hermetic chamber with electrical feedthroughs
US7816745B2 (en) * 2005-02-25 2010-10-19 Medtronic, Inc. Wafer level hermetically sealed MEMS device
KR100620810B1 (ko) * 2005-03-07 2006-09-07 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7262622B2 (en) * 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
US7495462B2 (en) * 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
US7611919B2 (en) * 2005-04-21 2009-11-03 Hewlett-Packard Development Company, L.P. Bonding interface for micro-device packaging
US7470971B2 (en) * 2005-05-13 2008-12-30 Sarnoff Corporation Anodically bonded ultra-high-vacuum cell
JP2006339189A (ja) * 2005-05-31 2006-12-14 Oki Electric Ind Co Ltd 半導体ウェハおよびそれにより形成した半導体装置
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7621036B2 (en) * 2005-06-21 2009-11-24 Cardiomems, Inc. Method of manufacturing implantable wireless sensor for in vivo pressure measurement
WO2007002185A2 (en) 2005-06-21 2007-01-04 Cardiomems, Inc. Method of manufacturing implantable wireless sensor for in vivo pressure measurement
DE102005040789B4 (de) * 2005-08-29 2014-12-24 Robert Bosch Gmbh Herstellungsverfahren für ein Mikromechanisches Bauelement mit anodisch gebondeter Kappe
US7748277B2 (en) * 2005-10-19 2010-07-06 Cardiomems, Inc. Hermetic chamber with electrical feedthroughs
TWI282606B (en) * 2005-12-02 2007-06-11 Advanced Semiconductor Eng Method for packaging optical chip and packaging structure thereof
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
DE102006016260B4 (de) * 2006-04-06 2024-07-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vielfach-Bauelement mit mehreren aktive Strukturen enthaltenden Bauteilen (MEMS) zum späteren Vereinzeln, flächiges Substrat oder flächig ausgebildete Kappenstruktur, in der Mikrosystemtechnik einsetzbares Bauteil mit aktiven Strukturen, Einzelsubstrat oder Kappenstruktur mit aktiven Strukturen und Verfahren zum Herstellen eines Vielfach-Bauelements
US7462931B2 (en) * 2006-05-15 2008-12-09 Innovative Micro Technology Indented structure for encapsulated devices and method of manufacture
DE102006023701A1 (de) * 2006-05-19 2007-11-22 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US7812416B2 (en) * 2006-05-22 2010-10-12 Cardiomems, Inc. Methods and apparatus having an integrated circuit attached to fused silica
US7280262B1 (en) * 2006-05-24 2007-10-09 Honeywell International Inc. Integrated die level isolation for a MEMS device
US7763488B2 (en) * 2006-06-05 2010-07-27 Akustica, Inc. Method of fabricating MEMS device
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR100846569B1 (ko) * 2006-06-14 2008-07-15 매그나칩 반도체 유한회사 Ｍｅｍｓ 소자의 패키지 및 그 제조방법
DE102006032925B8 (de) * 2006-07-15 2008-11-06 Schott Ag Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US20080087979A1 (en) * 2006-10-13 2008-04-17 Analog Devices, Inc. Integrated Circuit with Back Side Conductive Paths
US8077447B2 (en) * 2006-12-12 2011-12-13 Panasonic Corporation Electronic element package and method of manufacturing the same
US7736946B2 (en) * 2007-02-07 2010-06-15 Honeywell International Inc. System and method for sealing a MEMS device
TW200834833A (en) * 2007-02-14 2008-08-16 Besdon Technology Corp Subminiature electronic device having hermetic cavity and method of manufacturing the same
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP5330697B2 (ja) * 2007-03-19 2013-10-30 株式会社リコー 機能素子のパッケージ及びその製造方法
KR100856293B1 (ko) * 2007-05-04 2008-09-03 삼성전기주식회사 수정 진동자 제조방법
US20080277747A1 (en) * 2007-05-08 2008-11-13 Nazir Ahmad MEMS device support structure for sensor packaging
US8508036B2 (en) * 2007-05-11 2013-08-13 Tessera, Inc. Ultra-thin near-hermetic package based on rainier
DE102008025599B4 (de) 2007-05-14 2013-02-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuste aktive Mikrostrukturen mit Direktkontaktierung zu einem Substrat
KR100872265B1 (ko) * 2007-05-16 2008-12-05 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 패키징 방법
US10266392B2 (en) 2007-06-07 2019-04-23 E-Pack, Inc. Environment-resistant module, micropackage and methods of manufacturing same
US8049326B2 (en) * 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
US7605466B2 (en) * 2007-10-15 2009-10-20 General Electric Company Sealed wafer packaging of microelectromechanical systems
US8120175B2 (en) * 2007-11-30 2012-02-21 International Business Machines Corporation Soft error rate mitigation by interconnect structure
CN101878527B (zh) 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US20090145802A1 (en) * 2007-12-11 2009-06-11 Apple Inc. Storage system for components incorporating a liquid-metal thermal interface
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US7910391B2 (en) * 2008-04-17 2011-03-22 Sionyx, Inc. Getter formed by laser-treatment and methods of making same
US8643127B2 (en) * 2008-08-21 2014-02-04 S3C, Inc. Sensor device packaging
US8426233B1 (en) * 2009-01-09 2013-04-23 Integrated Device Technology, Inc. Methods of packaging microelectromechanical resonators
US7775119B1 (en) * 2009-03-03 2010-08-17 S3C, Inc. Media-compatible electrically isolated pressure sensor for high temperature applications
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US10297550B2 (en) * 2010-02-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC architecture with interposer and interconnect structure for bonding dies
FR2956521B1 (fr) * 2010-02-16 2012-08-17 Thales Sa Dispositif comprenant des composants electriques, electroniques, electromecaniques ou electro-optiques, a sensibilite reduite a faible debit de dose
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US9718679B2 (en) 2011-06-27 2017-08-01 Invensense, Inc. Integrated heater for gettering or outgassing activation
US9540230B2 (en) 2011-06-27 2017-01-10 Invensense, Inc. Methods for CMOS-MEMS integrated devices with multiple sealed cavities maintained at various pressures
US9452925B2 (en) * 2011-06-27 2016-09-27 Invensense, Inc. Method of increasing MEMS enclosure pressure using outgassing material
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
DE102011081887A1 (de) * 2011-08-31 2013-02-28 Robert Bosch Gmbh Polymerschichtsystem-Drucksensorvorrichtung und Polymerschichtsystem-Drucksensorverfahren
KR101307436B1 (ko) * 2011-11-10 2013-09-12 (주)유우일렉트로닉스 Ｍｅｍｓ 센서 패키징 및 그 방법
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
TWI498951B (zh) * 2012-04-27 2015-09-01 Txc Corp Conductor - type package structure and its manufacturing method
CN103382016B (zh) * 2012-05-02 2015-11-04 台湾积体电路制造股份有限公司 采用集成封装件的BioMEMS和平面光电路
US8791557B2 (en) * 2012-05-02 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectromechanical device with integrated package
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US8980676B2 (en) * 2012-06-25 2015-03-17 Raytheon Company Fabrication of window cavity cap structures in wafer level packaging
US9738512B2 (en) 2012-06-27 2017-08-22 Invensense, Inc. CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture
US8940616B2 (en) * 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
US9366647B2 (en) * 2013-03-14 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Optical detection for bio-entities
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
US9470710B2 (en) * 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
EP2813464B1 (en) 2013-06-12 2018-08-08 Tronic's Microsystems Device with getter material
EP2813465B1 (en) 2013-06-12 2020-01-15 Tronic's Microsystems MEMS device with getter layer
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US9242853B2 (en) * 2013-10-15 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving getter efficiency by increasing superficial area
FR3014240B1 (fr) * 2013-11-29 2017-05-05 Commissariat Energie Atomique Procede de realisation d'un substrat comportant un materiau getter dispose sur des parois d'un ou plusieurs trous borgnes formes dans le substrat
US11078075B2 (en) * 2015-12-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Packaging method and associated packaging structure
US9884758B2 (en) * 2016-01-15 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride outgassing process for MEMS cavity pressure control
US10160639B2 (en) 2016-06-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure for MEMS Device
US10131541B2 (en) 2016-07-21 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS devices having tethering structures
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US10453766B2 (en) 2016-11-14 2019-10-22 Obsidian Sensors, Inc. Integrated packaging devices and methods with backside interconnections
CN107963607A (zh) * 2017-10-30 2018-04-27 罕王微电子（辽宁）有限公司 一种全覆盖吸气剂晶圆级电子元件及其封装方法
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
JP7316863B2 (ja) * 2019-07-19 2023-07-28 東京エレクトロン株式会社 第一導電性部材と第二導電性部材の接合構造と接合方法、及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001056921A2 (en) * 2000-02-02 2001-08-09 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
JP2001230651A (ja) * 2000-02-17 2001-08-24 Seiko Instruments Inc 圧電振動子の電極構造

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
JPS56137658A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JP2515278B2 (ja) * 1985-03-18 1996-07-10 株式会社東芝 電子管
US4769345A (en) * 1987-03-12 1988-09-06 Olin Corporation Process for producing a hermetically sealed package for an electrical component containing a low amount of oxygen and water vapor
US5650568A (en) * 1993-02-10 1997-07-22 The Charles Stark Draper Laboratory, Inc. Gimballed vibrating wheel gyroscope having strain relief features
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
US6323550B1 (en) * 1995-06-06 2001-11-27 Analog Devices, Inc. Package for sealing an integrated circuit die
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
US5614785A (en) * 1995-09-28 1997-03-25 Texas Instruments Incorporated Anode plate for flat panel display having silicon getter
EP0851492A3 (en) 1996-12-06 1998-12-16 Texas Instruments Incorporated Surface-mounted substrate structure and method
KR100276429B1 (ko) * 1998-09-07 2000-12-15 정선종 미소 진공 구조체의 제작방법
US6338284B1 (en) * 1999-02-12 2002-01-15 Integrated Sensing Systems (Issys) Inc. Electrical feedthrough structures for micromachined devices and methods of fabricating the same
US6277666B1 (en) * 1999-06-24 2001-08-21 Honeywell Inc. Precisely defined microelectromechanical structures and associated fabrication methods
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001056921A2 (en) * 2000-02-02 2001-08-09 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
JP2001230651A (ja) * 2000-02-17 2001-08-24 Seiko Instruments Inc 圧電振動子の電極構造

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006519707A (ja) * 2003-03-10 2006-08-31 ハネウェル・インターナショナル・インコーポレーテッド ガラス−シリコンｍｅｍｓプロセスで埋め込まれた電気的フィードスルーに関するシステム及び方法
JP2007013174A (ja) * 2005-06-30 2007-01-18 Avago Technologies Wireless Ip (Singapore) Pte Ltd キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、ｆｂａｒチップのウェハレベルパッケージングのためのコンタクトを形成する方法
JP2007281042A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 気密パッケ−ジおよび気密パッケージの製造方法
JP2008116243A (ja) * 2006-11-01 2008-05-22 Seiko Epson Corp 角速度センサおよびその製造方法
JP2008118264A (ja) * 2006-11-01 2008-05-22 Seiko Epson Corp 音叉振動子およびその製造方法
JP4562004B2 (ja) * 2006-11-01 2010-10-13 セイコーエプソン株式会社 角速度センサの製造方法
JP2008229833A (ja) * 2007-02-22 2008-10-02 Denso Corp 半導体装置およびその製造方法
JP2009072907A (ja) * 2007-09-20 2009-04-09 Robert Bosch Gmbh マイクロマシニング構成素子及びマイクロマシニング構成素子を製作するための方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
US8674498B2 (en) 2007-12-07 2014-03-18 Epcos Ag MEMS package and method for the production thereof
JP2011179821A (ja) * 2010-02-26 2011-09-15 Hitachi Automotive Systems Ltd 複合センサの製造方法
JP2012069954A (ja) * 2011-10-05 2012-04-05 Mitsubishi Electric Corp 基板間接続構造およびパッケージ
JP2020153857A (ja) * 2019-03-20 2020-09-24 株式会社デンソー 半導体装置およびその製造方法
CN111725078A (zh) * 2019-03-20 2020-09-29 株式会社电装 具有排出路径的半导体装置及其制造方法
JP7147650B2 (ja) 2019-03-20 2022-10-05 株式会社デンソー 半導体装置およびその製造方法
CN111725078B (zh) * 2019-03-20 2024-03-22 株式会社电装 具有排出路径的半导体装置及其制造方法

Also Published As

Publication number Publication date
AU2003282519A1 (en) 2004-05-25
EP1586110A4 (en) 2010-04-28
US6929974B2 (en) 2005-08-16
US20040077117A1 (en) 2004-04-22
AU2003282519A8 (en) 2009-05-07
WO2004040618A2 (en) 2004-05-13
EP1586110A2 (en) 2005-10-19
WO2004040618A3 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
JP2006517339A (ja) 気密封止型マイクロデバイスのフィードスルーの設計および方法
US6806557B2 (en) Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US7378294B2 (en) Wafer-level sealed microdevice having trench isolation and methods for making the same
US7204737B2 (en) Hermetically sealed microdevice with getter shield
KR100413789B1 (ko) 고진공 패키징 마이크로자이로스코프 및 그 제조방법
KR100952027B1 (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
US20060228869A1 (en) MEMS packaging structure and methods
US9701533B2 (en) Package structure including a cavity coupled to an injection gas channel composed of a permeable material
JP2008046078A (ja) 微小電気機械システム素子およびその製造方法
JP2006519707A (ja) ガラス−シリコンｍｅｍｓプロセスで埋め込まれた電気的フィードスルーに関するシステム及び方法
US20120142136A1 (en) Wafer level packaging process for mems devices
CN103229290A (zh) 薄芯片在载体衬底上的低共熔压焊
JP5139673B2 (ja) 三次元配線及びその製造方法、力学量センサ及びその製造方法
JP2007307705A (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
US20040081809A1 (en) Microstructured component and method for its manufacture
EP4375232A1 (en) Method for bonding a microelectromechanical device
JP5999027B2 (ja) 物理量センサ
JP7521312B2 (ja) 慣性センサー、及び慣性センサーの製造方法
CN116062676A (zh) 微电子器件气密性封装结构
JP2007107980A (ja) 力学量センサ及び電子機器並びに力学量センサの製造方法
CN116062680A (zh) 微电子器件气密性封装结构的制造方法
CN112537751A (zh) 集成芯片及其制造方法
JP2008267914A (ja) 物理量センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720