JP3562230B2 - 半導体圧力センサ及びその製造方法 - Google Patents

半導体圧力センサ及びその製造方法 Download PDF

Info

Publication number
JP3562230B2
JP3562230B2 JP16605097A JP16605097A JP3562230B2 JP 3562230 B2 JP3562230 B2 JP 3562230B2 JP 16605097 A JP16605097 A JP 16605097A JP 16605097 A JP16605097 A JP 16605097A JP 3562230 B2 JP3562230 B2 JP 3562230B2
Authority
JP
Japan
Prior art keywords
semiconductor
pressure sensor
bonding
concave portion
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16605097A
Other languages
English (en)
Other versions
JPH1117194A (ja
Inventor
雅一 寺田
誠二 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP16605097A priority Critical patent/JP3562230B2/ja
Priority to TW086108911A priority patent/TW329039B/zh
Publication of JPH1117194A publication Critical patent/JPH1117194A/ja
Application granted granted Critical
Publication of JP3562230B2 publication Critical patent/JP3562230B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
この発明はダイヤフラムを有する半導体圧力センサに関するものである。
【0002】
【従来の技術】
特開平5−283712号公報において、半導体圧力センサを製造する方法として、2枚の半導体基板の貼合わせによる真空室およびダイヤフラムの形成方法が提案されている。
【0003】
【発明が解決しようとする課題】
しかしながら、実際に貼合わせを行う際に、2枚の基板が接触した状態で200℃以上の高温にて熱処理を行う必要があり、この熱により貼り合わせ面に存在する過剰な水分子が脱離(蒸発)して凹部の内圧が上昇する。この圧力上昇により、貼り合わせ領域での接合不良部が発生するという問題が生じる。
【0004】
そこで、この発明の目的は、基板の貼り合わせ時に発生する圧力上昇を防止して貼り合わせを確実に行うことができるようにする。
【0005】
【課題を解決するための手段】
請求項1に記載の半導体圧力センサは、第1半導体基板の貼り合わせ面に、一端が凹部に至るとともに他端が第1の半導体基板の側面に開口するガス抜き用溝が形成されており、第2の半導体基板におけるガス抜き用溝に対向する位置には、充填材を充填するための透孔が貫通形成されており、ガス抜き用溝及び透孔は、充填材により閉塞されていることを特徴としている。この構成を採用することにより、貼り合わせ時において凹部の内部で発生する蒸発成分はガス抜き用溝を通して外部に放出され内圧上昇が抑制される。このようにして、第1及び第2の半導体基板の貼り合わせ時に発生する圧力上昇を防止して貼り合わせを確実に行うことができる。また、ガス抜き用溝は半導体基板貼り合わせ後に透孔から充填される充填材により塞がれる。
【0006】
また、請求項2に記載の半導体圧力センサの製造方法によれば、表面に凹部が形成された第1の半導体基板に、当該凹部の開口部を塞ぐように第2の半導体基板が貼り合わされる。
【0007】
ここで、2枚の半導体基板を貼り合わせる前に、2枚の半導体基板のうちの少なくとも一方の半導体基板における貼り合わせ面に、一端が凹部に至るとともに他端が基板の側面に開口するガス抜き用溝が形成される。
【0008】
そして、2枚の半導体基板を貼り合わせた後に、ガス抜き用溝が塞がれる。
また、2枚の半導体基板を貼り合わせた後に、第2の半導体基板の表面が所定量除去されダイヤフラムが形成される。
【0009】
このようにすると、貼り合わせ工程において、凹部の内部で発生する蒸発成分はガス抜き用溝を通して外部に放出され内圧上昇が抑制される。その結果、基板の貼り合わせ時に発生する圧力上昇を防止して貼り合わせを確実に行うことができることとなる。
【0010】
半導体圧力センサの製造方法において、請求項3に記載のように、第1の半導体基板の凹部とガス抜き用溝とを同時に形成すると、ガス抜き用溝を容易に形成でき、実用上好ましいものとなる。
【0011】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図1には、本実施の形態における半導体圧力センサの全体構成図を示す。図1において、左上にはセンサの平面図を示し、その右にはA−A断面を示し、その下にはB−B断面を示す。
【0012】
本実施形態における半導体圧力センサは、ダイヤフラムにて区画された真空室Rv を有する絶対圧センサである。
第1のシリコン基板(チップ)1の上には第2のシリコン基板(チップ)2が貼り合わせにより接合されている。第1のシリコン基板1の上面には四角形状をなす凹部3が形成されている。この凹部3の開口部は薄い第2のシリコン基板2にて塞がれており、凹部3内が真空室Rv となるとともに、開口部を塞ぐ第2のシリコン基板2がダイヤフラムとなっている。凹部3の開口部における第2のシリコン基板2の上面には4つのピエゾ抵抗素子(不純物拡散層)4a,4b,4c,4dが形成されており、このピエゾ抵抗素子(不純物拡散層)4a,4b,4c,4dがフルブリッジ接続されている。そして、ダイヤフラムに圧力が加わるとピエゾ抵抗素子(不純物拡散層)4a,4b,4c,4dは印加圧力に応じた抵抗値となり、ブリッジ回路の出力電圧が変化して圧力が測定されるようになっている。
【0013】
また、第1のシリコン基板1の上面にはガス抜き用溝5,6が形成されている。このガス抜き用溝5,6は一端が凹部3に開口するとともに他端が基板1の側面に開口している。さらに、ガス抜き用溝5,6の途中における第2のシリコン基板2には透孔7,8が形成されている。そして、この透孔7,8を通して充填材9,10がガス抜き用溝5,6に充填され、この充填材9,10にてガス抜き用溝5,6が塞がれている。充填材9,10はシリコン酸化膜等よりなる。
【0014】
次に、半導体圧力センサの製造方法を、図2〜図9を用いて説明する。なお、図2,図5〜図9は、図1のC−C断面に対応するものである。
まず、図2〜図4に示すように、第1のシリコン基板1となる第1のシリコン単結晶ウエハ11を用意する。なお、図4はウエハ状態を示し、図2,3はウエハに形成される各チップ形成領域を示す。そして、第1のシリコン単結晶ウエハ11の表面に熱酸化またはCVD法によるシリコン酸化膜、もしくはプラズマCVD法によるシリコン窒化膜等の薄膜12(図2参照)を形成する。さらに、ホトエッチングにより、後に真空室Rv となるべき領域の前記膜12を除去する。この膜12をマスクとして第1のシリコン単結晶ウエハ11をKOH等の異方性エッチング液に浸漬するか、もしくはフッ硝酸系の等方性エッチング、ドライエッチ等の方法によりシリコンをエッチングし、凹部3を形成する。この際に、第1のシリコン単結晶ウエハ11の表面に、凹部3と側面端との間を直線的に延びるガス抜き用溝5,6を形成しておく。このように、凹部3の形成とガス抜き用溝5,6の形成とを共通のエッチングマスクを用いて同時に行うと、コストダウンが図られる。なお、このガス抜き用溝5,6の大きさは真空室Rv の内圧を外へ逃がすための最小限の断面積であればよい。
【0015】
この後、第1のシリコン単結晶ウエハ11の表面に残っている前記膜12をフッ酸等の薬液に浸漬し除去する。
次に、図5に示すように、第2のシリコン基板2となる第2のシリコン単結晶ウエハ13を用意する。第2のシリコン単結晶ウエハ13の表面はシリコンミラー面もしくは熱酸化膜等の絶縁膜が形成されている。
【0016】
次に、2枚のウエハ11,13(第1、第2のシリコン基板1,2)を適切な方法により親水化処理を行い、図6に示すように、2枚のウエハ11,13の各表面を接触させ、貼り合わせにより直接接合する。
【0017】
この後、両ウエハ11,13の接合部の強度を確保するために1000〜2000℃の温度にて1時間程度の熱処理を行う。この際に、貼り合わせ面の表面にある過剰な水分子が脱離し、真空室Rv となる部屋の内圧が上昇する。しかし、外部へ通ずるガス抜き用溝5,6がこれら発生ガスを外部へ逃がし内圧上昇が抑えられる。よって、接合面の形成を妨げることがない。その結果、ウエハ全面にわたって良好な接合を行うことができる。
【0018】
この後、図7に示すように、第2のシリコン単結晶ウエハ13(第2のシリコン基板2)を研削、研磨或いはエッチングにより所定の厚さに仕上げる。これにより、真空室Rv となる部分とその上に位置するダイアフラムが形成される。さらに、第2のシリコン単結晶ウエハ13(第2のシリコン基板2)のダイヤフラム部にピエゾ抵抗素子(不純物拡散層)4a,4b,4c,4dを形成する。
【0019】
引き続き、この真空室Rv を外部から独立した気密室とするために、以下の加工を行う。すなわち、図8に示すように、チップ毎の真空室Rv の両側に形成したガス抜き用溝5,6上にホトエッチングにより第2のシリコン単結晶ウエハ13を貫通する穴あけを行い、透孔7,8を形成する。つまり、埋め戻し用穴としての透孔7,8を形成する。
【0020】
その後、図9に示すように、減圧CVD、プラズマCVD等の方法によりシリコン酸化膜等の膜14を形成する。この膜14が透孔7,8及びその下方のガス抜き用溝5,6に充填され、充填材9,10による埋め込みが行われる。これにより、凹部3内が密閉され真空室Rv が形成される。この後、ホトエッチングにより透孔7,8以外の不要部の膜14を除去する。
【0021】
以上の加工により、圧力センサの真空室Rv 及びダイアフラム部が形成できる。
最後に、ウエハ11,13をダイシングして各チップに裁断する。その結果、図1の半導体圧力センサが製造される。
【0022】
このように本実施の形態は、下記の特徴を有する。
(イ)図1のように、第1のシリコン基板1の貼り合わせ面に、一端が凹部3に至るとともに他端が基板1の側面に開口するガス抜き用溝5,6が形成され、当該溝5,6が閉塞された構造とした。
【0023】
つまり、製造方法として、表面に凹部3が形成された第1のシリコン単結晶ウエハ11に、当該凹部3の開口部を塞ぐように第2のシリコン単結晶ウエハ13を貼り合わせ、第2のシリコン単結晶ウエハ13を所定量研磨してダイヤフラムを形成する際に、2枚のシリコン単結晶ウエハ11,13を貼り合わせる前に、第1のシリコン単結晶ウエハ11における貼り合わせ面に、一端が凹部3に至るとともに他端がウエハ11の側面に開口するガス抜き用溝5,6を形成し、2枚のシリコン単結晶ウエハ11,13を貼り合わせた後に、ガス抜き用溝5,6を塞ぐようにした。
【0024】
よって、貼り合わせ工程において、凹部3の内部で発生する蒸発成分はガス抜き用溝5,6を通して外部に放出され内圧上昇が抑制される。その結果、ウエハ11,13(基板1,2)の貼り合わせ時に発生する圧力上昇を防止して貼り合わせを確実に行うことができることとなる。
(ロ)第1のシリコン単結晶ウエハ11の凹部3とガス抜き用溝5,6とを同時に形成するようにしたので、ガス抜き用溝5,6を容易に形成でき、実用上好ましいものとなる。
(ハ)第2のシリコン単結晶ウエハ13に、ガス抜き用溝5,6に至る透孔7,8を設け、当該透孔7,8の形成領域を含む第2のシリコン単結晶ウエハ13に充填材となる膜14を形成し、当該膜14にてガス抜き用溝5,6を塞ぐようにしたので、通常の半導体製造技術(成膜技術)を用いてガス抜き用溝5,6を容易に塞ぐことができ、実用上好ましいものとなる。
【0025】
これまで説明した実施の形態以外にも下記のように実施してもよい。
上記実施形態においては凹部3内を真空室Rv としたが、真空以外にも一定の圧力を有する基準圧力室としてもよい。
【0026】
また、上記実施形態においては凹部3に至るガス抜き用溝5,6を2個設けたが、1個のみあるいは3個以上設けてもよい。
また、上記実施形態においては凹部3に至るガス抜き用溝5,6を第1のシリコン基板1に設けたが、第1のシリコン基板1の貼り合わせ面にはガス抜き用溝5,6を設けずに第2のシリコン基板2の貼り合わせ面にガス抜き用溝5,6を設けてもよい。あるいは、第1のシリコン基板1と第2のシリコン基板2の両方にガス抜き用溝5,6を設けてもよい。
【図面の簡単な説明】
【図1】実施の形態における半導体圧力センサを示す図。
【図2】半導体圧力センサの製造工程を説明するための断面図。
【図3】半導体圧力センサの製造工程を説明するための斜視図。
【図4】半導体圧力センサの製造工程を説明するための平面図。
【図5】半導体圧力センサの製造工程を説明するための断面図。
【図6】半導体圧力センサの製造工程を説明するための断面図。
【図7】半導体圧力センサの製造工程を説明するための断面図。
【図8】半導体圧力センサの製造工程を説明するための断面図。
【図9】半導体圧力センサの製造工程を説明するための断面図。
【符号の説明】
1…第1の半導体基板としての第1のシリコン基板、2…第2の半導体基板としての第2のシリコン基板、3…凹部、5…ガス抜き用溝、6…ガス抜き用溝、7…透孔、8…透孔、11…第1の半導体基板としての第1のシリコン単結晶ウエハ、13…第2の半導体基板としての第2のシリコン単結晶ウエハ

Claims (3)

  1. 凹部を有する第1の半導体基板の上に凹部の開口部を塞ぐようにダイヤフラムとなる薄い第2の半導体基板が貼り合わされた半導体圧力センサにおいて、
    前記第1半導体基板の貼り合わせ面に、一端が凹部に至るとともに他端が第1の半導体基板の側面に開口するガス抜き用溝が形成されており、
    前記第2の半導体基板の貼り合わせ面における前記ガス抜き用溝に対向する位置には、充填材を充填するための透孔が貫通形成されており、
    前記ガス抜き用溝及び前記透孔は、前記充填材により閉塞されていることを特徴とする半導体圧力センサ。
  2. 表面に凹部が形成された第1の半導体基板に、当該凹部の開口部を塞ぐように第2の半導体基板を貼り合わせる工程と、
    前記第2の半導体基板の表面を所定量除去してダイヤフラムを形成する工程と、
    を備えた半導体圧力センサの製造方法において、
    前記2枚の半導体基板を貼り合わせる前に、2枚の半導体基板のうちの少なくとも一方の半導体基板における貼り合わせ面に、一端が前記凹部に至るとともに他端が基板の側面に開口するガス抜き用溝を形成し、
    2枚の半導体基板を貼り合わせた後に、前記ガス抜き用溝を塞ぐようにしたことを特徴とする半導体圧力センサの製造方法。
  3. 前記第1の半導体基板の凹部とガス抜き用溝とを同時に形成するようにした請求項2に記載の半導体圧力センサの製造方法。
JP16605097A 1997-06-23 1997-06-23 半導体圧力センサ及びその製造方法 Expired - Fee Related JP3562230B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16605097A JP3562230B2 (ja) 1997-06-23 1997-06-23 半導体圧力センサ及びその製造方法
TW086108911A TW329039B (en) 1997-06-23 1997-06-25 Semiconductor Device Equipped with Thin-Film Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16605097A JP3562230B2 (ja) 1997-06-23 1997-06-23 半導体圧力センサ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1117194A JPH1117194A (ja) 1999-01-22
JP3562230B2 true JP3562230B2 (ja) 2004-09-08

Family

ID=15824041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16605097A Expired - Fee Related JP3562230B2 (ja) 1997-06-23 1997-06-23 半導体圧力センサ及びその製造方法

Country Status (2)

Country Link
JP (1) JP3562230B2 (ja)
TW (1) TW329039B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671534B2 (ja) * 2001-05-14 2011-04-20 株式会社豊田中央研究所 ダイアフラム型半導体装置とその製造方法

Also Published As

Publication number Publication date
JPH1117194A (ja) 1999-01-22
TW329039B (en) 1998-04-01

Similar Documents

Publication Publication Date Title
US5599722A (en) SOI semiconductor device and method of producing same wherein warpage is reduced in the semiconductor device
US8679886B2 (en) Microelectronic device and MEMS package structure and fabricating method thereof
US20100252898A1 (en) Semiconductor device and method of manufacturing the same
US9835507B2 (en) Dynamic quantity sensor
US8785231B2 (en) Method of making semiconductor device
JPH118295A (ja) 半導体装置及びその製造方法
US10054609B2 (en) Semiconductor device and method for manufacturing same
US20220221363A1 (en) Pressure Sensor Device and Method for Forming a Pressure Sensor Device
JP4161432B2 (ja) 半導体圧力センサおよびその製造方法
JP3562230B2 (ja) 半導体圧力センサ及びその製造方法
JP2002359313A (ja) 半導体装置
US7323355B2 (en) Method of forming a microelectronic device
JP4258100B2 (ja) 半導体圧力センサの製造方法
KR20030030896A (ko) 쉘로우 트렌치 분리법을 사용하는 반도체 장치 및 그 제조방법
KR100721625B1 (ko) Mems 패키지 및 그 제조방법
US10209155B2 (en) Physical quantity sensing semiconductor device and method for manufacturing the same
JP7147650B2 (ja) 半導体装置およびその製造方法
JP2002158362A (ja) 半導体圧力センサの製造方法
JP4178575B2 (ja) 半導体装置の製造方法
JP4214567B2 (ja) 圧力センサ用半導体基板の製造方法
JP2004533119A (ja) エネルギ吸収構造を備えた集積回路
JP2000131169A (ja) 半導体圧力センサおよびその製造方法
JP3972442B2 (ja) 半導体圧力センサの製造方法
JP2008100325A (ja) Mems・半導体複合回路及びその製造方法
JP3539102B2 (ja) トレンチ分離型半導体基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140611

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees