JP4258100B2 - 半導体圧力センサの製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、第１のシリコン基板と第２のシリコン基板とをシリコン酸化膜を介して貼り合わせてなる半導体基板に対して、第２のシリコン基板の一部をエッチングして除去することにより、残された部分の第１のシリコン基板及びシリコン酸化膜によって圧力検出用のダイヤフラムを形成するようにした半導体圧力センサの製造方法に関する。
【０００２】
【従来の技術】
この種の半導体圧力センサの製造方法としては、例えば、特許第２８０３３２１号公報に記載のものが提案されている。その製造方法は、一般に次のようである。表面回路素子やゲージ抵抗等を形成するための第１のシリコン基板と、その第１のシリコン基板の支持及びダイヤフラム用のキャビティを形成するための第２のシリコン基板とを、シリコン酸化膜（以下、埋込酸化膜という）を介して貼り合わせた半導体基板（ＳＯＩ基板）を用意する。
【０００３】
その後、半導体圧力センサに必要なダイヤフラムを形成するため、第２のシリコン基板を裏面（貼り合わせ面と反対側の面）からエッチングし、シリコン酸化膜をエッチングストッパとすることにより、残された部分の第１のシリコン基板によって圧力検出用のダイヤフラムを形成する。
【０００４】
【発明が解決しようとする課題】
ここで、ダイヤフラム形成後においては、第１のシリコン基板の貼り合わせ面が露出しないように、埋込酸化膜を残す必要がある。これは、次の理由による。ＳＯＩ基板においては、第１のシリコン基板の貼り合わせ面側には、表面回路素子等を形成するために必要な埋め込みＮ＋拡散層が形成されており、このＮ＋拡散層の拡散を防止するため、第２のシリコン基板の貼り合わせ面に埋込酸化膜を形成し、例えば１１００℃程度で熱処理しながら第１のシリコン基板に貼り合わせている。
【０００５】
このとき、第１のシリコン基板と埋込酸化膜との貼り合わせ界面には、部分的に接合されていない部分、いわゆるボイドが多かれ少なかれ発生する。もしも、埋込酸化膜を残さずに第１のシリコン基板（ＳＯＩ層）のみのダイヤフラムとすると、ダイヤフラムのエッジ部に上記ボイドが発生していた場合、そこからエッチング液が染み込んでしまい、第１のシリコン基板がエッチングされてしまう。
【０００６】
また、ダイヤフラムが形成されたＳＯＩ基板は、通常、第２のシリコン基板側をガラス等の台座に接合してダイヤフラムを形成するキャビティ内を真空としている。ここで、ダイヤフラムのエッジ部にボイドが存在すると、そこから、リークが発生し、キャビティ内の真空度が悪化し、センサ特性に悪影響を及ぼすこともある。従って、上記不具合を回避するために、ダイヤフラム形成後においては、エッチングストッパとなる埋込酸化膜を残す必要がある。
【０００７】
しかしながら、埋込酸化膜を残すようにダイヤフラムエッチングを行うにあたって、従来の方法では、次のような問題点がある。それは、埋込酸化膜を残したダイヤフラムをエッチングにより形成する工程以降にある。一般的な半導体製造方法を用いてダイヤフラムエッチングのマスクを形成する場合、表面素子等が既に形成されていることから、低温（〜４００℃程度）で成膜可能なＰＥ−ＣＶＤ（プラズマＣＶＤ）等を用いる。その膜種としては、ＳｉＯ系（シリコン酸化膜）、ＳｉＮ系（シリコン窒化膜）が一般的である。
【０００８】
ここで、マスクとしてＳｉＯ系の膜を用いると、第２のシリコン基板をエッチングする際のエッチング液、例えばＫＯＨ、ＴＭＡＨ（テトラメチルアンモニウム）等は、Ｓｉ／ＳｉＯエッチング選択比が数十程度と小さいため、第２のシリコン基板のシリコンエッチングを行なう際、エッチングされるべき領域外の領域がエッチングされてしまう。
【０００９】
実際には、シリコンを数百μｍの深さまでエッチングするが、マスクとしてのＳｉＯ系膜は〜１μｍ程度が限界である。Ｓｉ／ＳｉＯエッチング選択比が数十程度の制約で、工程を成立させるためには、シリコンエッチング深さをせいぜい数十μｍと浅くするか、もしくはＳｉＯ系膜を数十μｍ成膜して厚くするかという手段を採用することとなる。
【００１０】
ウエハ割れの観点からは、シリコン厚数十μｍというのは薄すぎて実用的ではなく、ＳｉＯ系膜を数十μｍ成膜するというのも、厚くなるほど膜自体のクラックが発生しやすいことや、スループットの点で実用的ではない。また、ＳｉＯ系膜にピンホールが存在すると、マスキングされるべき領域が部分的にエッチングされてしまうことはいうまでもない。こういったことから、ＳｉＯ系膜をマスクに用いた場合、歩留り良くダイヤフラムを形成することはできない。
【００１１】
一方、ダイヤフラムエッチングのマスクとして、ＳｉＮ系の膜を用いると、エッチング選択比については数百程度以上が確保可能となりダイヤフラムエッチングは可能となるが、次のような問題がある。この種の半導体圧力センサは、一般には、他の基板に接合され、ダイヤフラムと他の基板との間に形成されたキャビティを真空室とする構成が採用される。例えば、ＳＯＩ基板の第２のシリコン基板とガラス基板とを、真空雰囲気中にて陽極接合する。
【００１２】
このようなガラス基板を接合することによりキャビティを真空室とする工程に、半導体圧力センサを供するためには、エッチングマスクであるＳｉＮ系膜を除去しなければならない。除去方法としては、ガス放電プラズマ等を用いたいわゆるドライエッチング、もしくは弗酸系エッチング液等を用いたいわゆるウエットエッチングが、一般的である。
【００１３】
しかし、マスクであるＳｉＮ系膜をドライエッチングによって除去すると、除去後の第２のシリコン基板の面、即ち、他の基板との接合面が粗くなってしまう。特に、上記したガラス基板と陽極接合する場合は、安定した陽極接合が可能な鏡面を確保することが困難である。
【００１４】
また、マスクであるＳｉＮ系膜を弗酸系エッチング液によるウェットエッチングによって除去する場合、ＳｉＮ系膜と埋込酸化膜とのエッチングレートは、二桁程度ＳｉＮ系膜の方が遅い。そのため、ＳｉＮ系膜を除去すると、埋込酸化膜は完全にエッチングされてしまい、ダイヤフラムが埋込酸化膜を残した構成ではなくなってしまう。同時に埋込酸化膜は横方向にもエッチングされてしまうため、ダイヤフラムの横方向の形状が大きくなってしまう。実際には、ＳｉＮ系膜厚は〜１μｍ、埋込酸化膜厚はせいぜい〜３μｍ程度であるため、ＳｉＮ系膜を弗酸系エッチング液でエッチングすることは好ましくない。
【００１５】
ここで、ＳｉＮ系膜を埋込酸化膜よりも速いエッチングレートで除去可能なエッチング液としてりん酸があるが、そうはいっても、エッチングレートを大きくするために例えば１８０℃と非常に高温で処理しなければならず、このように高温処理を行っても、エッチングレートは、せいぜい１０ｎｍ／分程度である。
【００１６】
そのため、スループットの観点からは実用的でないし、また、既に形成されている表面素子の保護のための材料（レジスト等）も高温・長時間りん酸エッチングに耐えうるものは一般的にはない。こういったことから、埋込酸化膜を残したダイヤフラムを形成するとなると、一般的な半導体製造方法では、なかなか困難である。
【００１７】
本発明は、上記事情に鑑みてなされたものであり、ＳＯＩ基板に対して、第２のシリコン基板の一部をエッチングして除去することにより、残された部分の第１のシリコン基板及び埋込酸化膜によって圧力検出用のダイヤフラムを形成するようにした半導体圧力センサの製造方法において、ダイヤフラムに残される埋込酸化膜を、適切に所望の形状とできるようにすることを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明においては、ダイヤフラム（１）を形成する際のエッチング用のマスクとして、第２のシリコン基板（１２）の表面に、当該表面側からシリコン酸化膜（６）、シリコン窒化膜（７）が順次積層されてなる積層膜を形成する工程と、この積層膜をマスクとして第２のシリコン基板をエッチングすることによりダイヤフラムを形成する工程と、しかる後、積層膜のシリコン窒化膜をドライエッチングにより除去する工程と、ダイヤフラムを構成する第１のシリコン基板（１１）が露出しないように、積層膜のシリコン酸化膜をウェットエッチングにより除去する工程と、を実行するものであり、積層膜のシリコン酸化膜（６）は、半導体基板（１０）のシリコン酸化膜（１３）よりも膜厚が薄いものであり、積層膜を除去した後、半導体基板（１０）の第２のシリコン基板（１２）側を台座（２０）と接合する工程を実行することを特徴としている。
【００１９】
本発明では、ダイヤフラムを形成する際のエッチング用のマスクとして、シリコン酸化膜とシリコン窒化膜との積層膜を用いている。そのため、ダイヤフラム形成後、積層膜の上層部分であるシリコン窒化膜をドライエッチングにより除去する際に、第２のシリコン基板のうちダイヤフラム以外の表面は、下層のシリコン酸化膜により保護され、このドライエッチングにより粗くなることはない。
【００２０】
また、積層膜の下層部分であるシリコン酸化膜をウェットエッチングにより除去する際に、ダイヤフラムを構成する第１のシリコン基板が露出しないように、ダイヤフラムのシリコン酸化膜（埋込酸化膜）を残す。このウェットエッチングにおいて、ダイヤフラムにて残される埋込酸化膜の膜厚等を決めておき、この膜厚から逆算して積層膜のシリコン酸化膜の膜厚等を設定しておけば、最終的にダイヤフラムに残される埋込酸化膜を所望の形状にすることができる。
【００２１】
このように、本発明によれば、ダイヤフラムを形成する際のエッチング用のマスクとしてシリコン酸化膜とシリコン窒化膜との積層膜を用い、ダイヤフラム形成後のマスクの除去を上記の様に行うことにより、第２のシリコン基板のうちダイヤフラム以外の部分の表面の平坦性を維持しつつ、ダイヤフラムに残される埋込酸化膜を適切に所望の形状とできる。
【００２２】
ここで、本発明では、マスクである積層膜のシリコン酸化膜（６）を、半導体基板（１０）のシリコン酸化膜（１３）（埋込酸化膜）よりも膜厚が薄いものとしているので、積層膜のシリコン酸化膜の除去において、積層膜のシリコン酸化膜の方を埋込酸化膜よりも容易に速く除去する構成にでき、好ましい。
【００２３】
また、本発明では、積層膜のシリコン窒化膜（７）及びシリコン酸化膜（６）を除去した後、半導体基板（１０）の第２のシリコン基板（１２）側をガラス台座（２０）と陽極接合する工程を実行することを特徴としている。本発明の製造方法によれば、第２のシリコン基板のうちダイヤフラム以外の表面は、積層膜の除去によって粗くなることはないため、本発明のように、第２のシリコン基板側をガラス台座と陽極接合しても、良好な接合性を実現することができる。
【００２４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２５】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図１及び図２は、本実施形態に係る半導体圧力センサの製造方法を示す工程図である。本製造方法は、最終的に図２（ｄ）に概略断面構成を示す半導体圧力センサ１００を製造するもので、図１及び図２（ａ）〜（ｃ）は工程途中の状態を示す図である。
【００２６】
まず、図２（ｄ）に示す様に、本実施形態の半導体圧力センサ１００は、圧力検出用のダイヤフラム１が形成された半導体基板１０とガラス台座（ガラス基板）２０とを接合したウェハを、チップ単位にダイシングカットすることにより形成されたものである。
【００２７】
ここで、半導体基板１０は、第１のシリコン基板１１と第２のシリコン基板１２とを、これら第１及び第２のシリコン基板１１、１２の間に埋め込まれたシリコン酸化膜（以下、埋込酸化膜という）１３を介して貼り合わされてなるＳＯＩ（シリコン−オン−インシュレータ）基板である。
【００２８】
半導体基板１０の第２のシリコン基板１２側の主表面から第２のシリコン基板１２に、凹部を形成することにより、該凹部に対応する部分に残された第１のシリコン基板１１及び埋込酸化膜１３によって、上記ダイヤフラム１が形成されている。そして、第２のシリコン基板１２の主表面には、ガラス台座２０が陽極接合され、ダイヤフラム１とガラス台座２０との間のキャビティ２に真空室を形成している。
【００２９】
このダイヤフラム１の第１のシリコン基板１１における主表面側には、ダイヤフラム１の歪みに基づく電気信号を発生するゲージ拡散抵抗（歪みゲージ）３が、ブリッジ回路を構成するように形成されている。また、第１のシリコン基板１１のうちダイヤフラム１以外の部位には、ｐ層やｎ層の拡散によって、バイポーラトランジスタやＭＯＳトランジスタ等の複数個の回路素子４が形成されており、これら回路素子４により、ゲージ拡散抵抗３からの電気信号を検出する回路部が構成されている。
【００３０】
また、これら回路素子４及びゲージ拡散抵抗３の各表面素子は、第１のシリコン基板１１を厚み方向に突き抜け埋込酸化膜１３に達するトレンチ溝５を介して互いに絶縁分離されている。トレンチ溝５内には、ポリシリコン等が充填され絶縁性を高めている。このように、各表面素子３、４をＰＮ接合による分離のみでは無くて、素子面積を小さくすることが可能なトレンチ溝５による絶縁分離を採用することにより、よりいっそうチップの小型化に有利である。
【００３１】
次に、本センサ１００の製造方法について製造工程順に説明していく。まず、ウェハ状態の上記半導体基板１０を用意する。この半導体基板１０は、第１のシリコン基板１１の貼り合わせ面側に、上記表面素子３、４等を形成するために必要なＮ＋拡散層１１ａが形成されており、このＮ＋拡散層１１ａの拡散を防止するため、第２のシリコン基板１２の貼り合わせ面に埋込酸化膜１３を形成し、例えば１１００℃程度で熱処理しながら第１のシリコン基板１１に貼り合わせたものである。
【００３２】
そして、図１（ａ）に示す様に、一般的な半導体製造方法を用いて、第１のシリコン基板１１の主表面（半導体基板１０の表面）に、トレンチ溝５、ゲージ拡散抵抗３やバイポーラ、ＭＯＳトランジスタ等の回路素子４を形成する（表面素子形成工程）。なお、実際には、図１（ａ）〜図２（ｃ）までの工程は、ウェハ状態にて行われるものであるが、最終的にダイシングカットされたチップを単位として示してある。また、図１、図２においては、配線や保護膜は省略してある。
【００３３】
次に、図１（ｂ）に示す様に、半導体基板１０においてガラス台座２０との接合面となる第２のシリコン基板１２の主表面（半導体基板１０の裏面）を、研削、研磨することにより、第２のシリコン基板１２を薄肉化する（研削・研磨工程）。
【００３４】
これは、後述のダイヤフラムエッチング工程（図２（ａ）参照）にて、シリコンの異方性エッチングを用いるので、ガラス基板２０との接合面積を増加させる等の目的でテーパ部１ａを短くしたり、ガラス基板２０との接合の際にうまく接合を行うべく第２のシリコン基板１２の主表面を鏡面とするためである。
【００３５】
次に、図１（ｃ）に示す様に、ダイヤフラム１を形成する際のエッチング用のマスクとして、第２のシリコン基板１２の主表面に、当該主表面側から、シリコン酸化膜６、シリコン窒化膜７を順次積層し、積層膜を形成する（積層膜形成工程）。この積層膜６、７は、ＣＶＤやスパッタ等により成膜することができる。
【００３６】
また、積層膜６、７の膜厚としては、後述のマスク除去工程（図２（ｂ）及び（ｃ）参照）の後、埋込酸化膜１３が十分残り得る膜厚とする。また、シリコン窒化膜７の膜厚としては、シリコン窒化膜７がシリコン酸化膜６のエッチングストッパとなりうる膜厚以上で、且つ、ダイヤフラムエッチング工程の際にもマスクとなりうる膜厚以上であればよい。例えば、埋込酸化膜１３が１．３μｍ、シリコン酸化膜６が０．２μｍ、シリコン窒化膜７が１．０μｍである。
【００３７】
次に、図１（ｄ）に示す様に、第２のシリコン基板１２の主表面に形成された積層膜６、７のうちダイヤフラム１を形成すべき部位に対応した部位の積層膜６、７を、エッチングして除去することによりパターニングし、所望のパターンを有するマスクを形成する（マスク形成工程）。
【００３８】
ここで、本例では、シリコン窒化膜７のパターニングはドライエッチングを用いることが好ましい。シリコン窒化膜７のパターニングは、ウェットエッチングでも良いが、ウエットエッチングでは一般的な半導体製造方法によれば弗酸系エッチング液を用いなければならない。弗酸系エッチング液では、シリコン窒化膜７のパターニング終了以降、シリコン酸化膜６が急激にエッチングされてサイドエッチングされる等の可能性がある。
【００３９】
次に、下地のシリコン酸化膜６をフッ酸系エッチング液でパターニングする。このシリコン酸化膜６のエッチングは短時間で済むため、このとき、第１のシリコン基板１１に形成された表面素子３、４を、一般的な半導体製造に用いられるレジストにて被覆しておけば、これら表面素子３、４の保護は可能である。なお、このシリコン酸化膜６のパターニングは、ドライエッチングでも良い。
【００４０】
次に、図２（ａ）に示す様に、上記したシリコン酸化膜６とシリコン窒化膜７との積層膜をマスクとして、第２のシリコン基板１２をエッチングすることにより、ダイヤフラム１を形成する（ダイヤフラムエッチング工程）。このときシリコンのエッチング液としては、例えば、ＫＯＨやＴＭＡＨ（テトラメチルアンモニウム）等を用いる。
【００４１】
第２のシリコン基板１２を、その主表面側から異方性エッチングを施すことにより、埋込酸化膜１３がエッチングストッパーとなって、上記テーパ部１ａを有する凹部が形成される。そして、この凹部に対応して残された部分の第１のシリコン基板１１及び埋込酸化膜１３によってダイヤフラム１が形成される。
【００４２】
また、このエッチングの際には、第１のシリコン基板１１の表面をエッチング液から保護することは、如何なる方法でも良い。例えば、ワックスによる保護や、ウェハ外周部をシールし表面にエッチング液を回り込ませない製造装置による保護等である。
【００４３】
このようにして、ダイヤフラム１を形成した後、次に、図２（ｂ）、（ｃ）に示すマスク除去工程を行う。積層膜６、７のシリコン窒化膜７をドライエッチングにより除去する工程（シリコン窒化膜除去工程）と、ダイヤフラム１を構成する第１のシリコン基板１１が露出しないように積層膜６、７のシリコン酸化膜６をウェットエッチングにより除去する工程（シリコン酸化膜除去工程）とを順次実行し、ダイヤフラムエッチング工程に用いたマスクを全面除去する。
【００４４】
まず、図２（ｂ）に示すシリコン窒化膜除去工程では、積層膜６、７の上層部分であるシリコン窒化膜７を、シリコン窒化物を選択的にエッチング可能なガス（例えばＣＦ４系ガス等）を用いてドライエッチングにより除去する。この際、第２のシリコン基板１２のうちダイヤフラム１以外の主表面、即ち、ガラス台座２０との接合面（台座接合面）は、下層のシリコン酸化膜６により被覆保護されているため、このドライエッチングにより粗くなることはない。
【００４５】
次に、図２（ｃ）に示すシリコン酸化膜除去工程では、積層膜６、７の下層部分であるシリコン酸化膜６を、フッ酸系エッチング液等を用いたウェットエッチングにより除去する。この際、ダイヤフラム１を構成する第１のシリコン基板１１が露出しないように、ダイヤフラム１の埋込酸化膜１３を残す。
【００４６】
ここで、シリコン酸化膜６は、ＣＶＤやスパッタ等により成膜された酸化膜であり、熱酸化により形成された埋込酸化膜（熱酸化膜）１３よりも膜密度が小さく、比較的エッチングされやすい。そのため、エッチング液に対する耐性は、埋込酸化膜１３の方がシリコン酸化膜６よりも大きいため、シリコン酸化膜６を除去しても、埋込酸化膜１３を残すことができる。
【００４７】
本例では、積層膜６、７のシリコン酸化膜６の膜厚を０．２μｍとし、埋込酸化膜１３の膜厚１．３μｍよりも薄くしている。そのため、シリコン酸化膜除去工程において、シリコン酸化膜６の方を埋込酸化膜１３よりも速く除去する構成を、容易に実現することができ、好ましい。
【００４８】
また、シリコン酸化膜除去工程でのウェットエッチングにおいて、ダイヤフラム１にて残される埋込酸化膜１３の膜厚等を決めておき、この膜厚から逆算して積層膜６、７のシリコン酸化膜６の膜厚等を設定しておけば、最終的にダイヤフラム１に残される埋込酸化膜１３を所望の形状にすることができる。
【００４９】
また、シリコン酸化膜６をウェットエッチングで除去する方法では、第２のシリコン基板１２の主表面（台座接合面）が粗くなることはなく鏡面が保持され、ガラス台座２０との陽極接合に耐えうる界面を確保可能である。また、フッ酸系エッチング液が等方性エッチングの特性を持つため、埋込酸化膜１３は、ダイヤフラム１の端部にて丸められた形状となり、破壊強度が向上する。
【００５０】
このようにして、積層膜６、７のシリコン窒化膜７及びシリコン酸化膜６を除去した後、図２（ｄ）に示す様に、半導体基板１０の第２のシリコン基板１２側をガラス台座（ガラス基板）２０と陽極接合する（台座接合工程）。これにより、ダイヤフラム１とガラス台座２０との間のキャビティ２に真空室が形成され、絶対圧センサ構造となる。
【００５１】
最後に、半導体基板１０とガラス台座２０とが接合されたウェハをダイシングカットしてチップ単位に分断する（ダイシングカット工程）。このダイシングカット工程の終了に伴い、半導体圧力センサ１００が完成する。
【００５２】
かかる半導体圧力センサ１００においては、第１のシリコン基板１１の主表面側から圧力が印加されると、ダイヤフラム１が歪み、このダイヤフラム１の歪みに基づいてゲージ拡散抵抗３の抵抗値が変化し、上記ブリッジ回路における電圧値が変化する。この変化した電圧値が電気信号として上記回路部にて検出されることにより、印加圧力が検出されるようになっている。
【００５３】
以上のように、本実施形態によれば、ダイヤフラムエッチング用のマスクとしてシリコン酸化膜６とシリコン窒化膜７との積層膜を用い、ダイヤフラム形成後のマスクの除去を、上記シリコン窒化膜除去工程と上記シリコン酸化膜除去工程とによって行うことにより、第２のシリコン基板１２のうちダイヤフラム１以外の部分の表面の平坦性を維持しつつ、ダイヤフラム１に残される埋込酸化膜１３を適切に所望の形状とできる。
【００５４】
そして、ダイヤフラム１の形成後においては、第１のシリコン基板１１と埋込酸化膜１３との貼り合わせ界面が露出しないようにできる。当該貼り合わせ界面に存在するボイドが露出しない形とできるため、第１のシリコン基板１１の過剰なエッチングやキャビティ２内の真空度の悪化といった不具合を回避することができる。
【００５５】
なお、ガラス台座２０に対して、キャビティ２へ連通するような圧力導入孔を形成することにより、相対圧型センサとして構成されたものに対しても、本実施形態は適用可能である。また、ガラス台座２０の代わりに、ポリシリコンよりなる台座を第２のシリコン基板１２と接合しても良い。この場合にも、第２のシリコン基板１２における台座接合面の鏡面を保持することは必要であり、本発明は有効である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体圧力センサの製造方法を示す工程図である。
【図２】図２に続く製造方法を示す工程図である。
【符号の説明】
１…ダイヤフラム、６…シリコン酸化膜、７…シリコン窒化膜、
１０…半導体基板、１１…第１のシリコン基板、１２…第２のシリコン基板、
１３…半導体基板のシリコン酸化膜（埋込酸化膜）、２０…ガラス台座。

Claims (1)

1. 第１のシリコン基板（１１）と第２のシリコン基板（１２）とをシリコン酸化膜（１３）を介して貼り合わせてなる半導体基板（１０）を用意し、
   前記第２のシリコン基板の一部をエッチングして除去することにより、残された部分の前記第１のシリコン基板及び前記シリコン酸化膜によって圧力検出用のダイヤフラム（１）を形成するようにした半導体圧力センサの製造方法であって、
   前記ダイヤフラムを形成する際のエッチング用のマスクとして、前記第２のシリコン基板の表面に、当該表面側からシリコン酸化膜（６）、シリコン窒化膜（７）が順次積層されてなる積層膜を形成する工程と、
   前記積層膜をマスクとして前記第２のシリコン基板をエッチングすることにより、前記ダイヤフラムを形成する工程と、
   しかる後、前記積層膜の前記シリコン窒化膜をドライエッチングにより除去する工程と、
   前記ダイヤフラムを構成する前記第１のシリコン基板が露出しないように、前記積層膜の前記シリコン酸化膜をウェットエッチングにより除去する工程とを実行するものであり、
   前記積層膜の前記シリコン酸化膜（６）は、前記半導体基板（１０）の前記シリコン酸化膜（１３）よりも膜厚が薄いものであり、
   前記積層膜を除去した後、前記半導体基板（１０）の前記第２のシリコン基板（１２）側を台座（２０）と接合する工程を実行することを特徴とする半導体圧力センサの製造方法。

Images