JP2001358345A - 半導体圧力センサの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＩ基板に対して、第２のシリコン基板を
エッチングすることにより、残された部分の第１のシリ
コン基板及び埋込酸化膜によって圧力検出用のダイヤフ
ラムを形成する半導体圧力センサの製造方法において、
ダイヤフラムに残される埋込酸化膜を適切に所望の形状
とできるようにする。 【解決手段】 第２のシリコン基板１２の表面に、シリ
コン酸化膜６、シリコン窒化膜７よりなる積層膜を形成
し、この積層膜をマスクとして第２のシリコン基板１２
をエッチングしてダイヤフラム１を形成する。この後、
積層膜のシリコン窒化膜７をドライエッチングにより除
去し、続いて、ダイヤフラム１を構成する第１のシリコ
ン基板１１が露出しないように、積層膜のシリコン酸化
膜６をウェットエッチングにより除去し、第２のシリコ
ン基板１２をガラス台座２０と陽極接合する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、第１のシリコン基
板と第２のシリコン基板とをシリコン酸化膜を介して貼
り合わせてなる半導体基板に対して、第２のシリコン基
板の一部をエッチングして除去することにより、残され
た部分の第１のシリコン基板及びシリコン酸化膜によっ
て圧力検出用のダイヤフラムを形成するようにした半導
体圧力センサの製造方法に関する。

【０００２】

【従来の技術】この種の半導体圧力センサの製造方法と
しては、例えば、特許第２８０３３２１号公報に記載の
ものが提案されている。その製造方法は、一般に次のよ
うである。表面回路素子やゲージ抵抗等を形成するため
の第１のシリコン基板と、その第１のシリコン基板の支
持及びダイヤフラム用のキャビティを形成するための第
２のシリコン基板とを、シリコン酸化膜（以下、埋込酸
化膜という）を介して貼り合わせた半導体基板（ＳＯＩ
基板）を用意する。

【０００３】その後、半導体圧力センサに必要なダイヤ
フラムを形成するため、第２のシリコン基板を裏面（貼
り合わせ面と反対側の面）からエッチングし、シリコン
酸化膜をエッチングストッパとすることにより、残され
た部分の第１のシリコン基板によって圧力検出用のダイ
ヤフラムを形成する。

【０００４】

【発明が解決しようとする課題】ここで、ダイヤフラム
形成後においては、第１のシリコン基板の貼り合わせ面
が露出しないように、埋込酸化膜を残す必要がある。こ
れは、次の理由による。ＳＯＩ基板においては、第１の
シリコン基板の貼り合わせ面側には、表面回路素子等を
形成するために必要な埋め込みＮ＋拡散層が形成されて
おり、このＮ＋拡散層の拡散を防止するため、第２のシ
リコン基板の貼り合わせ面に埋込酸化膜を形成し、例え
ば１１００℃程度で熱処理しながら第１のシリコン基板
に貼り合わせている。

【０００５】このとき、第１のシリコン基板と埋込酸化
膜との貼り合わせ界面には、部分的に接合されていない
部分、いわゆるボイドが多かれ少なかれ発生する。もし
も、埋込酸化膜を残さずに第１のシリコン基板（ＳＯＩ
層）のみのダイヤフラムとすると、ダイヤフラムのエッ
ジ部に上記ボイドが発生していた場合、そこからエッチ
ング液が染み込んでしまい、第１のシリコン基板がエッ
チングされてしまう。

【０００６】また、ダイヤフラムが形成されたＳＯＩ基
板は、通常、第２のシリコン基板側をガラス等の台座に
接合してダイヤフラムを形成するキャビティ内を真空と
している。ここで、ダイヤフラムのエッジ部にボイドが
存在すると、そこから、リークが発生し、キャビティ内
の真空度が悪化し、センサ特性に悪影響を及ぼすことも
ある。従って、上記不具合を回避するために、ダイヤフ
ラム形成後においては、エッチングストッパとなる埋込
酸化膜を残す必要がある。

【０００７】しかしながら、埋込酸化膜を残すようにダ
イヤフラムエッチングを行うにあたって、従来の方法で
は、次のような問題点がある。それは、埋込酸化膜を残
したダイヤフラムをエッチングにより形成する工程以降
にある。一般的な半導体製造方法を用いてダイヤフラム
エッチングのマスクを形成する場合、表面素子等が既に
形成されていることから、低温（〜４００℃程度）で成
膜可能なＰＥ−ＣＶＤ（プラズマＣＶＤ）等を用いる。
その膜種としては、ＳｉＯ系（シリコン酸化膜）、Ｓｉ
Ｎ系（シリコン窒化膜）が一般的である。

【０００８】ここで、マスクとしてＳｉＯ系の膜を用い
ると、第２のシリコン基板をエッチングする際のエッチ
ング液、例えばＫＯＨ、ＴＭＡＨ（テトラメチルアンモ
ニウム）等は、Ｓｉ／ＳｉＯエッチング選択比が数十程
度と小さいため、第２のシリコン基板のシリコンエッチ
ングを行なう際、エッチングされるべき領域外の領域が
エッチングされてしまう。

【０００９】実際には、シリコンを数百μｍの深さまで
エッチングするが、マスクとしてのＳｉＯ系膜は〜１μ
ｍ程度が限界である。Ｓｉ／ＳｉＯエッチング選択比が
数十程度の制約で、工程を成立させるためには、シリコ
ンエッチング深さをせいぜい数十μｍと浅くするか、も
しくはＳｉＯ系膜を数十μｍ成膜して厚くするかという
手段を採用することとなる。

【００１０】ウエハ割れの観点からは、シリコン厚数十
μｍというのは薄すぎて実用的ではなく、ＳｉＯ系膜を
数十μｍ成膜するというのも、厚くなるほど膜自体のク
ラックが発生しやすいことや、スループットの点で実用
的ではない。また、ＳｉＯ系膜にピンホールが存在する
と、マスキングされるべき領域が部分的にエッチングさ
れてしまうことはいうまでもない。こういったことか
ら、ＳｉＯ系膜をマスクに用いた場合、歩留り良くダイ
ヤフラムを形成することはできない。

【００１１】一方、ダイヤフラムエッチングのマスクと
して、ＳｉＮ系の膜を用いると、エッチング選択比につ
いては数百程度以上が確保可能となりダイヤフラムエッ
チングは可能となるが、次のような問題がある。この種
の半導体圧力センサは、一般には、他の基板に接合さ
れ、ダイヤフラムと他の基板との間に形成されたキャビ
ティを真空室とする構成が採用される。例えば、ＳＯＩ
基板の第２のシリコン基板とガラス基板とを、真空雰囲
気中にて陽極接合する。

【００１２】このようなガラス基板を接合することによ
りキャビティを真空室とする工程に、半導体圧力センサ
を供するためには、エッチングマスクであるＳｉＮ系膜
を除去しなければならない。除去方法としては、ガス放
電プラズマ等を用いたいわゆるドライエッチング、もし
くは弗酸系エッチング液等を用いたいわゆるウエットエ
ッチングが、一般的である。

【００１３】しかし、マスクであるＳｉＮ系膜をドライ
エッチングによって除去すると、除去後の第２のシリコ
ン基板の面、即ち、他の基板との接合面が粗くなってし
まう。特に、上記したガラス基板と陽極接合する場合
は、安定した陽極接合が可能な鏡面を確保することが困
難である。

【００１４】また、マスクであるＳｉＮ系膜を弗酸系エ
ッチング液によるウェットエッチングによって除去する
場合、ＳｉＮ系膜と埋込酸化膜とのエッチングレート
は、二桁程度ＳｉＮ系膜の方が遅い。そのため、ＳｉＮ
系膜を除去すると、埋込酸化膜は完全にエッチングされ
てしまい、ダイヤフラムが埋込酸化膜を残した構成では
なくなってしまう。同時に埋込酸化膜は横方向にもエッ
チングされてしまうため、ダイヤフラムの横方向の形状
が大きくなってしまう。実際には、ＳｉＮ系膜厚は〜１
μｍ、埋込酸化膜厚はせいぜい〜３μｍ程度であるた
め、ＳｉＮ系膜を弗酸系エッチング液でエッチングする
ことは好ましくない。

【００１５】ここで、ＳｉＮ系膜を埋込酸化膜よりも速
いエッチングレートで除去可能なエッチング液としてり
ん酸があるが、そうはいっても、エッチングレートを大
きくするために例えば１８０℃と非常に高温で処理しな
ければならず、このように高温処理を行っても、エッチ
ングレートは、せいぜい１０ｎｍ／分程度である。

【００１６】そのため、スループットの観点からは実用
的でないし、また、既に形成されている表面素子の保護
のための材料（レジスト等）も高温・長時間りん酸エッ
チングに耐えうるものは一般的にはない。こういったこ
とから、埋込酸化膜を残したダイヤフラムを形成すると
なると、一般的な半導体製造方法では、なかなか困難で
ある。

【００１７】本発明は、上記事情に鑑みてなされたもの
であり、ＳＯＩ基板に対して、第２のシリコン基板の一
部をエッチングして除去することにより、残された部分
の第１のシリコン基板及び埋込酸化膜によって圧力検出
用のダイヤフラムを形成するようにした半導体圧力セン
サの製造方法において、ダイヤフラムに残される埋込酸
化膜を、適切に所望の形状とできるようにすることを目
的とする。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明においては、ダイヤフラム
（１）を形成する際のエッチング用のマスクとして、第
２のシリコン基板（１２）の表面に、当該表面側からシ
リコン酸化膜（６）、シリコン窒化膜（７）が順次積層
されてなる積層膜を形成する工程と、この積層膜をマス
クとして第２のシリコン基板をエッチングすることによ
りダイヤフラムを形成する工程と、しかる後、積層膜の
シリコン窒化膜をドライエッチングにより除去する工程
と、ダイヤフラムを構成する第１のシリコン基板（１
１）が露出しないように、積層膜のシリコン酸化膜をウ
ェットエッチングにより除去する工程と、を実行するこ
とを特徴としている。

【００１９】本発明では、ダイヤフラムを形成する際の
エッチング用のマスクとして、シリコン酸化膜とシリコ
ン窒化膜との積層膜を用いている。そのため、ダイヤフ
ラム形成後、積層膜の上層部分であるシリコン窒化膜を
ドライエッチングにより除去する際に、第２のシリコン
基板のうちダイヤフラム以外の表面は、下層のシリコン
酸化膜により保護され、このドライエッチングにより粗
くなることはない。

【００２０】また、積層膜の下層部分であるシリコン酸
化膜をウェットエッチングにより除去する際に、ダイヤ
フラムを構成する第１のシリコン基板が露出しないよう
に、ダイヤフラムのシリコン酸化膜（埋込酸化膜）を残
す。このウェットエッチングにおいて、ダイヤフラムに
て残される埋込酸化膜の膜厚等を決めておき、この膜厚
から逆算して積層膜のシリコン酸化膜の膜厚等を設定し
ておけば、最終的にダイヤフラムに残される埋込酸化膜
を所望の形状にすることができる。

【００２１】このように、本発明によれば、ダイヤフラ
ムを形成する際のエッチング用のマスクとしてシリコン
酸化膜とシリコン窒化膜との積層膜を用い、ダイヤフラ
ム形成後のマスクの除去を上記の様に行うことにより、
第２のシリコン基板のうちダイヤフラム以外の部分の表
面の平坦性を維持しつつ、ダイヤフラムに残される埋込
酸化膜を適切に所望の形状とできる。

【００２２】ここで、請求項２の発明のように、マスク
である積層膜のシリコン酸化膜（６）を、半導体基板
（１０）のシリコン酸化膜（１３）（埋込酸化膜）より
も膜厚が薄いものとすれば、積層膜のシリコン酸化膜の
除去において、積層膜のシリコン酸化膜の方を埋込酸化
膜よりも容易に速く除去する構成にでき、好ましい。

【００２３】また、請求項３の発明では、積層膜のシリ
コン窒化膜（７）及びシリコン酸化膜（６）を除去した
後、半導体基板（１０）の第２のシリコン基板（１２）
側をガラス台座（２０）と陽極接合する工程を実行する
ことを特徴としている。上記請求項１の製造方法によれ
ば、第２のシリコン基板のうちダイヤフラム以外の表面
は、積層膜の除去によって粗くなることはないため、本
発明のように、第２のシリコン基板側をガラス台座と陽
極接合しても、良好な接合性を実現することができる。

【００２４】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。

【００２５】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１及び図２は、本実施形態に係る
半導体圧力センサの製造方法を示す工程図である。本製
造方法は、最終的に図２（ｄ）に概略断面構成を示す半
導体圧力センサ１００を製造するもので、図１及び図２
（ａ）〜（ｃ）は工程途中の状態を示す図である。

【００２６】まず、図２（ｄ）に示す様に、本実施形態
の半導体圧力センサ１００は、圧力検出用のダイヤフラ
ム１が形成された半導体基板１０とガラス台座（ガラス
基板）２０とを接合したウェハを、チップ単位にダイシ
ングカットすることにより形成されたものである。

【００２７】ここで、半導体基板１０は、第１のシリコ
ン基板１１と第２のシリコン基板１２とを、これら第１
及び第２のシリコン基板１１、１２の間に埋め込まれた
シリコン酸化膜（以下、埋込酸化膜という）１３を介し
て貼り合わされてなるＳＯＩ（シリコン−オン−インシ
ュレータ）基板である。

【００２８】半導体基板１０の第２のシリコン基板１２
側の主表面から第２のシリコン基板１２に、凹部を形成
することにより、該凹部に対応する部分に残された第１
のシリコン基板１１及び埋込酸化膜１３によって、上記
ダイヤフラム１が形成されている。そして、第２のシリ
コン基板１２の主表面には、ガラス台座２０が陽極接合
され、ダイヤフラム１とガラス台座２０との間のキャビ
ティ２に真空室を形成している。

【００２９】このダイヤフラム１の第１のシリコン基板
１１における主表面側には、ダイヤフラム１の歪みに基
づく電気信号を発生するゲージ拡散抵抗（歪みゲージ）
３が、ブリッジ回路を構成するように形成されている。
また、第１のシリコン基板１１のうちダイヤフラム１以
外の部位には、ｐ層やｎ層の拡散によって、バイポーラ
トランジスタやＭＯＳトランジスタ等の複数個の回路素
子４が形成されており、これら回路素子４により、ゲー
ジ拡散抵抗３からの電気信号を検出する回路部が構成さ
れている。

【００３０】また、これら回路素子４及びゲージ拡散抵
抗３の各表面素子は、第１のシリコン基板１１を厚み方
向に突き抜け埋込酸化膜１３に達するトレンチ溝５を介
して互いに絶縁分離されている。トレンチ溝５内には、
ポリシリコン等が充填され絶縁性を高めている。このよ
うに、各表面素子３、４をＰＮ接合による分離のみでは
無くて、素子面積を小さくすることが可能なトレンチ溝
５による絶縁分離を採用することにより、よりいっそう
チップの小型化に有利である。

【００３１】次に、本センサ１００の製造方法について
製造工程順に説明していく。まず、ウェハ状態の上記半
導体基板１０を用意する。この半導体基板１０は、第１
のシリコン基板１１の貼り合わせ面側に、上記表面素子
３、４等を形成するために必要なＮ＋拡散層１１ａが形
成されており、このＮ＋拡散層１１ａの拡散を防止する
ため、第２のシリコン基板１２の貼り合わせ面に埋込酸
化膜１３を形成し、例えば１１００℃程度で熱処理しな
がら第１のシリコン基板１１に貼り合わせたものであ
る。

【００３２】そして、図１（ａ）に示す様に、一般的な
半導体製造方法を用いて、第１のシリコン基板１１の主
表面（半導体基板１０の表面）に、トレンチ溝５、ゲー
ジ拡散抵抗３やバイポーラ、ＭＯＳトランジスタ等の回
路素子４を形成する（表面素子形成工程）。なお、実際
には、図１（ａ）〜図２（ｃ）までの工程は、ウェハ状
態にて行われるものであるが、最終的にダイシングカッ
トされたチップを単位として示してある。また、図１、
図２においては、配線や保護膜は省略してある。

【００３３】次に、図１（ｂ）に示す様に、半導体基板
１０においてガラス台座２０との接合面となる第２のシ
リコン基板１２の主表面（半導体基板１０の裏面）を、
研削、研磨することにより、第２のシリコン基板１２を
薄肉化する（研削・研磨工程）。

【００３４】これは、後述のダイヤフラムエッチング工
程（図２（ａ）参照）にて、シリコンの異方性エッチン
グを用いるので、ガラス基板２０との接合面積を増加さ
せる等の目的でテーパ部１ａを短くしたり、ガラス基板
２０との接合の際にうまく接合を行うべく第２のシリコ
ン基板１２の主表面を鏡面とするためである。

【００３５】次に、図１（ｃ）に示す様に、ダイヤフラ
ム１を形成する際のエッチング用のマスクとして、第２
のシリコン基板１２の主表面に、当該主表面側から、シ
リコン酸化膜６、シリコン窒化膜７を順次積層し、積層
膜を形成する（積層膜形成工程）。この積層膜６、７
は、ＣＶＤやスパッタ等により成膜することができる。

【００３６】また、積層膜６、７の膜厚としては、後述
のマスク除去工程（図２（ｂ）及び（ｃ）参照）の後、
埋込酸化膜１３が十分残り得る膜厚とする。また、シリ
コン窒化膜７の膜厚としては、シリコン窒化膜７がシリ
コン酸化膜６のエッチングストッパとなりうる膜厚以上
で、且つ、ダイヤフラムエッチング工程の際にもマスク
となりうる膜厚以上であればよい。例えば、埋込酸化膜
１３が１．３μｍ、シリコン酸化膜６が０．２μｍ、シ
リコン窒化膜７が１．０μｍである。

【００３７】次に、図１（ｄ）に示す様に、第２のシリ
コン基板１２の主表面に形成された積層膜６、７のうち
ダイヤフラム１を形成すべき部位に対応した部位の積層
膜６、７を、エッチングして除去することによりパター
ニングし、所望のパターンを有するマスクを形成する
（マスク形成工程）。

【００３８】ここで、本例では、シリコン窒化膜７のパ
ターニングはドライエッチングを用いることが好まし
い。シリコン窒化膜７のパターニングは、ウェットエッ
チングでも良いが、ウエットエッチングでは一般的な半
導体製造方法によれば弗酸系エッチング液を用いなけれ
ばならない。弗酸系エッチング液では、シリコン窒化膜
７のパターニング終了以降、シリコン酸化膜６が急激に
エッチングされてサイドエッチングされる等の可能性が
ある。

【００３９】次に、下地のシリコン酸化膜６をフッ酸系
エッチング液でパターニングする。このシリコン酸化膜
６のエッチングは短時間で済むため、このとき、第１の
シリコン基板１１に形成された表面素子３、４を、一般
的な半導体製造に用いられるレジストにて被覆しておけ
ば、これら表面素子３、４の保護は可能である。なお、
このシリコン酸化膜６のパターニングは、ドライエッチ
ングでも良い。

【００４０】次に、図２（ａ）に示す様に、上記したシ
リコン酸化膜６とシリコン窒化膜７との積層膜をマスク
として、第２のシリコン基板１２をエッチングすること
により、ダイヤフラム１を形成する（ダイヤフラムエッ
チング工程）。このときシリコンのエッチング液として
は、例えば、ＫＯＨやＴＭＡＨ（テトラメチルアンモニ
ウム）等を用いる。

【００４１】第２のシリコン基板１２を、その主表面側
から異方性エッチングを施すことにより、埋込酸化膜１
３がエッチングストッパーとなって、上記テーパ部１ａ
を有する凹部が形成される。そして、この凹部に対応し
て残された部分の第１のシリコン基板１１及び埋込酸化
膜１３によってダイヤフラム１が形成される。

【００４２】また、このエッチングの際には、第１のシ
リコン基板１１の表面をエッチング液から保護すること
は、如何なる方法でも良い。例えば、ワックスによる保
護や、ウェハ外周部をシールし表面にエッチング液を回
り込ませない製造装置による保護等である。

【００４３】このようにして、ダイヤフラム１を形成し
た後、次に、図２（ｂ）、（ｃ）に示すマスク除去工程
を行う。積層膜６、７のシリコン窒化膜７をドライエッ
チングにより除去する工程（シリコン窒化膜除去工程）
と、ダイヤフラム１を構成する第１のシリコン基板１１
が露出しないように積層膜６、７のシリコン酸化膜６を
ウェットエッチングにより除去する工程（シリコン酸化
膜除去工程）とを順次実行し、ダイヤフラムエッチング
工程に用いたマスクを全面除去する。

【００４４】まず、図２（ｂ）に示すシリコン窒化膜除
去工程では、積層膜６、７の上層部分であるシリコン窒
化膜７を、シリコン窒化物を選択的にエッチング可能な
ガス（例えばＣＦ４系ガス等）を用いてドライエッチン
グにより除去する。この際、第２のシリコン基板１２の
うちダイヤフラム１以外の主表面、即ち、ガラス台座２
０との接合面（台座接合面）は、下層のシリコン酸化膜
６により被覆保護されているため、このドライエッチン
グにより粗くなることはない。

【００４５】次に、図２（ｃ）に示すシリコン酸化膜除
去工程では、積層膜６、７の下層部分であるシリコン酸
化膜６を、フッ酸系エッチング液等を用いたウェットエ
ッチングにより除去する。この際、ダイヤフラム１を構
成する第１のシリコン基板１１が露出しないように、ダ
イヤフラム１の埋込酸化膜１３を残す。

【００４６】ここで、シリコン酸化膜６は、ＣＶＤやス
パッタ等により成膜された酸化膜であり、熱酸化により
形成された埋込酸化膜（熱酸化膜）１３よりも膜密度が
小さく、比較的エッチングされやすい。そのため、エッ
チング液に対する耐性は、埋込酸化膜１３の方がシリコ
ン酸化膜６よりも大きいため、シリコン酸化膜６を除去
しても、埋込酸化膜１３を残すことができる。

【００４７】本例では、積層膜６、７のシリコン酸化膜
６の膜厚を０．２μｍとし、埋込酸化膜１３の膜厚１．
３μｍよりも薄くしている。そのため、シリコン酸化膜
除去工程において、シリコン酸化膜６の方を埋込酸化膜
１３よりも速く除去する構成を、容易に実現することが
でき、好ましい。

【００４８】また、シリコン酸化膜除去工程でのウェッ
トエッチングにおいて、ダイヤフラム１にて残される埋
込酸化膜１３の膜厚等を決めておき、この膜厚から逆算
して積層膜６、７のシリコン酸化膜６の膜厚等を設定し
ておけば、最終的にダイヤフラム１に残される埋込酸化
膜１３を所望の形状にすることができる。

【００４９】また、シリコン酸化膜６をウェットエッチ
ングで除去する方法では、第２のシリコン基板１２の主
表面（台座接合面）が粗くなることはなく鏡面が保持さ
れ、ガラス台座２０との陽極接合に耐えうる界面を確保
可能である。また、フッ酸系エッチング液が等方性エッ
チングの特性を持つため、埋込酸化膜１３は、ダイヤフ
ラム１の端部にて丸められた形状となり、破壊強度が向
上する。

【００５０】このようにして、積層膜６、７のシリコン
窒化膜７及びシリコン酸化膜６を除去した後、図２
（ｄ）に示す様に、半導体基板１０の第２のシリコン基
板１２側をガラス台座（ガラス基板）２０と陽極接合す
る（台座接合工程）。これにより、ダイヤフラム１とガ
ラス台座２０との間のキャビティ２に真空室が形成さ
れ、絶対圧センサ構造となる。

【００５１】最後に、半導体基板１０とガラス台座２０
とが接合されたウェハをダイシングカットしてチップ単
位に分断する（ダイシングカット工程）。このダイシン
グカット工程の終了に伴い、半導体圧力センサ１００が
完成する。

【００５２】かかる半導体圧力センサ１００において
は、第１のシリコン基板１１の主表面側から圧力が印加
されると、ダイヤフラム１が歪み、このダイヤフラム１
の歪みに基づいてゲージ拡散抵抗３の抵抗値が変化し、
上記ブリッジ回路における電圧値が変化する。この変化
した電圧値が電気信号として上記回路部にて検出される
ことにより、印加圧力が検出されるようになっている。

【００５３】以上のように、本実施形態によれば、ダイ
ヤフラムエッチング用のマスクとしてシリコン酸化膜６
とシリコン窒化膜７との積層膜を用い、ダイヤフラム形
成後のマスクの除去を、上記シリコン窒化膜除去工程と
上記シリコン酸化膜除去工程とによって行うことによ
り、第２のシリコン基板１２のうちダイヤフラム１以外
の部分の表面の平坦性を維持しつつ、ダイヤフラム１に
残される埋込酸化膜１３を適切に所望の形状とできる。

【００５４】そして、ダイヤフラム１の形成後において
は、第１のシリコン基板１１と埋込酸化膜１３との貼り
合わせ界面が露出しないようにできる。当該貼り合わせ
界面に存在するボイドが露出しない形とできるため、第
１のシリコン基板１１の過剰なエッチングやキャビティ
２内の真空度の悪化といった不具合を回避することがで
きる。

【００５５】なお、ガラス台座２０に対して、キャビテ
ィ２へ連通するような圧力導入孔を形成することによ
り、相対圧型センサとして構成されたものに対しても、
本実施形態は適用可能である。また、ガラス台座２０の
代わりに、ポリシリコンよりなる台座を第２のシリコン
基板１２と接合しても良い。この場合にも、第２のシリ
コン基板１２における台座接合面の鏡面を保持すること
は必要であり、本発明は有効である。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体圧力センサの製
造方法を示す工程図である。

【図２】図２に続く製造方法を示す工程図である。

【符号の説明】

１…ダイヤフラム、６…シリコン酸化膜、７…シリコン
窒化膜、１０…半導体基板、１１…第１のシリコン基
板、１２…第２のシリコン基板、１３…半導体基板のシ
リコン酸化膜（埋込酸化膜）、２０…ガラス台座。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川崎 栄嗣 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 2F055 AA40 BB20 CC02 DD05 EE14 FF43 GG01 4M112 AA01 BA01 CA02 DA03 DA04 DA18 EA02 EA06 EA07

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１のシリコン基板（１１）と第２のシ
   リコン基板（１２）とをシリコン酸化膜（１３）を介し
   て貼り合わせてなる半導体基板（１０）を用意し、 前記第２のシリコン基板の一部をエッチングして除去す
   ることにより、残された部分の前記第１のシリコン基板
   及び前記シリコン酸化膜によって圧力検出用のダイヤフ
   ラム（１）を形成するようにした半導体圧力センサの製
   造方法であって、 前記ダイヤフラムを形成する際のエッチング用のマスク
   として、前記第２のシリコン基板の表面に、当該表面側
   からシリコン酸化膜（６）、シリコン窒化膜（７）が順
   次積層されてなる積層膜を形成する工程と、 前記積層膜をマスクとして前記第２のシリコン基板をエ
   ッチングすることにより、前記ダイヤフラムを形成する
   工程と、 しかる後、前記積層膜の前記シリコン窒化膜をドライエ
   ッチングにより除去する工程と、 前記ダイヤフラムを構成する前記第１のシリコン基板が
   露出しないように、前記積層膜の前記シリコン酸化膜を
   ウェットエッチングにより除去する工程とを実行するこ
   とを特徴とする半導体圧力センサの製造方法。
2. 【請求項２】 前記積層膜の前記シリコン酸化膜（６）
   は、前記半導体基板（１０）の前記シリコン酸化膜（１
   ３）よりも膜厚が薄いことを特徴とする請求項１に記載
   の半導体圧力センサの製造方法。
3. 【請求項３】 前記積層膜を除去した後、前記半導体基
   板（１０）の前記第２のシリコン基板（１２）側をガラ
   ス台座（２０）と陽極接合する工程を実行することを特
   徴とする請求項１または２に記載の半導体圧力センサの
   製造方法。