JP4258099B2 - 半導体圧力センサの製造方法 - Google Patents
半導体圧力センサの製造方法 Download PDFInfo
- Publication number
- JP4258099B2 JP4258099B2 JP2000167825A JP2000167825A JP4258099B2 JP 4258099 B2 JP4258099 B2 JP 4258099B2 JP 2000167825 A JP2000167825 A JP 2000167825A JP 2000167825 A JP2000167825 A JP 2000167825A JP 4258099 B2 JP4258099 B2 JP 4258099B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dicing
- semiconductor substrate
- semiconductor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【発明の属する技術分野】
本発明は、圧力検出用のダイヤフラムが形成された半導体基板とこの半導体基板とは異なる材料よりなる異種基板とを接合したウェハを、チップ単位にダイシングカットするようにした半導体圧力センサの製造方法に関する。
【0002】
【従来の技術】
この種の半導体圧力センサの製造方法としては、特開平6−61345号公報に記載のものが提案されている。これは、分断に必要なダイシングラインの幅を減少するために、圧力検出用のダイヤフラムが形成されたシリコン基板(半導体基板)とガラス基板(異種基板)とを接合した接合ウェハを、個々のチップに分断する際に、シリコン基板の表面からダイシングカットし、かつ同じ箇所においてガラス基板の表面からダイシングカットを行なうようにしたものである。
【0003】
この場合、シリコン基板とガラス基板との両側から切り込みを入れるため、通常は、ガラス基板側は、ガラスの切断に適切なガラス基板専用ブレード、シリコン基板側は、シリコンの切断に適切なシリコン基板専用ブレードを使用する。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法では、シリコン基板、ガラス基板、及び、ダイシングにおいて接合ウェハを支持する接着シート等の厚さばらつき等により、ガラス基板専用ブレードがシリコン基板まで切り込んだり、逆に、シリコン基板専用ブレードがガラス基板まで切り込んだりすることが、避けられない。
【0005】
ここで、ダイシングブレードは、その材質、幅、表面粗さ等が、被切断物に合わせて選定されている。そのため、互いに異種材料の基板の接合界面を越えて、専用外の材料を切り込んだ場合、磨耗度合が不均一となり、最悪の場合、ブレードが欠けたりする。
【0006】
また、上記従来の製造方法では、シリコン基板側及びガラス基板の両側から切り込みが入った接合界面の近傍は、非常にチッピング不良の発生し易い鋭角な形状となる。そのため、チップのエッジ部が欠けやすく、歩留り良く製造することは困難である。
【0007】
そこで、本発明は上記問題に鑑み、圧力検出用のダイヤフラムが形成された半導体基板とこの半導体基板とは異なる材料よりなる異種基板とを接合したウェハを、チップ単位にダイシングカットするようにした半導体圧力センサの製造方法において、ダイシングブレードの長寿命化を図るとともに、チップの接合界面におけるエッジ部の欠けを抑制することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1記載の発明においては、半導体基板(10)として、異種基板(20)との接合面の面方位がシリコン単結晶の(100)面であるものを用意し、この半導体基板の接合面のうちダイヤフラム(1)を形成すべき部位及びダイシングラインに対応した部位に、異方性エッチングを施すことにより、ダイヤフラムを形成すべき部位にはテーパ部(1a)を有する凹部を形成して、ダイヤフラムを形成するとともに、ダイシングラインに対応した部位には、側面が(111)面で囲まれた、接合面からの深さが凹部よりも浅い、接合面からV形状に凹んだ溝部(7)を形成する工程と、半導体基板と異種基板とを接合することにより、これら両基板の接合界面のうちダイシングラインに対応した部位に、溝部と異種基板とで囲まれた空洞部(8)を形成する工程と、しかる後、半導体基板をその表面側から空洞部に向かってダイシングブレード(14)が空洞部内で止まるようにダイシングカットする工程と、異種基板をその表面側から空洞部に向かってダイシングブレード(15)が空洞部内で止まるようにダイシングカットする工程とを備えることを特徴としている。
【0009】
本発明によれば、半導体基板として、異種基板との接合面の面方位が(100)面であるものを用い、異方性エッチングを施すことにより、ダイヤフラムを形成すると同時に、該接合面におけるダイシングラインに対応した部位に、接合面からV形状に凹み且つその側面が(111)面である溝部を形成することができる。
【0010】
続いて、半導体基板と異種基板とを接合することにより、これら両基板の接合界面のうちダイシングラインに対応した部位に、溝部と異種基板とで囲まれた空洞部がダイシングラインに対応した位置に形成されるため、ダイシングラインにおいては、半導体基板と異種基板とが接触していない形とすることができる。
【0011】
そして、半導体基板及び異種基板の各々の表面側から空洞部に向かってダイシングカットする際に、ダイシングブレードを空洞部内で止めることで、半導体基板及び異種基板のカットを完了させることができる。そのため、半導体基板専用のダイシングブレードが異種基板に接触したり、異種基板専用のダイシングブレードが半導体基板に接触することが無くなる。
【0012】
また、上記空洞部の存在により、半導体基板と異種基板との接合界面におけるエッジ部の欠けの問題も解消される。従って、本発明によれば、ダイシングブレードの長寿命化を図るとともに、チップの接合界面におけるエッジ部の欠けを抑制することができる。なお、異種基板(20)としてはガラスよりなるガラス基板等を用いることができる。
【0013】
また、請求項3の発明では、溝部(7)を形成するために半導体基板(10)の接合面に形成されるマスクパターン(6b)として、ダイシングラインの交差点においては、一方のダイシングラインに沿ったパターン(6d)に対して他方のダイシングラインに沿ったパターン(6c)を分断して離すことにより、ダイシングラインの交差点にてパターンが交差しないように形成されたものを採用することを特徴としている。
【0014】
もし、溝部を形成するために半導体基板の接合面に形成されるマスクパターンが、ダイシングラインの交差点において交差していると、交差したマスクパターンは、図5に示す様にエッジ部(K)を有する。このエッジ部は、エッチングレートの速い(311)面に対応する部分であり、このエッジ部が存在すると、上記異方性エッチングにおいて、(311)面に沿ってエッジ部がエッチングされ、チップにおける半導体基板の角部が落ちてしまうという不具合(角落ち)が起こりやすい。
【0015】
その点、本発明によれば、上記マスクパターンが、ダイシングラインの交差点において交差しないから、マスクパターンにおいて(311)面に対応するエッジ部が存在しない。そのため、ダイヤフラム及び溝部を形成するための異方性エッチングによって、チップにおける半導体基板の角落ちの不具合が無くなり、好ましい。
【0016】
また、請求項4の発明では、請求項3記載のマスクパターン(6b)において、一方のダイシングラインに沿ったパターン(6d)と他方のダイシングラインに沿ったパターン(6c)とを、最終的に溝部(7)が形成された時点で、ダイシングラインの交差点において溝部が交差しない状態となるように、離して形成することを特徴としている。
【0017】
もし、最終的に溝部が形成された時点で、ダイシングラインの交差点において溝部が交差していると、この溝部の交差部分にて、溝部の側面即ち(111)面が交差してつながった形となる。半導体基板における(111)面は、もともと劈開しやすい面であり、この劈開しやすい(111)面がつながってしまうと、より劈開しやすくなる。その点、本発明によれば、このような劈開を抑制することができ、好ましい。
【0018】
また、請求項5の発明では、上記のマスクパターン(6b)を、最終的に溝部(7)が形成された時点で、溝部が半導体基板(10)の外周端部から離れた状態となるように、半導体基板の外周端部から離して形成することを特徴としている。
【0019】
本発明によれば、最終的に溝部が形成された時点で、溝部が、半導体基板の外周端部から離れているため、溝部の側面である(111)面からの劈開を発生しにくくすることができ、半導体基板の信頼性を向上させることができる。
【0020】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0021】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1〜図3は、本実施形態に係る半導体圧力センサの製造方法を示す工程図である。本製造方法は、最終的に図2(c)に概略断面構成を示す半導体圧力センサ100を製造するもので、図1及び図2(a)、(b)は工程途中の状態を示す図であり、図1及び図2(a)、(b)中の破線DLは、ダイシングラインである。また、図3は、ダイシングカット工程の詳細を示す拡大断面図であり、図2(c)中のA部の拡大部分に相当する。
【0022】
まず、図2(c)に示す様に、本実施形態の半導体圧力センサ100は、圧力検出用のダイヤフラム1が形成された半導体基板10とガラス基板(本発明でいう異種基板)20とを接合したウェハを、チップ単位にダイシングカットすることにより形成されたものである。
【0023】
ここで、半導体基板10は、共に主表面の面方位が(100)面である第1のシリコン基板11と第2のシリコン基板12とを、これら第1及び第2のシリコン基板11、12の間に埋め込まれた埋込酸化膜(本発明でいう絶縁膜)13を介して貼り合わされてなるSOI(シリコン−オン−インシュレータ)基板である。
【0024】
半導体基板10の第2のシリコン基板12側の主表面から第2のシリコン基板12に、凹部を形成することにより、該凹部に対応する第1のシリコン基板11及び埋込酸化膜13によって、上記ダイヤフラム1が形成されている。そして、第2のシリコン基板12の主表面には、ガラス基板20が陽極接合され、ダイヤフラム1とガラス基板20との間のキャビティ2に真空室を形成している。
【0025】
このダイヤフラム1の第1のシリコン基板11における主表面側には、ダイヤフラム1の歪みに基づく電気信号を発生するゲージ拡散抵抗(歪みゲージ)3が、ブリッジ回路を構成するように形成されている。また、第1のシリコン基板11のうちダイヤフラム1以外の部位には、p層やn層の拡散によって、バイポーラトランジスタやMOSトランジスタ等の複数個の回路素子4が形成されており、これら回路素子4により、ゲージ拡散抵抗3からの電気信号を検出する回路部が構成されている。
【0026】
また、これら回路素子4及びゲージ拡散抵抗3の各表面素子は、第1のシリコン基板11を厚み方向に突き抜け埋込酸化膜13に達するトレンチ溝5を介して互いに絶縁分離されている。トレンチ溝5内には、ポリシリコン等が充填され絶縁性を高めている。このように、各表面素子3、4をPN接合による分離のみでは無くて、素子面積を小さくすることが可能なトレンチ溝5による絶縁分離を採用することにより、よりいっそうチップの小型化に有利である。
【0027】
次に、本センサ100の製造方法について製造工程順に説明していく。まず、ウェハ状態の上記半導体基板10を用意する。そして、図1(a)に示す様に、一般的な半導体製造方法を用いて、第1のシリコン基板11の主表面(半導体基板10の表面)に、トレンチ溝5、ゲージ拡散抵抗3やバイポーラ、MOSトランジスタ等の回路素子4を形成する(表面素子形成工程)。なお、図1〜図3においては、配線や保護膜は省略してある。
【0028】
次に、図1(b)に示す様に、半導体基板10においてガラス基板20との接合面となる第2のシリコン基板12の主表面(半導体基板10の裏面)を、研削、研磨することにより、第2のシリコン基板12を薄肉化する(研削・研磨工程)。これは、後述のダイヤフラムエッチング工程(図1(e)参照)にて、シリコンの異方性エッチングを用いるので、ガラス基板20との接合面積を増加させる等の目的でテーパ部1aを短くしたり、ガラス基板20との接合の際にうまく接合を行うべく第2のシリコン基板12の主表面を鏡面とするためである。
【0029】
次に、図1(c)に示す様に、第2のシリコン基板12の主表面に、ダイヤフラムエッチング工程(図1(e)参照)におけるマスクとなり得るSiN系膜や酸化膜等といった堆積膜6を形成する(堆積膜形成工程)。この堆積膜6は、CVDやスパッタ等により成膜することができる。本例では、SiO系膜を下地としたSiO/SiN系膜の積層膜を採用している。
【0030】
また、堆積膜6の膜厚としては、本例では、後述のマスク除去工程(図2(a)参照)の後、埋込酸化膜13が十分残り得る膜厚とする。例えば、埋込酸化膜13は1.3μm、SiO/SiN系膜では、SiO系膜が0.2μm、SiN系膜が1.0μmである。なお、堆積膜6としては、本例以外にもSiO系膜やSiN膜の単層構成でも良い。
【0031】
次に、図1(d)に示す様に、第2のシリコン基板12の主表面に形成された堆積膜6のうちダイヤフラム1を形成すべき部位6a及びダイシングラインDLに対応した部位6bの堆積膜6を、エッチングして除去することによりパターニングし、所望のパターンを有するマスクを形成する(マスク形成工程)。
【0032】
ここで、本例では、SiN系膜のパターニングはドライエッチングを用い、次に、下地のSiO系膜をフッ酸系エッチング液でパターニングする。このSiO系膜のエッチングは短時間で済む。そのため、このとき、第1のシリコン基板11に形成された表面素子3、4を、一般的な半導体製造に用いられるレジストにて被覆しておけば、これら表面素子3、4の保護は可能である。
【0033】
出来上がった堆積膜6よりなるマスクについて、第2のシリコン基板12の主表面からみたマスクパターンを図4に示す。図4に示すマスクパターンにおいて、6aで示す点々ハッチング部は、ダイヤフラム1を形成すべき部位の開口部のパターンであり、6bで示す斜線ハッチング部は、ダイシングラインDLに対応した部位の開口部のパターンであって、後のダイヤフラムエッチング工程(図1(e)参照)において、溝部7を形成するための溝部形成用パターンである。
【0034】
この溝部形成用パターン6bは、ダイシングラインDLの交差点においては、一方(図4ではY方向)のダイシングラインDLに沿ったパターン6dに対して他方(図4ではX方向)のダイシングラインDLに沿ったパターン6cを分断して離すことにより、当該交差点にて両パターン6c、6dが交差しないように形成されている。
【0035】
次に、図1(e)に示す様に、上記マスクが形成された第2のシリコン基板12を、その主表面側から異方性エッチングを施すことにより、ダイヤフラム1と、第2のシリコン基板12の主表面(接合面)からV形状に凹んだ上記溝部7とを形成する(ダイヤフラムエッチング工程)。
【0036】
このときシリコンのエッチング液としては、例えば、KOHやTMAH(テトラメチルアンモニウム)等を用いる。また、このエッチングの際には、第1のシリコン基板11の表面をエッチング液から保護することは、如何なる方法でも良い。例えば、ワックスによる保護や、ウェハ外周部をシールし表面にエッチング液を回り込ませない製造装置による保護等である。
【0037】
ここで、第2のシリコン基板12の面方位を(100)面としており、また、ダイヤフラム1を形成するシリコンエッチングは、埋込酸化膜13がストッパーとなるため、図1(e)に示す様に、第2のシリコン基板12には、上記テーパ部1aを有する形状の凹部が形成される。そして、この凹部に対応した部位に、第1のシリコン基板11及び埋込酸化膜13からなるダイヤフラム1が出来上がる。
【0038】
同時に、V形状の溝部7も形成されるが、第2のシリコン基板12の面方位を(100)面としているので、溝部7のV型は(111)面に囲まれた段階でストップする。いわゆる異方性エッチングストップを利用することにより、側面が(111)面で囲まれた溝部7が形成される。
【0039】
ここで、上記図4に示したようなマスクパターンを採用したことによる効果について述べておく。溝部形成用パターン6bは、ダイシングラインDLの交差点においては、一方のダイシングラインDLに沿ったパターン6dと、他方のダイシングラインDLに沿ったパターン6cとが、交差しないように形成されている。これによれば、次のような効果がある。
【0040】
もし、図5に示す様に、溝部形成用パターン6bが、ダイシングラインDLの交差点において交差していると、交差した両パターン6c、6dの部分には、エッジ部Kが存在する。このエッジ部Kは、第2のシリコン基板12においてエッチングレートの速い(311)面に対応する部分である。
【0041】
このエッジ部Kが存在すると、上記異方性エッチングにおいて、図5中の破線に示す様に、(311)面に沿ってエッジ部Kがエッチングされ、最終的には、半導体基板10は(311)面が現れた12角形のチップとなってしまう、このように、溝部形成用パターン6bが交差し上記エッジ部Kが存在すると、半導体基板10は4角形のチップ形状にしたいにもかかわらず、チップの角部が落ちた形となるという不具合(角落ち)が起こりやすい。
【0042】
その点、図4に示す様にすれば、溝部形成用パターン6bが、ダイシングラインDLの交差点において交差していないから、上記(311)面に対応するエッジ部Kが存在しない。そのため、ダイヤフラムエッチング工程における異方性エッチングの際に、チップにおける半導体基板10の角落ちが発生せず、好ましい。
【0043】
ここで、溝部形成用パターン6bにおいては、上記した一方のパターン6dと他方のパターン6cとが、最終的に溝部7が形成された時点で、ダイシングラインDLの交差点において溝部7が交差しない状態となるように、離されて形成されることが好ましい。
【0044】
もし、最終的に溝部7が形成された時点で、ダイシングラインDLの交差点において溝部7が交差していると、この溝部7の交差部分にて、溝部7の側面即ち(111)面が交差してつながった形となる。シリコン基板の(111)面は、もともと劈開しやすい面であり、この劈開しやすい(111)面がつながってしまうと、より劈開しやすくなる。
【0045】
その点、上記のように一方のパターン6dと他方のパターン6cとの間隔を、最終的に溝部7が形成された時点で、溝部7が交差しない状態となるように離せば、このような劈開を抑制することができ、好ましい。また、この間隔は、十分に狭い(〜数10μm)ものとできるので、ダイシングによる不具合は殆ど無視できる。
【0046】
また、上記図4に示す溝部形成用マスクパターン6bでは、最終的に溝部7が形成された時点で、溝部7が半導体基板10の外周端部から離れているように、半導体基板10の外周端部から離されて形成されている。それによれば、劈開しやすい(111)面を側面として持つ溝部7が、半導体基板10の外周端部に露出するのを防止できるため、ウェハ状態の半導体基板10の割れを抑制できる等、ウェハの信頼性を向上させることができる。、
このようにして、ダイヤフラム1及び溝部7を形成した後、次に、図2(a)に示すマスク除去工程を行う。上記ダイヤフラムエッチング工程に用いた堆積膜6よりなるマスクを、SiN系膜、SiO系膜の順に全面除去する。除去方法は、上記マスク形成工程にてパターニングした方法と同一の方法により行うことができる。
【0047】
ここで、本例では、堆積膜6のSiO系膜の膜厚は0.2μmと非常に薄いため、堆積膜6のSiO系膜を除去しても、埋込酸化膜13は十分残り得る。また、SiO系膜をフッ酸系エッチング液で除去する方法では、第2のシリコン基板12の主表面において鏡面が保持され、陽極接合に耐えうる界面を確保可能である。また、このとき、フッ酸系エッチング液が等方性エッチングの特性を持つため、埋込酸化膜13はダイヤフラム1の端部にて丸められた形状となり、破壊強度が向上する。
【0048】
このように、本例では、マスクをSiO/SiN系膜の積層構造としているため、ダイヤフラムエッチング工程において、単層のマスクに比較して格段に優れたマスク性能が確保され、第2のシリコン基板12の主表面を、より確実に保護することができる。そのため、第2のシリコン基板12の主表面における鏡面を確実に保持することができる。
【0049】
また、本例では、埋込酸化膜13が残るダイヤフラム1の構造としたが、如何なるダイヤフラム構造を形成しても良い。例えば、埋込酸化膜13を残さずに、第1のシリコン基板(SO1層)11のみよりなるダイヤフラム1でも良いし、更には、第1のシリコン基板11を所望量エッチングした構造のダイヤフラム1でも良い。
【0050】
次に、図2(b)に示す様に、半導体基板10と異種基板であるガラス基板20とを接合することにより、これら両基板10、20の接合界面のうちダイシングラインDLに対応した部位に、溝部7とガラス基板20とで囲まれた空洞部8を形成する(基板接合工程)。具体的には、第2のシリコン基板12の主表面とガラス基板20とを真空中にて貼り合わせ、陽極接合を行う。
【0051】
本例では、このとき、同時に、ダイヤフラム1とガラス基板20との間のキャビティ2に真空室が形成され、絶対圧センサ構造となる。なお、ガラス基板20に対して、キャビティ2へ連通するような圧力導入孔を形成することにより、相対圧型センサとして構成されたものに対しても、本実施形態は適用可能である。
【0052】
最後に、図2(c)及び図3に示す様に、ダイシングカットを実施し、半導体基板10とガラス基板(異種基板)20とを接合したウェハを、チップ単位に分断し、半導体圧力センサ100を形成する(ダイシングカット工程)。このダイシングカット工程は、半導体基板カット工程と異種基板カット工程とよりなる。
【0053】
まず、半導体基板10を、その主表面(表面素子3、4の形成面)側からダイシングラインDLに沿って空洞部8に向かって、半導体基板用ダイシングブレード14によりカットしていき、ダイシングブレード14の先端が空洞部8内で止まるようにする(半導体基板カット工程)。ここでは、シリコン専用ダイシングブレード14として30μm幅のブレードを用いる。
【0054】
次に、ガラス基板(異種基板)20を、その主表面側からダイシングラインDLに沿って空洞部8に向かって、ガラス基板用ダイシングブレード15によりカットしていき、ダイシングブレード15の先端が空洞部8内で止まるようにする(異種基板カット工程)。ガラス専用ダイシングブレード15の幅はガラス基板20の厚さに適応するものであれば如何なる幅のものでも良い。ガラス基板20の厚さは、センサチップの圧力特性を満足するように設定される。
【0055】
ここでは、ガラス専用ダイシングブレード15として、厚さが〜3.0mm程度までのガラス基板20に対応可能な200μm幅のブレードを用いる。また、ガラス専用のダイシングブレード15のブレード幅はシリコン専用のものに比べて厚いが、溝部7の幅は、ガラス専用のダイシングブレード15のブレード幅以上とし、該ブレード15が半導体基板10に接触しないようにする。
【0056】
このダイシングカット工程においては、空洞部8によってチップ側面に傾斜面9が形成されているためチッピング不良(チップのエッジ部の欠け)が格段に低減される。また、両ダイシングブレード14、15は、それぞれ専用外の材料に切り込みを入れることは無いので、摩耗等によってブレード寿命を損なうことは無くなる。つまり、各ブレード14、15の完全な専用化が可能である。こうして、ダイシングカット工程の終了に伴い、半導体圧力センサ100が完成する。
【0057】
このような製造工程を経て製造された半導体圧力センサ100は、圧力検出用のダイヤフラム1を有する半導体基板10の一面とガラス基板(ガラス台座)20の一面とが接合されてなるものであって、半導体基板10の一面の面方位が(100)面であり、半導体基板10の外周端面には、半導体基板10の一面から他面側に向かってガラス基板20の外周よりも外方へはみ出すように傾斜した傾斜面9が形成されており、この傾斜面9の面方位が(111)面であることを特徴とする構成となる。
【0058】
かかる半導体圧力センサ100においては、第1のシリコン基板11の主表面側から圧力が印加されると、ダイヤフラム1が歪み、このダイヤフラム1の歪みに基づいてゲージ拡散抵抗3の抵抗値が変化し、上記ブリッジ回路における電圧値が変化する。この変化した電圧値が電気信号として上記回路部にて検出されることにより、印加圧力が検出されるようになっている。
【0059】
以上のように、本実施形態によれば、半導体基板10として、ガラス基板(異種基板)20との接合面の面方位が(100)面であるものを用い、異方性エッチングを施すことにより、ダイヤフラム1を形成すると同時に、該接合面におけるダイシングラインDLに対応した部位に、接合面からV形状に凹み且つその側面が(111)面である溝部7を形成することができる。
【0060】
そして、半導体基板10とガラス基板20とを接合することにより、これら両基板10、20の接合界面のうちダイシングラインDLに対応した部位に、溝部7とガラス基板20とで囲まれた空洞部8がダイシングラインDLに対応した位置に形成されるため、ダイシングラインDLにおいては、半導体基板10とガラス基板20とが接触していない形とすることができる。
【0061】
そして、半導体基板10及びガラス基板20の各々の主表面側から空洞部8に向かってダイシングカットする際に、各ダイシングブレード14、15の先端を空洞部8内で止めることで、半導体基板10及びガラス基板20のカットを完了させることができる。そのため、半導体基板専用のダイシングブレード14がガラス基板20に接触したり、ガラス基板専用のダイシングブレード15が半導体基板10に接触することが無くなる。
【0062】
そのため、両ダイシングブレード14、15は、それぞれ専用外の材料に切り込みを入れることは無く、摩耗等によってブレード寿命を損なうことは無くなり、ダイシングブレード14、15の長寿命化を図ることができる。また、上記空洞部8の存在により上記傾斜面9が形成されるため、半導体基板10とガラス基板20との接合界面におけるエッジ部の欠けを抑制することができる。
【0063】
また、本実施形態によれば、上述したように、溝部形成用パターン6bが交差する部分を持たないようにすることにより、チップにおける半導体基板10の角落ちの不具合防止、半導体基板における(111)面での劈開の抑制等の効果を奏する。
【0064】
また、上記製造方法によれば、ウェハを半導体基板10側とガラス基板20側との両側から切り込むようにしている(両側切り込み方法)ため、半導体基板側からのみ切り込むようにしたダイシングカットを行う場合(片側切り込み方法)に比べて、チップサイズを小さくすることができる。
【0065】
つまり、ガラス基板専用のブレードは、半導体基板用のブレードと比べてブレード幅が大きく、そのため、片側切り込み方法にて半導体基板及びガラス基板の両者をカットしようとすると、ブレード幅の広いガラス基板用ブレードの幅に合わせたダイシングラインを、半導体基板に設定する必要がある。そのため、1個のチップサイズが必要以上に大きくなり、ウェハ1枚当たりから得られるチップ数を多くすることが難しい。
【0066】
それに比べて、本実施形態の両側切り込み方法によれば、半導体基板10に設定するダイシングラインDLの幅を、比較的ブレード幅の狭い半導体基板用のダイシングブレード14の幅に合わせて設定できるため、チップサイズを小さくすることができ、ウェハ1枚当たりから得られるチップ数を多くすることが容易となる。この効果について、図6、図7を参照して具体例を示しておく。
【0067】
本例では、シリコン専用ブレードは30μm、半導体基板10上のダイシングラインDLの幅即ちスクライブ幅(素子配置不可能領域)は80μmとした。なお、図6、図7中の従来とは、上記の片側切り込み方法であり、この場合、ガラス基板用のブレードの幅200μmに対応して、上記スクライブ幅は300μmとした。
【0068】
図6は、ウェハ上の素子配置可能面積(mm2)とチップサイズ(スクライブ幅も含めたチップのサイズ、mm□)との関係を示し、図7は、同じ素子配置可能面積の場合において、従来チップサイズ(mm□)毎に、本実施形態のチップと従来チップとの面積比を示したものである。本実施形態では、従来に比べてスクライブ幅を狭くできるため、ウェハ上の素子配置可能面積が同じであっても、チップサイズも小さくでき、ウェハ1枚あたり、より多くのチップを切り出すことができる。
【0069】
例えば、図6に示す様に、素子配置可能面積を同等の13.7mm2とすると、従来のチップサイズとしては4mm□必要であったものが、本実施形態では3.5mm□と小さくすることができ、小さくなった分、多くのチップを切り出すことができる。この場合、図7に示す様に、従来のチップ面積を1とした場合の本実施形態のチップ面積は、0.95まで小さくできることがわかる。また、このチップ面積低減の効果は、チップサイズが小さくなるにつれて、よりいっそう大きくなることがわかる。
【0070】
以上述べてきたように、本実施形態によれば、圧力検出用のダイヤフラムが形成された半導体基板とこの半導体基板とは異なる材料よりなる異種基板とを接合したウェハを、チップ単位にダイシングカットするようにした半導体圧力センサの製造方法において、ダイシングに必要な面積を減少せしめ、センサチップの歩留りが向上することはもとより、ダイシングブレードの寿命までも向上するため、チップの小型化を達成した安価なセンサを提供することが可能となる。
【0071】
なお、ダイヤフラムが形成された半導体基板と接合される異種基板としては、ガラス基板以外にも、ガラス以外のセラミック基板等でも良い。
【図面の簡単な説明】
【図1】本発明に係る半導体圧力センサの製造方法を示す工程図である。
【図2】図1に続く製造方法を示す工程図である。
【図3】ダイシングカット工程の詳細を示す拡大断面図である。
【図4】ダイヤフラム及び溝部のエッチングにおけるマスクパターンを示す図である。
【図5】溝部形成用パターンが交差している場合のエッチングパターンを示す図である。
【図6】素子配置可能面積とチップサイズとの関係を示す図である。
【図7】チップサイズ小型化の効果を示す図である。
【符号の説明】
1…ダイヤフラム、6b…溝部形成用パターン、
6c…ダイシングラインの交差点における一方の溝部形成用パターン、
6d…ダイシングラインの交差点における他方の溝部形成用パターン、
7…溝部、8…空洞部、10…半導体基板(SOI基板)、
14…半導体基板用ダイシングブレード、
15…ガラス基板用ダイシングブレード、20…ガラス基板、30…ウェハ。
Claims (5)
- 圧力検出用のダイヤフラム(1)が形成された半導体基板(10)とこの半導体基板とは異なる材料よりなる異種基板(20)とを接合したウェハを、チップ単位にダイシングカットするようにした半導体圧力センサの製造方法において、
前記半導体基板として、前記異種基板との接合面がシリコン単結晶の(100)面であるものを用意し、
この半導体基板の前記接合面のうち前記ダイヤフラムを形成すべき部位及びダイシングラインに対応した部位に、異方性エッチングを施すことにより、前記ダイヤフラムを形成すべき部位にはテーパ部(1a)を有する凹部を形成して、前記ダイヤフラムを形成するとともに、ダイシングラインに対応した部位には、側面が(111)面で囲まれた、前記接合面からの深さが前記凹部よりも浅い、前記接合面からV形状に凹んだ溝部(7)を形成する工程と、
前記半導体基板と前記異種基板とを接合することにより、これら両基板の接合界面のうちダイシングラインに対応した部位に、前記溝部と前記異種基板とで囲まれた空洞部(8)を形成する工程と、
しかる後、前記半導体基板をその表面側から前記空洞部に向かってダイシングブレード(14)が前記空洞部内で止まるようにダイシングカットする工程と、
前記異種基板をその表面側から前記空洞部に向かってダイシングブレード(15)が前記空洞部内で止まるようにダイシングカットする工程とを備えることを特徴とする半導体圧力センサの製造方法。 - 前記異種基板(20)は、ガラスよりなるガラス基板であることを特徴とする請求項1に記載の半導体圧力センサの製造方法。
- 前記溝部(7)を形成するために前記半導体基板(10)の前記接合面に形成されるマスクパターン(6b)は、前記ダイシングラインの交差点においては、一方のダイシングラインに沿ったパターン(6d)に対して他方のダイシングラインに沿ったパターン(6c)を分断して離すことにより、前記交差点にてパターンが交差しないように形成されることを特徴とする請求項1または2に記載の半導体圧力センサの製造方法。
- 前記一方のダイシングラインに沿ったパターン(6d)と前記他方のダイシングラインに沿ったパターン(6c)とは、最終的に前記溝部(7)が形成された時点で、前記ダイシングラインの交差点において前記溝部が交差しない状態となるように、離されて形成されることを特徴とする請求項3に記載の半導体圧力センサの製造方法。
- 前記マスクパターン(6b)は、最終的に前記溝部(7)が形成された時点で、前記溝部が前記半導体基板(10)の外周端部から離れているように、前記半導体基板の外周端部から離されて形成されることを特徴とする請求項3または4に記載の半導体圧力センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167825A JP4258099B2 (ja) | 2000-06-05 | 2000-06-05 | 半導体圧力センサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167825A JP4258099B2 (ja) | 2000-06-05 | 2000-06-05 | 半導体圧力センサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001352078A JP2001352078A (ja) | 2001-12-21 |
JP4258099B2 true JP4258099B2 (ja) | 2009-04-30 |
Family
ID=18670935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000167825A Expired - Fee Related JP4258099B2 (ja) | 2000-06-05 | 2000-06-05 | 半導体圧力センサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4258099B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040011244A (ko) * | 2002-07-30 | 2004-02-05 | 주식회사 비에스이 | 다이어프램이 형성된 반도체소자의 커팅방법 |
JP4554978B2 (ja) * | 2004-04-21 | 2010-09-29 | Okiセミコンダクタ株式会社 | Memsデバイスの製造方法及びmemsデバイスを製造するための接合基板 |
JP4506553B2 (ja) * | 2005-05-13 | 2010-07-21 | 株式会社デンソー | ダイヤフラム式半導体装置の製造方法 |
DE102008000128B4 (de) | 2007-01-30 | 2013-01-03 | Denso Corporation | Halbleitersensorvorrichtung und deren Herstellungsverfahren |
JP4905696B2 (ja) * | 2007-04-09 | 2012-03-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2009041463A1 (ja) | 2007-09-25 | 2009-04-02 | Alps Electric Co., Ltd. | 半導体圧力センサ |
JP5046875B2 (ja) * | 2007-11-15 | 2012-10-10 | パナソニック株式会社 | 半導体装置の製造方法 |
JP2011094967A (ja) * | 2008-02-19 | 2011-05-12 | Alps Electric Co Ltd | 半導体圧力センサの製造方法 |
JP2011094966A (ja) * | 2008-02-19 | 2011-05-12 | Alps Electric Co Ltd | 半導体圧力センサの製造方法 |
JP2011018792A (ja) * | 2009-07-09 | 2011-01-27 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
CN108328570A (zh) * | 2018-01-31 | 2018-07-27 | 北京航天控制仪器研究所 | 一种带有薄膜背腔结构的mems芯片裂片方法及支撑工装 |
-
2000
- 2000-06-05 JP JP2000167825A patent/JP4258099B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001352078A (ja) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5208626B2 (ja) | 半導体回路構造製造方法 | |
JP4258099B2 (ja) | 半導体圧力センサの製造方法 | |
JPH09320996A (ja) | 半導体装置の製造方法 | |
KR20150024492A (ko) | 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법 | |
JP4273663B2 (ja) | 半導体圧力センサの製造方法 | |
US20080227234A1 (en) | Method of manufacturing a semiconductor device | |
JPH0485827A (ja) | 半導体装置の製造方法 | |
JP2002190607A (ja) | 半導体装置及びその製造方法 | |
JP4258100B2 (ja) | 半導体圧力センサの製造方法 | |
KR20110099320A (ko) | “반도체 온 절연물”형 기판의 지지 기판에 대한 테스트 방법 | |
JP2000155030A (ja) | 角速度センサの製造方法 | |
CN109166843B (zh) | 半导体器件及其制作方法、半导体器件测试方法 | |
JP5444648B2 (ja) | 半導体装置の製造方法 | |
JP2004259872A (ja) | 基板分割方法 | |
JP2625362B2 (ja) | 半導体装置の製造方法 | |
JP2013062372A (ja) | デバイスウェハ及びデバイスウェハの切断方法 | |
JPH08248061A (ja) | 加速度センサ及びその製造方法 | |
JP2876617B2 (ja) | 半導体圧力センサ及びその製造方法 | |
JPH11186566A (ja) | 微小装置の製造方法 | |
JP5069671B2 (ja) | 加速度センサの製造方法 | |
TWI824936B (zh) | 半導體裝置的製造方法 | |
JPH0521597A (ja) | 半導体素子の製造方法 | |
JPS63237482A (ja) | 半導体圧力センサの製造方法 | |
JP2000195825A (ja) | 半導体装置の製造方法 | |
JP4306160B2 (ja) | 半導体圧力センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |