KR20040011244A - 다이어프램이 형성된 반도체소자의 커팅방법 - Google Patents

다이어프램이 형성된 반도체소자의 커팅방법 Download PDF

Info

Publication number
KR20040011244A
KR20040011244A KR1020020045016A KR20020045016A KR20040011244A KR 20040011244 A KR20040011244 A KR 20040011244A KR 1020020045016 A KR1020020045016 A KR 1020020045016A KR 20020045016 A KR20020045016 A KR 20020045016A KR 20040011244 A KR20040011244 A KR 20040011244A
Authority
KR
South Korea
Prior art keywords
cutting
diaphragm
silicon wafer
wet etching
etching
Prior art date
Application number
KR1020020045016A
Other languages
English (en)
Inventor
송청담
박성호
Original Assignee
주식회사 비에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비에스이 filed Critical 주식회사 비에스이
Priority to KR1020020045016A priority Critical patent/KR20040011244A/ko
Publication of KR20040011244A publication Critical patent/KR20040011244A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 제조기술을 이용하여 마이크로폰을 생산하는 방법에 관한 것으로, 더욱 상세하게는 이등방성 습식식각(Anisotropic wet etching)을 이용하여 다이어프램이 형성된 소자들을 용이하게 커팅하는 방법에 관한 것이다.
이러한 본 발명의 방법은, 실리콘 웨이퍼에 형성된 다수의 다이어프램을 개별소자로 분리하기 위한 커팅방법에 있어서, 에칭을 위한 마스크 패턴에 커팅을 위한 미세한 라인을 생성한 후 습식식각을 통해 커팅 부위에 V자 홈을 형성하고, 상기 V자 홈 부위에 소정의 힘을 가하여 결정면을 따라 일직선으로 커팅하는 것을 특징으로 한다. 이때, 상기 미세한 라인은 수 ㎛~수십㎛의 선폭으로 형성시키고, 습식식각하면 미세한 라인을 따라 수십~수백 마이크로미터의 V자 홈이 형성된다.
따라서, 본 발명에 따르면 식각을 위한 마스크 패턴에서 커팅할 부분에 미세한 선을 형성한 후 습식식각을 통해 커팅할 곳에 v-자 트렌치를 생성한다. 즉, v-자 트렌치 부분에 힘을 가하면 반도체 재료의 특성을 트렌치 부분을 기준으로 결정면을 따라 일직선으로 커팅되므로 매우 용이하게 커팅할 수 있고, 따라서 종래에 요구되는 별도의 다이싱 공정을 생략할 수 있어 공정비용을 줄일 수 있다.

Description

다이어프램이 형성된 반도체소자의 커팅방법 { Method of cutting diaphgrams from a silicon wafer }
본 발명은 반도체 제조기술을 이용하여 마이크로폰을 생산하는 방법에 관한 것으로, 더욱 상세하게는 이등방성 습식식각(Anisotropic wet etching)을 이용하여 다이어프램이 형성된 소자들을 용이하게 커팅하는 방법에 관한 것이다.
일반적으로, 마이크로폰의 다이어프램은 유기 필름을 이용하여 제조하였으나 유기 필름을 이용할 경우 소형화에 한계가 있으므로 점차 반도체기술을 이용하여 제조하고 있다.
도 1은 반도체 기술을 적용하여 생산된 종래 다이어프램의 커팅전 상태를 도시한 도면으로서, (a)는 통상의 반도체 제조공정을 통해 다이어프램이 형성된 실리콘 웨이퍼의 평면도이고, (b)는 그 단면도이다.
도 1을 참조하면, 실리콘 웨이퍼(20) 상에 다수의 다이어프램(21)들이 일정간격을 두고 다수 형성되어 있고, 이러한 다이어프램(21)은 (b)에 도시된 커팅 방향으로 커팅하여 개별소자로서 분리하여 사용하도록 되어 있다. 이와 같이 다이어프램(21)을 커팅하기 위해서 반도체 공정에서 다이어프램이 형성된 반도체 소자의 공정이 완료되면 원하는 다이 사이즈로 커팅하는데, 종래에는 대부분 다이싱 공정으로 커팅한다.
그런데 다이싱 공정을 이용하여 커팅할 경우에는 수압으로 인하여 다이어프램이 파손되어 수율이 감소하고, 다이싱 공정이 추가됨으로써 전체적으로 제조 원가가 상승하는 문제점이 있다.
본 발명는 상기와 같은 종래의 문제점을 해결하기 위하여, 다이어프램의 식각을 위해 마스크를 제작할 경우에 다이어프램 패턴의 외부에 미세한 라인을 형성시킨 후 습식식각하고, 습식식각에 의해 형성된 v홈을 이용하여 물리적으로 커팅함으로써 다이싱 공정을 제거하여 원가를 절감하고 다이싱 공정시 수압으로 인해 다이어프램이 파손되는 것을 방지하여 수율을 향상시킬 수 있는 반도체소자의 커팅방법을 제공하는데 그 목적이 있다.
도 1은 종래의 공정에 따라 생산된 다이어프램의 커팅전 상태를 도시한 도면,
도 2는 반도체 공정을 이용하여 다이어프램을 생산하는 일반적인 공정을 도시한 도면,
도 3은 본 발명에 적용되는 이등방성 습식식각을 설명하기 위하여 도시한 반도체 소자의 개략도,
도 4는 본 발명에 적용되는 이등방성 습식식각에 따른 식각과정을 도시한 개략도,
도 5는 본 발명에 따라 생산된 다이어프램의 커팅전 상태를 도시한 도면이다.
*도면의 주요부분에 대한 부호의 설명
50: 실리콘 웨이퍼51: 다이어프램
53: v홈
상기와 같은 목적을 달성하기 위하여 본 발명의 방법은, 실리콘 웨이퍼에 형성된 다수의 다이어프램을 개별소자로 분리하기 위한 커팅방법에 있어서, 에칭을 위한 마스크 패턴에 커팅을 위한 미세한 라인을 생성한 후 습식식각을 통해 커팅 부위에 V자 홈을 형성하고, 상기 V자 홈 부위에 소정의 힘을 가하여 결정면을 따라 일직선으로 커팅하는 것을 특징으로 한다.
이때, 상기 미세한 라인은 수 ㎛~수십 ㎛의 선폭으로 형성시키고, 습식식각하면 미세한 라인을 따라 수십~수백 마이크로미터의 V자 홈이 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
도 2는 반도체 공정을 이용하여 다이어프램을 생산하는 일반적인 공정을 도시한 도면이다.
유기필름이 아닌 무기박막으로 다이어프램을 제조하기 위해서는 도 2에 도시된 바와 같이, 실리콘 웨이퍼(Silicon bare wafer)를 준비하고 세척(HF cleaning)한 후, SiO2나 Si3N4를 증착(deposition)한다(S1~S3). 이어 포토공정을 하고, 마스크 패턴에 따라 실리콘 에칭한 후 수압을 이용하여 다이싱 공정에서 개별소자로 커팅하고, 차징(charging)공정에서 충전하여 다이어프램을 제조한다(S4~S7).
본 발명은 이러한 일반적인 공정에서 에칭을 위한 마스크를 제작할 때 마스크의 다이어프램 외부에 미세한 선폭 라인 패턴을 형성시킨 후 이등방성 습식식각을 거쳐 커팅부위에 v자 홈(v-trench)을 형성하고, 힘을 가해 v자 홈을 기준으로 커팅하는 것이다. 즉, 실리콘 웨이퍼의 재료 특성상 v자 홈이 형성된 웨이퍼에 힘을 가하면 결정면을 따라 일직선으로 커팅된다.
도 3은 본 발명에 적용되는 이등방성 습식식각을 설명하기 위하여 도시한 반도체 소자의 개략도이고, 도 4는 본 발명에 적용되는 이등방성 습식식각에 따른 식각과정을 도시한 개략도이다.
실리콘 웨이퍼는 도 3에 도시된 바와 같이, 결정의 방향을 밀러지수로 나타낸다. 밀러지수에 따르면 x,y,z축이 모두 1을 교차하는 면을 <111>로 나타내고, x축과는 1에서 교차하고 나머지 두 축(y,z)과는 교차하지 않는 면을 <100>으로 나타낸다. 대부분의 반도체 소자에서 결정방향이 <111> 혹은 <100>인 실리콘을 사용한다.
도 3에서 이등방성 습식식각(Anisotropic wet etching)을 <100> 면에 적용할 경우에 <100> 면 대 <111>면의 식각되는 정도가 수백 대 일 정도이다. 즉, <100>방향으로 수백 ㎛ 식각되는 동안 <111>방향으로는 수㎛ 정도 식각된다.
이러한 특성을 이용하면 에칭을 위한 마스크 패턴의 개구면(opening) 넓이(폭)에 따라 원하는 방식의 식각 깊이를 얻을 수 있다. 예컨대, 폭을 넓게 하면 관통 홀(hole)이 생기고, 적절히 줄이면 v 자 홈(V-trench)을 얻을 수 있다.
도 4의 (a)는 무기박막이 코팅된 <100> 실리콘 웨이퍼를 나타낸 것이고, 도 4의 (b)는 마스크의 개구패턴에 따라 무기박막을 제거하여 실리콘 웨이퍼가 노출된 것을 나타낸 것이다. 이와 같은 상태에서 이등방성 습식 식각을 시작하면 도 4의 (c) 내지 (e)에 도시된 바와 같이 시간이 흐름에 따라 식각이 진행되는 것을 알 수 있다. 이때, <111>면으로의 식각은 느리게 일어나고, <100>면으로의 식각은 보다 빠르게 일어나 위로부터 아래로 대략 54.74° 정도의 각을 이루게 된다. 그리고 개구면의 넓이에 따라 홀이 형성되거나 원하는 다이어프램이 얻어지거나 v자 트렌치가 형성된다.
본 발명에서는 커팅할 곳에 v-트렌치(v-trench)가 형성되도록 대략 수 ㎛ 내지 수백 ㎛ 선폭의 개구(opening)를 형성한 후 대략 수십~수백 ㎛의 V자 홈을 형성한다. 그리고 이와 같이 홈이 형성된 웨이퍼에 홈을 따라 물리적인 힘을 인가하면 결정면을 따라 일직선으로 커팅된다.
도 5는 본 발명에 따라 생산된 다이어프램의 커팅전 상태를 도시한 도면으로서, (a)는 다이어프램이 형성된 실리콘 웨이퍼의 평면도이고, (b)는 다이어프램이 형성된 웨이퍼의 측단면도이다.
도 5를 참조하면, 실리콘 웨이퍼(50) 상에 박막을 증착하고, 식각을 위한 마스크 패턴을 만들어 습식식각에 의해 다이어프램(51)과 v자 홈(53)을 형성한다. 본 발명에서는 다이어프램(51)이 형성된 반도체 소자의 마스크 제작시에 다이어프램 패턴의 외부에 미세한 라인을 수 ㎛의 선폭으로 형성시키고, 습식식각을 하면 미세한 라인을 따라 수십 마이크로미터의 V자 홈(53)이 형성되고, 이 형성된 미세한 홈을 따라 힘을 가하면 실리콘 웨이퍼의 재료특성상 결정면을 따라 일직선으로 커팅된다. 따라서 본 발명은 종래와 같이 수압을 이용하여 커팅하기 위한 다이싱 공정이 필요없어 공정감소로 인해 원가를 절감할 수 있고, 다이싱 공정시 수압으로 인해 다이어프램이 파손되는 것을 방지하여 수율을 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 식각을 위한 마스크 패턴에서 커팅할 부분에 미세한 선을 형성한 후 습식식각을 통해 커팅할 곳에 v-자 트렌치를 생성한다. 즉, v-자 트렌치 부분에 힘을 가하면 반도체 재료의 특성을 트렌치 부분을 기준으로 결정면을 따라 일직선으로 커팅되므로 매우 용이하게 커팅할 수 있고, 따라서 종래에 요구되는 별도의 다이싱 공정을 생략할 수 있어 공정비용을 줄일 수 있고, 수율을 향상시킬 수 있다.

Claims (2)

  1. 실리콘 웨이퍼에 형성된 다수의 다이어프램을 개별소자로 분리하기 위한 커팅방법에 있어서,
    에칭을 위한 마스크 패턴에 커팅을 위한 미세한 라인을 생성한 후 습식식각을 통해 커팅 부위에 V자 홈을 형성하고, 상기 V자 홈 부위에 소정의 힘을 가하여 결정면을 따라 일직선으로 커팅하는 것을 특징으로 하는 다이어프램이 형성된 반도체소자의 커팅방법.
  2. 제1항에 있어서, 상기 미세한 라인은 수 ㎛~수십 ㎛의 선폭으로 형성시키고, 습식식각하면 미세한 라인을 따라 수십~수백 마이크로미터의 V자 홈이 형성되는 것을 특징으로 하는 다이어프램이 형성된 반도체소자의 커팅방법.
KR1020020045016A 2002-07-30 2002-07-30 다이어프램이 형성된 반도체소자의 커팅방법 KR20040011244A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020045016A KR20040011244A (ko) 2002-07-30 2002-07-30 다이어프램이 형성된 반도체소자의 커팅방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020045016A KR20040011244A (ko) 2002-07-30 2002-07-30 다이어프램이 형성된 반도체소자의 커팅방법

Publications (1)

Publication Number Publication Date
KR20040011244A true KR20040011244A (ko) 2004-02-05

Family

ID=37319558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020045016A KR20040011244A (ko) 2002-07-30 2002-07-30 다이어프램이 형성된 반도체소자의 커팅방법

Country Status (1)

Country Link
KR (1) KR20040011244A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835982A (ja) * 1981-08-28 1983-03-02 Hitachi Ltd 半導体圧力センサの製造方法
JPS5898983A (ja) * 1981-12-09 1983-06-13 Hitachi Ltd 半導体圧力変換器の製造方法
JPH07113708A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 半導体絶対圧力センサの製造方法
JP2001203174A (ja) * 2000-01-20 2001-07-27 Denso Corp 接合基板の切断方法及び接合基板
JP2001352078A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体圧力センサの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835982A (ja) * 1981-08-28 1983-03-02 Hitachi Ltd 半導体圧力センサの製造方法
JPS5898983A (ja) * 1981-12-09 1983-06-13 Hitachi Ltd 半導体圧力変換器の製造方法
JPH07113708A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 半導体絶対圧力センサの製造方法
JP2001203174A (ja) * 2000-01-20 2001-07-27 Denso Corp 接合基板の切断方法及び接合基板
JP2001352078A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体圧力センサの製造方法

Similar Documents

Publication Publication Date Title
US20190297441A1 (en) Semiconductor Devices Having a Membrane Layer with Smooth Stress-Relieving Corrugations and Methods of Fabrication Thereof
US6509139B1 (en) Method of fabricating an integrated optical component
KR100444588B1 (ko) 글래스 웨이퍼의 비아홀 형성방법
US6743654B2 (en) Method of fabricating pressure sensor monolithically integrated
JP2008505355A (ja) 一体型整列機構を有する光導波路アセンブリを製造するための方法
CN106597818B (zh) 对位标记、形成对位标记的方法及半导体器件
KR101462389B1 (ko) 웨이퍼를 제조하는 방법
US7745308B2 (en) Method of fabricating micro-vertical structure
TW202040845A (zh) 用於移轉表面層至凹穴上之方法
TW202029289A (zh) 一種用於製作包含上覆薄膜之凹穴之元件之方法
KR20040011244A (ko) 다이어프램이 형성된 반도체소자의 커팅방법
US11402579B2 (en) Techniques for fabricating waveguide facets and die separation
JP2022518001A (ja) 超薄型集積チップ及びその製造方法
CN109429157B (zh) 麦克风及其制造方法
CN113200511B (zh) 一种微机电传感器的背腔的制造方法
KR100758641B1 (ko) Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자
US10770306B2 (en) Method of etching a cavity in a stack of layers
WO2003044841A2 (en) Method of dicing a complex topologically structured wafer
CN111960375A (zh) 扬声器的制作方法
KR20040008542A (ko) 반도체 웨이퍼의 절단 방법
JP2000208484A (ja) シリコン基板加工方法
JPS62234340A (ja) 誘電体分離基板の製造方法
KR20030077791A (ko) 미소 구동기 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application