KR100444588B1 - 글래스 웨이퍼의 비아홀 형성방법 - Google Patents

글래스 웨이퍼의 비아홀 형성방법 Download PDF

Info

Publication number
KR100444588B1
KR100444588B1 KR10-2002-0070121A KR20020070121A KR100444588B1 KR 100444588 B1 KR100444588 B1 KR 100444588B1 KR 20020070121 A KR20020070121 A KR 20020070121A KR 100444588 B1 KR100444588 B1 KR 100444588B1
Authority
KR
South Korea
Prior art keywords
via hole
glass wafer
polysilicon layer
glass
etching
Prior art date
Application number
KR10-2002-0070121A
Other languages
English (en)
Other versions
KR20040042003A (ko
Inventor
이문철
최형
정규동
장미
홍석우
정석환
전찬봉
강석진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0070121A priority Critical patent/KR100444588B1/ko
Priority to US10/681,217 priority patent/US7084073B2/en
Priority to EP03256961A priority patent/EP1419990B1/en
Priority to JP2003379637A priority patent/JP3859637B2/ja
Publication of KR20040042003A publication Critical patent/KR20040042003A/ko
Application granted granted Critical
Publication of KR100444588B1 publication Critical patent/KR100444588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087—Holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Surface Treatment Of Glass (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

언더컷을 발생시키지 않는 글래스 웨이퍼의 비아홀 형성방법이 개시된다. 글래스 웨이퍼의 비아홀 형성방법은, 먼저, 글래스 웨이퍼에 폴리실리콘층을 적층한다. 다음으로, 글래스 웨이퍼에 적층된 폴리실리콘층 일측 상부에 드라이 필름 레지스터를 이용하여 비아홀을 패터닝한다. 그리고 샌드블러스터로 비아홀 패터닝 부분에 대해 반대측 폴리실리콘층에 근접되게 식각한다. 이후, 드라이 필름 레지스터를 제거하고, 불화수소산(HF)액을 이용하여 형성된 비아홀을 습식 식각한다. 다음으로, 글래스 웨이퍼에 적층된 폴리실리콘층을 제거한다. 이와 같은 공정을 통해 글래스 웨이퍼의 비아홀 가공시 언더컷을 발생시키지 않을 수 있어 글래스 웨이퍼 수율이 향상되며, 미세한 크랙이 발생하지 않아 완성소자의 신뢰성을 향상시킬 수 있다.

Description

글래스 웨이퍼의 비아홀 형성방법{Fabrication of via hole for glass wafer}
본 발명은 글래스 웨이퍼의 비아홀(via hole) 형성방법에 관한 것으로서, 특히, 언더컷을 발생시키지 않는 글래스 웨이퍼의 비아홀 형성방법에 관한 것이다.
일반적으로, 글래스(glass)를 사용한 미세전자기계시스템(Micro Electro Mechanical System: MEMS) 패키징의 웨이퍼 레벨 형태는 소자의 전기적인 신호처리를 위하여 비아홀 가공이 반드시 요구된다. 그러나 웨이퍼 레벨에서 일반적인 비아홀 가공시에는, 글래스 웨이퍼 표면에 비아홀을 패터닝 한 후, 샌드블러스팅을 통해 형성하므로, 글래스의 특성에 의해 언더컷(undercut)의 발생 및 비아홀 표면이 거칠어지는 문제점이 있었다. 특히, 직경이 작은 비아홀을 가공해야 하는 경우에는 식각 깊이에 비해 홀이 너무 작아 식각이 어려울 뿐만 아니라 언더컷 문제가 심각한 문제로 대두된다.
도 1은 일반적인 공정에 의해 형성된 글래스 웨이퍼의 비아홀을 도시한 도면으로, 비아홀 하단부(10)의 언더컷과 비아홀의 거친 표면(20) 상태를 나타내고 있다. 도 2a 및 도 2b는 각각 일반적인 공정에 의해 형성된 실제 글래스 웨이퍼의 비아홀 및 그 비아홀의 하단부에 발생된 언더컷 부분을 확대한 모습이다.
위와 같이 비아홀 하단부(10)에 언더컷이 발생하는 것을 줄이기 위하여 종래 비아홀 형성 공정에 있어서는, CMP(Chemical Mechanical Polishing) 공정을 포함하거나 금속막을 두껍게 증착하여 전기적인 연결을 통해 언더컷 문제를 해결하였다.
그러나 상기와 같이 금속막을 증착하는 경우에는, 소자의 제조공정 증가 및제조비용이 상승하는 문제점을 가진다. 또한, CMP 공정을 이용하는 경우에는, 글래스 표면일부가 전체적으로 제거되므로, 미세한 글래스 표면이 중요한 인자로 작용하는 패키징시 소자의 특성을 해칠 수 있는 많은 위험성을 갖게 된다. 또한, 샌드블러스터를 이용한 비아홀 가공은 비아홀 표면이 거칠어질 뿐만 아니라 미세한 크랙이 발생되는 문제점을 갖는다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 MEMS 패키징시 언더컷 및 미세한 크랙을 발생시키지 않으면서, 표면이 부드러운 비아홀을 형성할 수 있는 비아홀 형성방법을 제공하는 데 있다.
도 1은 일반적인 비아홀 형성 공정을 통해 형성된 글래스 웨이퍼의 비아홀을 도시한 도면,
도 2a 및 도 2는 각각 일반적인 공정에 의해 형성된 실제 글래스 웨이퍼의 비아홀 및 그 비아홀의 하단부에 발생된 언더컷 부분을 확대한 모습을 나타낸 도면,
도 3a 내지 도 3e는 본 발명의 실시예에 따른 글래스 웨이퍼의 비아홀 형성방법을 순차적으로 나타낸 단면도들, 그리고
도 4a 및 도 4b는 각각 본 발명에 따른 글래스 웨이퍼의 비아홀 형성 공정에 의해 형성된 실제 글래스 웨이퍼의 비아홀 및 그 비아홀의 하단부를 확대한 모습을 나타낸 도면이다.
*도면의 주요부분에 대한 부호의 설명*
10: 비아홀 하단부 20: 비아홀 표면
100, 200: 글래스 웨이퍼 110: 폴리실리콘
120: 드라이 필름 레지스터 130: 비아홀
상기의 목적을 달성하기 위한 본 발명의 비아홀 형성방법은, 글래스 웨이퍼 전면에 글래스보다 선택비가 높은 물질층을 증착하는 단계; 상기 물질층 일측 상부에 비아홀을 패터닝하는 단계; 상기 비아홀 패터닝 부분을 1차 식각하는 단계; 상기 패터닝 단계에 이용된 패터닝물질을 제거하는 단계; 상기 비아홀을 습식으로 2차 식각하는 단계; 및 상기 물질층을 제거하는 단계;를 포함한다.
여기서, 상기 물질층은 폴리실리콘을 이용하여 증착한다. 그리고 상기 비아홀 패터닝 단계에는, 상기 폴리실리콘 일측 상부에 드라이 필름 레지스터를 라미네이팅 하고, 노광 및 현상을 통해 비아홀을 패터닝한다.
상기 1차 식각은, 샌드블러스트를 이용하며, 이때, 하단의 폴리실리콘층에 근접되게 식각하도록 한다.
상기 2차 식각은, 불화수소산(HF)액을 이용한다.
이상과 같은 글래스 웨이퍼의 비아홀 형성방법은, 1차적으로 비아홀을 러프하게 식각하고, 2차적으로 비아홀 표면을 습식 식각하는 것을 통해 언더컷을 없앨 수 있으며, 비아홀의 미세한 크랙을 없앨 수 있다.
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 글래스 웨이퍼의 비아홀 형성방법을 순차적으로 나타낸 단면도들이다.
도면을 참조하면, 글래스 웨이퍼에 비아홀을 형성하기 위하여 먼저, 글래스 웨이퍼(200)에 폴리실리콘(110)을 증착한다(도 3a). 다음으로, 글래스 웨이퍼(200)에 증착된 폴리실리콘층(110) 상부로 드라이 필름 레지스터(120)를 라미네이팅하고, 노광 및 현상을 통해 비아홀을 패터닝한다(도 3b). 참고적으로, 드라이 필름 레지스터는 샌드블러스트에 의한 식각 저항성이 매우 큰 재료로서 글래스의 샌드블러스팅에 대한 보호막 역할을 하게 된다. 다음으로, 비아홀 패터닝부분(130)에 대하여 하단의 폴리실리콘층에 근접되게 1차 식각한다(도 3c). 이때, 1차 식각은 샌드블러스트를 이용하여 식각을 수행한다. 이후, 드라이 필름 레지스터(120)를 제거하고, 샌드블러스트를 통해 하단의 폴리실리콘층(110)에 근접되게 형성된 비아홀을 습식으로 2차 식각한다(도 3d). 이때, 습식 식각은 불화수소산(HF)액을 이용한다. 다음으로, 폴리실리콘층(110)을 제거하여 글래스 웨이퍼의 비아홀을 완성한다(도 3e).
여기서, 폴리실리콘층(110) 상부로 비아홀을 패터닝하는 공정 수행시 반드시드라이 필름 레지스터(120)가 이용되어야 하는 것은 아니며, 다양한 감광수단을 통해 패터닝 공정을 수행할 수 있다. 또한, 1차적으로 비아홀을 식각할 때, 샌드블러스트가 아닌 다양한 식각 방법이 이용될 수 있다. 예를 들어, 초음파 또는 드릴 또는 레이저를 이용하여 비아홀을 식각할 수 있다. 또한, 비아홀을 습식 식각하는 공정 역시, 반드시 불화수소산 (HF)액이 이용되어야 하는 것은 아니며, 글래스와 화학적 반을을 일으킬 수 있는 다양한 식각액이 이용될 수 있다.
위와 같은 공정에서, 도 3c와 같이 샌드블러스팅을 통해 1차적으로 하단의 폴리실리콘층에 근접되게 비아홀을 형성한 경우, 비아홀은 아직 거친 표면상태를 갖는다. 하지만, 아직 글래스 웨이퍼의 상단부와 하단부가 관통되고 있지는 않으므로 글래스의 특성상 하단부에 주로 형성되는 언더컷은 발생되지 않는다. 이후, 2차적으로 HF액을 사용하여 습식 식각을 하게 되면, 샌드블러스팅에 의해 형성된 비아홀의 거친 표면 상태는 글래스 표면과 HF액이 화학적 반응을 일으켜 부드럽게 형성되며, 비아홀 하단부 역시 언더컷이 발생하지 않으면서 관통구를 형성하게 된다.
도 4a 및 도 4b는, 본 발명에 따른 글래스 웨이퍼의 비아홀 형성 공정에 의해 형성된 실제 글래스 웨이퍼의 비아홀 및 그 비아홀의 하단부를 확대한 모습이다. 도 4a에서 보이는 바와 같이 본 발명에 따른 글래스 웨이퍼의 비아홀 표면은 도 2a에 보인 종래 공정에 의해 형성된 비아홀 표면에 비해 훨씬 부드러운 표면상태를 갖는다. 또한, 도 4b에 보인 비아홀의 하단부는 더 이상 언더컷이 발생하지 않음을 볼 수 있다.
상기와 같은 본 발명에 따른 글래스 웨이퍼의 비아홀 형성방법은, 비아홀 가공시 발생하는 언더컷에 의해 발생되는 단선 등의 문제를 해결할 수 있어 수율을 높일 수 있게 된다.
또한, 습식 식각을 통해 미세한 크랙이 발생되지 않으므로 제조되는 MEMS 소자에 대한 신뢰성을 향상시킬 수 있게 된다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (4)

  1. 글래스 웨이퍼 전면에 글래스보다 선택비가 높은 물질층을 증착하는 단계;
    상기 물질층 일측 상부에 비아홀을 패터닝하는 단계;
    상기 비아홀 패터닝 부분을 1차 식각하는 단계;
    상기 패터닝 단계에 이용된 패터닝물질을 제거하는 단계;
    상기 비아홀을 습식으로 2차 식각하는 단계; 및
    상기 물질층을 제거하는 단계;를 포함하는 것을 특징으로 하는 글래스 웨이퍼의 비아홀 형성방법.
  2. 제 1항에 있어서,
    상기 물질층은 폴리실리콘을 이용하는 것을 특징으로 하는 글래스 웨이퍼의 비아홀 형성방법.
  3. 제 1항에 있어서,
    상기 1차 식각 단계는, 샌드블러스트를 이용하는 것을 특징으로 하는 글래스 웨이퍼의 비아홀 형성방법.
  4. 제 1항에 있어서,
    상기 1차 식각 단계에는, 상기 패터닝부분으로부터 타측의 폴리실리콘층에 근접될 정도의 깊이까지 식각하는 것을 특징으로 하는 글래스 웨이퍼의 비아홀 형성방법.
KR10-2002-0070121A 2002-11-12 2002-11-12 글래스 웨이퍼의 비아홀 형성방법 KR100444588B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0070121A KR100444588B1 (ko) 2002-11-12 2002-11-12 글래스 웨이퍼의 비아홀 형성방법
US10/681,217 US7084073B2 (en) 2002-11-12 2003-10-09 Method of forming a via hole through a glass wafer
EP03256961A EP1419990B1 (en) 2002-11-12 2003-11-04 Method of forming a via hole through a glass wafer
JP2003379637A JP3859637B2 (ja) 2002-11-12 2003-11-10 ガラス基板のビアホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0070121A KR100444588B1 (ko) 2002-11-12 2002-11-12 글래스 웨이퍼의 비아홀 형성방법

Publications (2)

Publication Number Publication Date
KR20040042003A KR20040042003A (ko) 2004-05-20
KR100444588B1 true KR100444588B1 (ko) 2004-08-16

Family

ID=32171626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0070121A KR100444588B1 (ko) 2002-11-12 2002-11-12 글래스 웨이퍼의 비아홀 형성방법

Country Status (4)

Country Link
US (1) US7084073B2 (ko)
EP (1) EP1419990B1 (ko)
JP (1) JP3859637B2 (ko)
KR (1) KR100444588B1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002277736A (ja) * 2001-03-21 2002-09-25 Olympus Optical Co Ltd 撮像装置
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR101259535B1 (ko) * 2006-09-27 2013-05-06 타이코에이엠피(유) 커넥터
US8653356B2 (en) 2007-03-26 2014-02-18 The Boeing Company Thermoelectric devices and methods of manufacture
US20090017576A1 (en) 2007-07-09 2009-01-15 Swarnal Borthakur Semiconductor Processing Methods
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
KR100870840B1 (ko) * 2007-10-04 2008-11-27 주식회사 고려반도체시스템 범프 패턴에 따른 홈이 형성된 범프 전사용 소자의 제조 방법.
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US20090321861A1 (en) * 2008-06-26 2009-12-31 Micron Technology, Inc. Microelectronic imagers with stacked lens assemblies and processes for wafer-level packaging of microelectronic imagers
US8707734B2 (en) * 2009-10-19 2014-04-29 The Regents Of The University Of Michigan Method of embedding material in a glass substrate
JPWO2011096353A1 (ja) * 2010-02-05 2013-06-10 株式会社フジクラ 微細構造の形成方法および微細構造を有する基体
TWI547454B (zh) * 2011-05-31 2016-09-01 康寧公司 於玻璃中高速製造微孔洞的方法
US20120305526A1 (en) * 2011-06-03 2012-12-06 Himax Technologies Limited Method of wet etching substrates for forming through holes to embed wafer level optical lens modules
CN102866438B (zh) * 2011-07-06 2015-06-03 奇景光电股份有限公司 湿蚀刻基板的方法
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8894868B2 (en) 2011-10-06 2014-11-25 Electro Scientific Industries, Inc. Substrate containing aperture and methods of forming the same
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
US9296646B2 (en) 2013-08-29 2016-03-29 Corning Incorporated Methods for forming vias in glass substrates
WO2016161434A1 (en) 2015-04-02 2016-10-06 Nanopac Technologies, Inc. Method for creating through-connected vias and conductors on a substrate
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
TW201704177A (zh) 2015-06-10 2017-02-01 康寧公司 蝕刻玻璃基板的方法及玻璃基板
US10427188B2 (en) 2015-07-30 2019-10-01 North Carolina State University Anodically bonded vacuum-sealed capacitive micromachined ultrasonic transducer (CMUT)
US10292275B2 (en) * 2016-04-06 2019-05-14 AGC Inc. Method of manufacturing glass substrate that has through hole, method of forming through hole in glass substrate and system for manufacturing glass substrate that has through hole
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US11646246B2 (en) 2016-11-18 2023-05-09 Samtec, Inc. Method of fabricating a glass substrate with a plurality of vias
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
TWI785052B (zh) * 2017-06-01 2022-12-01 美商康寧公司 包括穿透孔洞貫孔的組件基板及其製作方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
TWI769376B (zh) 2018-03-30 2022-07-01 美商山姆科技公司 導電性通孔及其製造方法
CN115053339A (zh) 2019-09-30 2022-09-13 申泰公司 导电导孔及其制造方法
CN111799169B (zh) * 2020-07-17 2024-05-28 绍兴同芯成集成电路有限公司 一种飞秒激光结合hf湿蚀刻加工tgv的工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219549A (ja) * 1996-02-08 1997-08-19 Nissan Motor Co Ltd マイクロマシンの梁構造及びその製造方法
KR20000037777A (ko) * 1998-12-02 2000-07-05 정선종 고밀도 양자세선 및 양자세선 레이저 제조 방법
KR20020041363A (ko) * 2002-02-28 2002-06-01 이기준 기판 관통 식각방법
KR20030030599A (ko) * 2001-10-12 2003-04-18 학교법인 포항공과대학교 기판 미세가공을 이용한 삼각 산맥 구조물 및 그 성형틀제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295966A (ja) * 1993-04-09 1994-10-21 Hitachi Constr Mach Co Ltd 金属板の加工方法及びリードフレームの加工方法並びにリードフレーム
EP0970024B1 (de) * 1997-03-26 2004-08-04 Infineon Technologies AG Verfahren zum herstellen eines glaskörpers mit mindestens einer ausnehmung
WO1999067817A1 (en) * 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
GB9828478D0 (en) * 1998-12-24 1999-02-17 British Aerospace Method of manufacturing a vibrating structure gyroscope
US6338284B1 (en) * 1999-02-12 2002-01-15 Integrated Sensing Systems (Issys) Inc. Electrical feedthrough structures for micromachined devices and methods of fabricating the same
JP2001105398A (ja) * 1999-03-04 2001-04-17 Seiko Epson Corp 加工方法
TW479213B (en) * 1999-07-22 2002-03-11 Seiko Epson Corp Liquid crystal apparatus, its manufacturing method, and electronic machine
JP2001039737A (ja) * 1999-07-26 2001-02-13 Seiko Epson Corp 凹部付きガラス基板の製造方法、マイクロレンズ基板、液晶パネル用対向基板、液晶パネルおよび投射型表示装置
JP3826720B2 (ja) * 2000-04-25 2006-09-27 セイコーエプソン株式会社 マイクロレンズ基板の製造方法およびマイクロレンズ基板
JP4001311B2 (ja) * 2000-06-01 2007-10-31 株式会社リコー 液滴吐出ヘッド、インクジェット記録装置、マイクロアクチュエータ
JP2001341214A (ja) 2000-06-05 2001-12-11 Sumitomo Bakelite Co Ltd 積層フィルム及び表示基板
JP3412613B2 (ja) * 2000-11-07 2003-06-03 松下電器産業株式会社 プラズマディスプレイ表示装置の製造装置および製造方法およびプラズマディスプレイ表示装置
US6750076B2 (en) * 2001-09-17 2004-06-15 Advion Biosciences, Inc. Fabrication of a microchip-based electrospray device
US7098117B2 (en) * 2002-10-18 2006-08-29 The Regents Of The University Of Michigan Method of fabricating a package with substantially vertical feedthroughs for micromachined or MEMS devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219549A (ja) * 1996-02-08 1997-08-19 Nissan Motor Co Ltd マイクロマシンの梁構造及びその製造方法
KR20000037777A (ko) * 1998-12-02 2000-07-05 정선종 고밀도 양자세선 및 양자세선 레이저 제조 방법
KR20030030599A (ko) * 2001-10-12 2003-04-18 학교법인 포항공과대학교 기판 미세가공을 이용한 삼각 산맥 구조물 및 그 성형틀제조방법
KR20020041363A (ko) * 2002-02-28 2002-06-01 이기준 기판 관통 식각방법

Also Published As

Publication number Publication date
EP1419990B1 (en) 2011-05-11
EP1419990A3 (en) 2005-11-30
JP3859637B2 (ja) 2006-12-20
US7084073B2 (en) 2006-08-01
JP2004160649A (ja) 2004-06-10
US20040092105A1 (en) 2004-05-13
KR20040042003A (ko) 2004-05-20
EP1419990A2 (en) 2004-05-19

Similar Documents

Publication Publication Date Title
KR100444588B1 (ko) 글래스 웨이퍼의 비아홀 형성방법
JP4188089B2 (ja) 基板中への深溝トレンチエッチング方法及び同エッチング方法を用いたオンチップ装置及び微小機械加工構造の製造方法
JP4518453B2 (ja) エッチングプロセスを用いたシリコンの処理方法
US20060183332A1 (en) Method of manufacturing floating structure
JP4688600B2 (ja) 半導体センサの製造方法
US20060286767A1 (en) Novel thinning process for 3 - dimensional integration via wafer bonding
JP2005051007A (ja) 半導体チップの製造方法
KR101147383B1 (ko) 반도체 소자의 딥 트렌치 형성 방법
TW201604993A (zh) 高深寬比結構的蝕刻方法及mems裝置的製作方法
JP4667786B2 (ja) トレンチを形成する方法
KR100836505B1 (ko) 반도체 소자의 절연막을 식각하는 방법
KR101873834B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
KR101868596B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
US20130056858A1 (en) Integrated circuit and method for fabricating the same
JP3134822B2 (ja) 酸化ケイ素を主成分とする基板のエッチング方法
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
JP2001274061A (ja) 半導体装置の製造方法
KR101868457B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JPH03248429A (ja) 半導体装置の製造方法
JP2005167122A (ja) 半導体装置の製造方法
KR20040073930A (ko) 배선 접속 구조를 갖는 전자 장치의 제조 방법
KR100452843B1 (ko) 언더컷이 없는 비아홀 형성방법
KR100917812B1 (ko) 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR100849080B1 (ko) 반도체 소자의 소자분리막 형성방법
JPH11163119A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150727

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 15