JP2005167122A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005167122A JP2005167122A JP2003407107A JP2003407107A JP2005167122A JP 2005167122 A JP2005167122 A JP 2005167122A JP 2003407107 A JP2003407107 A JP 2003407107A JP 2003407107 A JP2003407107 A JP 2003407107A JP 2005167122 A JP2005167122 A JP 2005167122A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection hole
- irradiation
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】接続孔のアスペクト比が大きくなった場合であっても、接続孔内における配線材料のカバレッジを改善することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に絶縁膜を形成し、絶縁膜に異方性エッチングによって接続孔を開口する。その後、絶縁膜の表面に、絶縁膜を化学的にエッチングする作用を有する反応性プラズマを照射し、プラズマが照射された絶縁膜の表面に不活性ガスのイオンを照射してスパッタエッチングすることにより、接続孔の断面を順テーパーに加工する。
【選択図】図1
【解決手段】半導体基板上に絶縁膜を形成し、絶縁膜に異方性エッチングによって接続孔を開口する。その後、絶縁膜の表面に、絶縁膜を化学的にエッチングする作用を有する反応性プラズマを照射し、プラズマが照射された絶縁膜の表面に不活性ガスのイオンを照射してスパッタエッチングすることにより、接続孔の断面を順テーパーに加工する。
【選択図】図1
Description
本発明は、接続孔を有する半導体装置の製造方法、さらに詳しくは、半導体基板と第1のメタル配線間、あるいは下層と上層のメタル配線間の絶縁膜における接続孔の形成方法に関するものである。
図5(a)〜(d)は、従来の半導体装置の製造方法の各工程を表す一例の概略断面図である。同図は、ウェットプロセスによるラウンドエッチング(ウェットラウンド)により、層間絶縁膜に接続孔を形成する場合の各工程を表すものである。
従来の接続孔の形成工程では、まず、プラズマSiOなどの絶縁膜10の上全面にフォトレジスト12を形成し、フォトリソグラフィ技術により、接続孔であるコンタクトホールまたはビアホールに対応する部分に開口部を形成するようにレジスト12をパターニングする。同図(a)に示すように、フォト工程では、現像後のレジスト12の開口部の下部周辺にスカム(scum)と呼ばれるレジストの残渣14が存在する。
この残渣14は不均一に存在し、絶縁膜10を等方的にラウンドエッチングする際の妨げとなるため、同図(b)に示すように、デスカム(descum)と呼ばれる短時間のO2プラズマ処理を行ってレジストの残渣14を除去する。
続いて、レジスト12をマスクとして、BHF(バッファードフッ酸:NH4F−HF−H2O)溶液によりウェットエッチングを行い、レジストマスク12の開口部に露出する層間絶縁膜10の表面を一定量除去する。同図(c)に示すように、このウェットプロセスによるラウンドエッチングにより、接続孔となる部分の上部はラウンド(順テーパー)形状に形成される。
続いて、同じレジスト12をマスクとして、層間絶縁膜10を異方性プラズマエッチングし、下層16の表面が露出するまで接続孔を開口させる。同図(d)に示すように、異方性プラズマエッチングにより開口された接続孔18下部の側壁はほぼ垂直となる。
この後、レジスト12を剥離し、スパッタリングにより上層のメタル配線材料を形成する。この例に示す接続孔の形成工程では、接続孔18の上部がラウンドエッチング(テーパー加工)されており、そのアスペクト比が低下されているため、接続孔18内におけるスパッタリング物質(メタル配線材料)のカバレッジを良好に保つことができる。
しかし、上記従来例のように、ウェットプロセスによるラウンドエッチング(テーパー加工)には、以下に述べる問題が存在する。すなわち、薬液によるウェットエッチングは、レジストと層間絶縁膜の界面の方向に沿って進み易く(深さ方向の約2倍の速度)、一定のカバレッジを確保しようとして接続孔上部のラウンド部分を大きくすると、隣接する接続孔のラウンド部分と干渉し、その結果、レジストの部分的な剥離が生じる。
これに対し、ウェットプロセスではなくドライプロセスによってテーパー加工を行う提案もある。特許文献1には、絶縁層を異方的にエッチングして接続孔を中途部まで形成し、放電解離条件下でプラズマ中に生成する堆積性物質を接続孔の側壁面上にサイドウォール状に堆積させて、接続孔の断面形状を擬似的にテーパー化させることが記載されている。また、特許文献2には、ドライエッチングにより、ほぼ垂直にコンタクトホールを開口した後に、半導体基板の上方からArイオンをスパッタすることによってエッジ部分の絶縁膜を底部へ移動させ、コンタクトホール内にテーパーを形成することが記載されている。
しかし、特許文献1の手法では、テーパー効果がサイドウォール幅の範囲内に限られ、かつ接続孔径が下層配線幅を無制限に超えることができないため、その効果は限定的であるという問題がある。
また、特許文献2の手法では、Arイオンで酸化膜をスパッタする場合のエッチングレートが元々小さいため、ハイパワーでスパッタを行うか、長時間スパッタを行う必要がある。また、アスペクト比が大きくなると、接続孔上部のエッジ部でスパッタされた絶縁物が底部付近に到達して再付着する確率が小さくなる。従って、接続孔底部に十分なテーパー形成を行うためには、さらにハイパワーでスパッタを行うか、長時間スパッタを行う必要がある。
しかし、さらにハイパワーでスパッタを行ったり、長時間スパッタを行うと、エッジ部のテーパーが大きくなりすぎて、接続孔と上層配線とのオーバーラップを大きくする必要が生じ、微細化が困難になるという問題がある。また、スパッタを行う時同時に接続孔の底面もスパッタリングされるため、下層配線や素子(トランジスタ)に対するダメージが発生するという問題もある。また、長時間スパッタを行うと、その分処理能力が低下するという問題もある。
本発明の目的は、前記従来技術に基づく問題点を解消し、接続孔のアスペクト比が大きくなった場合であっても、接続孔内における配線材料のカバレッジを改善することができる半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明は、接続孔を有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を形成し、
前記絶縁膜に異方性エッチングによって接続孔を開口し、
前記絶縁膜の表面に、該絶縁膜を化学的にエッチングする作用を有する反応性プラズマを照射し、
前記プラズマが照射された絶縁膜の表面に不活性ガスのイオンを照射してスパッタエッチングすることにより、前記接続孔の断面を順テーパーに加工することを特徴とする半導体装置の製造方法を提供するものである。
半導体基板上に絶縁膜を形成し、
前記絶縁膜に異方性エッチングによって接続孔を開口し、
前記絶縁膜の表面に、該絶縁膜を化学的にエッチングする作用を有する反応性プラズマを照射し、
前記プラズマが照射された絶縁膜の表面に不活性ガスのイオンを照射してスパッタエッチングすることにより、前記接続孔の断面を順テーパーに加工することを特徴とする半導体装置の製造方法を提供するものである。
ここで、前記プラズマ照射において、前記絶縁膜は、平坦部において第1の速度でエッチングされ、
前記不活性ガスイオンの照射において、前記絶縁膜の平坦部のスパッタエッチングの速度が、該イオンの照射開始後に時間とともに低下し、該イオン照射を長時間継続した後には前記第1の速度よりも小さい第2の速度に飽和するものであり、
前記不活性ガスイオンの照射を、少なくとも、前記絶縁膜の平坦部のスパッタエッチングの速度が前記第1の速度と前記第2の速度との平均値に低下する時間だけ継続するのが好ましい。
前記不活性ガスイオンの照射において、前記絶縁膜の平坦部のスパッタエッチングの速度が、該イオンの照射開始後に時間とともに低下し、該イオン照射を長時間継続した後には前記第1の速度よりも小さい第2の速度に飽和するものであり、
前記不活性ガスイオンの照射を、少なくとも、前記絶縁膜の平坦部のスパッタエッチングの速度が前記第1の速度と前記第2の速度との平均値に低下する時間だけ継続するのが好ましい。
また、前記不活性ガスイオンの照射を、前記絶縁膜のスパッタエッチング速度が、前記第2の速度に実質的に等しい値にまで低下する以前に停止するのが好ましい。
また、前記反応性プラズマの照射と前記不活性ガスイオンの照射とを、同一の処理槽内に、前記不活性ガスを連続的に供給するとともに、前記反応性プラズマを生成する反応性ガスを前記プラズマ照射の期間のみに供給することによって実施するのが好ましい。
また、前記反応性プラズマの照射と、前記不活性ガスイオンの照射とを、交互にそれぞれ2回以上繰り返して行うのが好ましい。
本発明によれば、接続孔のアスペクト比が大きくなった場合であっても、接続孔の上部から下部にわたって、その側壁に順テーパー形状を形成することができる。このため、上層メタル配線のカバレッジを向上させることができ、半導体装置の信頼性を向上させることができる。また、メタルカバレッジの向上はメタルの薄膜化を可能にし、それがメタル加工用のフォトレジスト薄膜化やエッチング時間短縮、層間膜の薄膜化等の形で他工程のコストや負荷をも軽減させることができる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置の製造方法を詳細に説明する。
図1(a)〜(d)は、本発明の半導体装置の製造方法の各工程を表す一実施形態の概略断面図である。同図は、ドライプロセスによるラウンドエッチング(ドライラウンド)により、絶縁膜に断面が順テーパーの接続孔を形成する場合の本実施形態の各工程を表すものである。
本実施形態の接続孔の形成工程では、まず、例えばプラズマSiOなどの絶縁膜10の上全面にフォトレジスト12を形成し、フォトリソグラフィ技術により、接続孔であるコンタクトホールまたはビアホールに対応する部分に開口部を形成するようにレジスト12をパターニングする。同図(a)に示すように、フォト工程では、現像後のレジスト12の開口部の下部周辺にスカム(scum)と呼ばれるレジスト12の残渣14が存在することは、従来技術の説明でも述べた通りである。
続いて、レジスト残渣14のデスカム(descum)と開口部の寸法補正を兼ねて、例えばO2プラズマでレジストのライトアッシングを行い、同図(b)に示すように、残渣14を除去するとともに、レジスト12の開口部径を拡大する。
後述するように、本実施形態の接続孔の形成工程では、接続孔の下部側壁が順テーパー形状に形成されるため、従来のウェットプロセスによる接続孔の形成工程よりも接続孔のボトム径が小さくなる傾向にある。従って、必要に応じて、レジスト12の開口部径をあらかじめ拡大させておくのが好ましい。なお、上記ライトアッシング工程ではなく、フォト工程においてレジスト12の開口部径を拡大してもよい。この場合、続く工程では、レジスト残渣14のデスカムだけを行う。
続いて、例えばRIE(反応性イオンエッチング)等の異方性プラズマエッチングにより、レジスト12をマスクとして絶縁膜10をエッチングし、下層16表面が露出するまで接続孔18を開口した後、レジスト12をアッシングと洗浄工程により剥離する。同図(c)に示すように、異方性エッチングにより開口された接続孔18の側壁はほぼ垂直となる。
続いて、絶縁膜10の表面に、絶縁膜10を化学的にエッチングする作用を有する反応性プラズマを照射する。これにより、絶縁膜10の表面が脆弱化され、次に述べる不活性ガスイオンの照射によってエッチングされやすい状態となる。
その後、プラズマが照射された絶縁膜10の表面に、不活性ガスのイオンを照射して、絶縁膜10をスパッタエッチングする。これにより、接続孔18上部の開口部周辺の絶縁膜10がエッチング除去され、これが接続孔18下部の側壁に再付着する。その結果、接続孔18上部はラウンドエッチングされて所定角度の順テーパー形状に形成されるとともに、接続孔18下部の側壁も所定角度の順テーパー形状に形成される。この点で、図5(d)に示されたように接続孔18の上部のみしかテーパー形状に加工することができない、ウェットプロセスとは異なる。
すなわち、絶縁膜10の表面に反応性プラズマを照射して、その表面を脆弱化した後、不活性ガスのイオンを照射して、接続孔18上部の開口部周辺の絶縁膜10をスパッタエッチングすることにより、接続孔18の上部から下部にわたって、その側壁に順テーパー形状を形成する。これにより、ローパワーもしくは短時間で接続孔を形成することができるため、特に微細化が進んで接続孔18のアスペクト比が大きくなった場合であっても、電気的なダメージを与えることなくテーパー形状を有する接続孔18を形成することができる。現実には、1回のプラズマ照射によって脆弱化される膜厚には限界がある。このため、十分なテーパー化を実現するためには、反応性プラズマの照射と不活性ガスイオンの照射とを、交互にそれぞれ2回以上繰り返して行う、サイクルエッチングを実施することが好ましい。
上記のようにして絶縁膜10に接続孔18を形成した後、スパッタリングにより、絶縁膜10の上に上層のメタル配線材料を形成するとともに、接続孔18の内部にもメタル配線材料を被覆する。このとき、本実施形態の接続孔の形成工程では、接続孔18上部の開口部がラウンドエッチングされ、所定角度のテーパー形状に形成されているとともに、接続孔18下部の側壁も所定角度のテーパー形状に形成されているため、接続孔18内におけるメタル配線材料のカバレッジを向上させることができる。
例えば、絶縁膜がSiO2等のシリコン酸化膜である場合、特許文献2のように、脆弱化されていないSiO2の表面にArイオンをスパッタすると、図2(a)に示すように、SiO結合が非常に強固であるためにスパッタレート(エッチレート)が極めて低い。このため、接続孔のアスペクト比が大きくなるに従って、所要のテーパー形状を得るためによりハイパワーでスパッタを行うか、長時間スパッタを行う必要がある。このため、処理能力が低下したり、下層表面や素子に対して電気的ダメージが発生するという問題があることは述べたとおりである。
これに対し、本実施形態の場合、Arイオンの照射を行う前に、絶縁膜を化学的にエッチングする作用を有する反応性プラズマの照射を行う。この反応性プラズマとしては、絶縁膜がシリコン酸化膜である場合、フッ素系のプラズマが利用できる。SiO2の表面にフッ素系反応性プラズマから供給されたCFx +を照射すると、図2(b)に示すように、CはOと結合して、COまたはCO2ガスとして放出される。一方、FはSiまたはSiOと結合して、酸化膜の表面はSiFまたはSiOF結合となる。このSiFまたはSiOF結合は、Arイオンなどの不活性ガスイオンによって比較的高速にエッチングすることが可能である。ここで、反応性プラズマを照射した時の絶縁膜表面(平坦部)でのエッチング速度を第1の速度とする。
反応性プラズマとしてCFx +を照射した後、SiO2の表面に、例えばArイオンなどの不活性ガスのイオンを照射すると、SiO2の表面は、最初は比較的高速にエッチングされる。その後、時間の経過とともに表面のSiFまたはSiOF結合が除去されるに従ってエッチング速度が低下し、SiFまたはSiOF結合がほぼ除去された後は、SiO2を不活性ガスイオンによってエッチングする場合とほぼ等しい第2の速度でエッチングされる。
図3は、サイクルエッチング時のエッチレートの変動を模式的に表すグラフであり、縦軸はエッチレート、横軸は時間の経過を表す。このグラフに示すように、例えば酸化膜にフッ素含有プラズマを照射すると、絶縁膜表面は、第1の速度(一定速度)でエッチングされる。その後、フッ素含有ガスの供給を停止して不活性ガスイオンを照射すると、上記の通り、最初は比較的高速にエッチングされ、その後、時間の経過とともにエッチング速度が低下し、最終的には第2の速度に近づく。
上記のように、不活性ガスイオンの照射すなわちスパッタエッチング中には、時間の経過とともにエッチング速度が低下する。そして、図3に示すように、絶縁膜の平坦部におけるスパッタエッチングの速度が、第2の速度に実質的に等しいと見なせる値、例えば第2の速度±10%程度の範囲まで低下するまでの期間、スパッタエッチングを継続すると、それ以上さらに継続しても効率的にテーパー形成を進めることができない。従って、スパッタエッチングの速度が第2の速度に実質的に等しい値にまで低下する以前に、スパッタエッチングを停止することが好ましい。その後、再びプラズマ照射による絶縁膜表面の脆弱化を行ってからスパッタエッチングを行うことにより、効率的にテーパー加工を行うことができる。
また、反応性プラズマの照射と不活性ガスイオンの照射は、同一の処理槽内で連続して行うのがスループット向上のためには好ましい。すなわち、反応性プラズマの照射と不活性ガスイオンの照射にわたって不活性ガスを連続的に供給するとともに、反応性プラズマを生成する反応性ガスをプラズマ照射の期間のみに供給することによって、両工程を連続的に実施するのが好ましい。これにより、処理槽内のガス雰囲気切り替え時間を短縮することができる。
また、不活性ガスイオン照射の期間に供給する不活性ガスの流量は、反応性プラズマ照射の期間に供給する不活性ガスの流量に対して80%〜120%の範囲とするのが好ましく、不活性ガスイオン照射の期間の処理槽内の全圧も、反応性プラズマ照射の期間の全圧に対して80%〜120%の範囲とするのが好ましい。反応性プラズマの照射と不活性ガスイオンの照射とで不活性ガスの流量や全圧を大きく変化させないことが、ガス雰囲気切り替え時間を短縮するのに有効である。
なお、複数の工程にわたって、プロセスガスを励起するための放電を連続的に行う手法は、例えば本出願人に係る特開2001−156045号公報において開示されている。本発明の半導体装置の製造方法においても同公報に開示の手法を適用可能である。
ところで、接続孔開口時のスパッタエッチング速度を増大させるだけであれば、反応性プラズマ照射と不活性ガスイオン照射とを分けることは必須ではなく、スパッタエッチングのための不活性ガスに微量の反応性ガスを添加したプロセスガスで連続的にエッチングを行うことも考えられる。
しかし、反応性ガスを添加したプロセスガスでは、常に反応性プラズマの照射が行われ、絶縁膜の表面が脆弱化された状態に保たれる。この脆弱化された表面がスパッタされ、接続孔下部まで移動して側壁に再付着した場合、この再付着物は、SiFまたはSiOF結合を含む脆弱な状態となっている。これでは、エッチング速度が大きく、例えば下層メタル配線上部の反射防止膜等をエッチング除去する際同時にエッチングされてしまい、良好にテーパーを形成することができない。
本実施形態のように、例えばSiO2に反応性プラズマを照射してその表面を脆弱化した後、不活性ガスイオンによるスパッタエッチングを行った場合も、初期段階では、SiFまたはSiOF結合を含む脆弱な再付着物が形成される。しかし、脆弱化はSiO2の最表面層のみにどどまるので、やがてSiFまたはSiOF結合の少ない、SiO2に近い物質がスパッタされるようになり、SiO2の強固な再付着物が形成されるようになる。このような強固な再付着物のエッチング速度は遅いため、接続孔下部に良好なテーパーが形成される。このように良好なテーパーを形成するためには、図3に模式的に示されたスパッタエッチングの速度が十分に低下するまで、例えば、少なくとも、第1の速度と第2の速度との平均値に低下するまでの期間だけ、スパッタエッチングを継続することが好ましい。
なお、本発明は、接続孔だけに限定されるわけではなく、例えばダマシン配線技術を使用して、絶縁膜に配線に応じた溝を形成する場合などにも同様に適用可能である。この場合も溝内への配線材料の埋め込み性を向上させることができる。
また、上記実施形態では、下層表面が露出するまで接続孔を完全に開口した後にラウンドエッチングを行っているが、本発明はこれに限定されない。下地の基板や配線材料をスパッタリングすることによって、例えばスパッタリングされた物質の接続孔周辺への再付着、下地の掘れ込み、あるいは電気的ダメージなどの不具が生じる場合には、接続孔の開口を途中で一旦停止した段階でドライプロセスによる開口部のラウンドエッチングを行い、その後、下地表面が露出するまで貫通させることで接続孔を形成しても良い。
下層のメタル配線は、上から、TiN/AlCu/TiN/Ti=25/600/100/50nmの積層構造を有する。この下層メタル配線の上に、層間絶縁膜となるプラズマTEOS膜を1100nm堆積し、フォト工程でフォトレジストに直径0.8μmの開口部をパターニングしたマスクを用いて、従来のウェットプロセスによるラウンドエッチング、および本発明のドライプロセスによるラウンドエッチングにより、それぞれ層間絶縁膜にビアホールを形成し、その後、上層メタル配線を形成した。
従来のウェットプロセスでは、まず、O2プラズマでデスカムを行った。続いて、レジストマスクを用いて、BHFで層間絶縁膜を400nm程度エッチングした後、CF4−CHF3−Ar系のRIEで下地の下層メタル配線の表面が完全に露出するまでビアホールを開口した。続いて、レジストマスクをアッシングと洗浄工程で剥離した後、上層メタルとして、TiN/AlCu/TiN/Ti=50/800/100/50nmをスパッタリングで堆積した。
これに対し、本発明のドライプロセスでは、まず、デスカムと寸法補正を兼ねて、O2プラズマでライトアッシング処理を平坦部のレジストが150nm程度除去される条件で行った。続いて、レジストマスクを用いて、CF4−CHF3−Ar系のRIEで下地の下層メタル配線の表面が完全に露出するまでビアホールを開口した。続いて、レジストマスクをアッシングと洗浄工程で剥離し、下記表1の条件で層間絶縁膜を全面サイクルエッチングした後、上層メタルとして、TiN/AlCu/TiN/Ti=50/800/100/50nmをスパッタリングで堆積した。
図4(a)および図4(b)は、それぞれ、従来のウェットプロセスおよび本発明のドライプロセスで層間絶縁膜に形成したビアホール、およびその内部に形成した上層メタルの形状を模式的に示す断面図である。ただし、上層メタル配線については、その下層のTiN/Tiの部分、および、その上に積層されたAlCu膜の部分の形状のみを示している。
図4(a)に模式的に示すように、従来のウェットプロセスでは、ビアホール上部の、横方向のエッジが、縦方向に対して2倍程度広がっており、一見すると上層メタル配線のカバレッジに有利なように思える。ところが、ビアホール下部の側壁がほぼ垂直であるため、ビアホール下部における上層メタル配線のAlCu膜カバレッジが悪く、上層メタル配線の表面はビアホール内部でオーバーハングしている。
これに対し、本発明のドライプロセスによるラウンドエッチング(サイクルエッチング)では、図4(b)に模式的に示すように、ビアホール上部のラウンド部の横方向のエッジは縦方向と同レベルである。これに加えて、ビアホール下部の側壁に層間絶縁膜のスパッタリング物が再付着して、順テーパー形状が形成されている。このため、ビアホール下部においても一定のAlCu膜のカバレッジが確保されているとともに、オーバーハングも大きく改善され、メタル配線の表面はほぼ垂直、もしくは順テーパーとなっている。
本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置の製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
以上、本発明の半導体装置の製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
10 絶縁膜
12 フォトレジスト
14 スカム
16 下層
18 接続孔
12 フォトレジスト
14 スカム
16 下層
18 接続孔
Claims (5)
- 接続孔を有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を形成し、
前記絶縁膜に異方性エッチングによって接続孔を開口し、
前記絶縁膜の表面に、該絶縁膜を化学的にエッチングする作用を有する反応性プラズマを照射し、
前記プラズマが照射された絶縁膜の表面に不活性ガスのイオンを照射してスパッタエッチングすることにより、前記接続孔の断面を順テーパーに加工することを特徴とする半導体装置の製造方法。 - 前記プラズマ照射において、前記絶縁膜は、平坦部において第1の速度でエッチングされ、
前記不活性ガスイオンの照射において、前記絶縁膜の平坦部のスパッタエッチングの速度が、該イオンの照射開始後に時間とともに低下し、該イオン照射を長時間継続した後には前記第1の速度よりも小さい第2の速度に飽和するものであり、
前記不活性ガスイオンの照射を、少なくとも、前記絶縁膜の平坦部のスパッタエッチングの速度が前記第1の速度と前記第2の速度との平均値に低下する時間だけ継続することを特徴とする請求項1記載の半導体装置の製造方法。 - 前記不活性ガスイオンの照射を、前記絶縁膜のスパッタエッチング速度が、前記第2の速度に実質的に等しい値にまで低下する以前に停止することを特徴とする請求項2記載の半導体装置の製造方法。
- 前記反応性プラズマの照射と前記不活性ガスイオンの照射とを、同一の処理槽内に、前記不活性ガスを連続的に供給するとともに、前記反応性プラズマを生成する反応性ガスを前記プラズマ照射の期間のみに供給することによって実施することを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。
- 前記反応性プラズマの照射と、前記不活性ガスイオンの照射とを、交互にそれぞれ2回以上繰り返して行うことを特徴とする請求項1ないし4のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407107A JP2005167122A (ja) | 2003-12-05 | 2003-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003407107A JP2005167122A (ja) | 2003-12-05 | 2003-12-05 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005167122A true JP2005167122A (ja) | 2005-06-23 |
Family
ID=34729253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003407107A Pending JP2005167122A (ja) | 2003-12-05 | 2003-12-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005167122A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101383303B (zh) * | 2007-07-23 | 2012-02-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
JP2016171258A (ja) * | 2015-03-13 | 2016-09-23 | 芝浦メカトロニクス株式会社 | プラズマ処理装置およびプラズマ処理方法 |
JP2018197713A (ja) * | 2017-05-24 | 2018-12-13 | 三菱電機株式会社 | 赤外線センサおよび赤外線固体撮像装置 |
JP2021111757A (ja) * | 2020-01-15 | 2021-08-02 | 株式会社アルバック | 金属配線の形成方法 |
-
2003
- 2003-12-05 JP JP2003407107A patent/JP2005167122A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101383303B (zh) * | 2007-07-23 | 2012-02-29 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
JP2016171258A (ja) * | 2015-03-13 | 2016-09-23 | 芝浦メカトロニクス株式会社 | プラズマ処理装置およびプラズマ処理方法 |
JP2018197713A (ja) * | 2017-05-24 | 2018-12-13 | 三菱電機株式会社 | 赤外線センサおよび赤外線固体撮像装置 |
JP2021111757A (ja) * | 2020-01-15 | 2021-08-02 | 株式会社アルバック | 金属配線の形成方法 |
JP7388932B2 (ja) | 2020-01-15 | 2023-11-29 | 株式会社アルバック | 金属配線の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4781723B2 (ja) | 半導体パターン形成方法 | |
US6503829B2 (en) | Metal via contact of a semiconductor device and method for fabricating the same | |
KR100834396B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
TWI571931B (zh) | 半導體裝置的製造方法、用以在半導體薄膜堆疊中形成無瓦解之複數高深寬比溝槽的方法及所形成之半導體裝置 | |
US20070090446A1 (en) | Hardmask etch for gate polyetch | |
TWI335615B (en) | Method for fabricating semiconductor device using arf photolithography capable of protecting tapered profile of hard mask | |
JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
JP2006310752A (ja) | 半導体素子の製造方法 | |
TWI336490B (en) | Method for fabricating a semiconductor device | |
JP2005191254A (ja) | 半導体装置の製造方法 | |
US7037822B2 (en) | Method of forming metal line in semiconductor device | |
JP2006024730A (ja) | 半導体装置の製造方法 | |
JP2005167122A (ja) | 半導体装置の製造方法 | |
TW541618B (en) | Manufacturing method of semiconductor device | |
US20060019489A1 (en) | Method for forming storage node contact of semiconductor device | |
US6200902B1 (en) | Method of etching a layer in a semiconductor device | |
US7339253B2 (en) | Retrograde trench isolation structures | |
JPH08191062A (ja) | 接続孔の形成方法 | |
JP2005347746A (ja) | 半導体素子のゲート電極形成方法 | |
KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ArF노광원을 이용한 반도체소자 제조 방법 | |
JP2006032721A (ja) | 半導体装置の製造方法 | |
JP2005136097A (ja) | 半導体装置の製造方法 | |
JP2010021296A (ja) | 半導体装置の製造方法 | |
KR20070000719A (ko) | 반도체 소자의 비트라인콘택 형성방법 | |
JP2002026020A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060928 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20081014 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Effective date: 20081016 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |