JP4781723B2 - 半導体パターン形成方法 - Google Patents

半導体パターン形成方法 Download PDF

Info

Publication number
JP4781723B2
JP4781723B2 JP2005168760A JP2005168760A JP4781723B2 JP 4781723 B2 JP4781723 B2 JP 4781723B2 JP 2005168760 A JP2005168760 A JP 2005168760A JP 2005168760 A JP2005168760 A JP 2005168760A JP 4781723 B2 JP4781723 B2 JP 4781723B2
Authority
JP
Japan
Prior art keywords
film
pattern
antireflection film
etching
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005168760A
Other languages
English (en)
Other versions
JP2006005344A (ja
Inventor
震 洪
明浩 鄭
賢友 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006005344A publication Critical patent/JP2006005344A/ja
Application granted granted Critical
Publication of JP4781723B2 publication Critical patent/JP4781723B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体素子の製造方法に係り、さらに具体的には半導体素子のパターン形成方法に関する。
半導体素子のパターン形成方法は下部膜上にフォトレジスト膜を形成し、露光及びエッチング工程を適用してフォトレジストパターンを形成し、前記フォトレジストパターンをエッチングマスクとして使用して前記下部膜をパターニングすることを含む。
通常、露光光の反射を防止するためにフォトレジスト膜を形成する前に反射防止膜を形成することが一般的である。前記反射防止膜は感光性を有しないが、フォトレジスト膜のような有機膜で形成する。素子の高集積化に従って露光光の波長が短くなることによって、フォトレジスト膜の厚さを薄く形成することが要求される。この際、下部膜のエッチング時、十分なエッチング耐性を提供するために下部膜上にハードマスク膜を形成し、前記ハードマスク膜をパターニングしてハードマスクパターンを形成した後、前記ハードマスクパターンをエッチングマスクとして使用して前記下部膜をエッチングする。
一方、最近は素子の高集積化のためにトランジスタの大きさを縮小する趨勢であり、このような趨勢に従ってトランジスタの電流量を確保するために３次元構造のトランジスタまたはマルチチャンネル構造のトランジスタが紹介されている。
図１Ａ乃至図１Ｅは従来のパターン形成方法を適用したマルチチャンネル構造のトランジスタ製造方法を説明するための図である。
図１Ａを参照すれば、半導体基板１０をパターニングして垂直に伸ばした活性領域１０ａを形成する。前記活性領域１０ａが形成された結果物上にゲート絶縁膜１１、ゲート導電膜１２、ハードマスク膜１４及び反射防止膜１８を順次形成し、前記反射防止膜１８上にフォトレジストパターン２０ｐを形成する。図示したように、前記ゲート導電膜１２及び前記ハードマスク膜１４まで形成された非平坦面上に前記反射防止膜１８が形成されて平坦化される。一般的に、前記ハードマスク膜１４でシリコンオキシナイトライド(silicon oxynitride)が使用され、前記反射防止膜１８では感光性を有しない有機膜が使用される。
図１Ｂを参照すれば、前記フォトレジストパターン２０ｐをエッチングマスクとして使用して前記反射防止膜１８をエッチングして反射防止膜パターン１８ｐを形成する。この際、前記活性領域１０ａの間には厚い反射防止膜１８が形成されており、前記活性領域１０ａの上部には相対的に薄い反射防止膜が形成されている。したがって、前記活性領域１０ａの間の反射防止膜を完全に除去するために過度なエッチングが行われて、図示したようにフォトレジストパターン２０ｐが損傷を受けてその厚さ及び幅が減少するなどのパターン不良が発生する。また、前記活性領域１０ａの上部のハードマスク膜１４もエッチング損傷を受けるようになる。
図１Ｃを参照すれば、続いて、前記ハードマスク膜１４をエッチングしてハードマスクパターン１４ｐを形成する。この際、前記フォトレジストパターン２０ｐの損傷が深刻化して前記ハードマスクパターン１４ｐの形態も変形させられる。特に、前記活性領域１０ａの上部でハードマスクパターン１４ｐの変形がさらにひどくなる。また、前記反射防止膜１８をエッチングする段階から持続した過渡エッチングによって前記活性領域１０ａの上部のゲート導電膜１２も損傷を受けるようになる。このような問題はゲート線幅を減らすトリム工程(trim process)が適用される時、前記活性領域１０ａ上のゲート線幅が過度に減ってゲートパターンの断線を誘発する可能性がある。
図１Ｄを参照すれば、前記フォトレジストパターン２０ｐ及び前記反射防止膜パターン１８ｐを除去して前記ハードマスクパターン１４ｐを露出させる。図示したように、前記活性領域１０ａの上部のハードマスクパターン１４ｐは過度なエッチングによってその線幅が縮まり、表面状態(profile)も非常に不良に形成される。前記ハードマスクパターン１４ｐをエッチングマスクとして使用して前記ゲート導電膜１２をエッチングしてゲートパターン１２ｐを形成する。この際、前記反射防止膜パターン１８ｐをエッチングする段階から伝写されたエッチング損傷によってゲート絶縁膜１１が過エッチングされ、垂直に伸ばした活性領域１０ａの上部面もエッチング損傷を受けるようになり、さらにひどい場合、前記ゲートパターン１２ｐのエッジに沿って前記活性領域が過度にエッチングされてデントが発生する可能性もある。
図１Ｅを参照すれば、前記ハードマスクパターン１４ｐを除去して前記ゲートパターン１２ｐを露出させる。図示したように従来技術によれば、活性領域の段差によって下部膜の厚さが変わるので、厚い下部膜をエッチングする間、薄い下部膜が過エッチングされてゲートパターンのプロファイルが非常に不良に形成される。ゲート線幅が小さい場合にはゲートラインが切れるか、部分的に細く形成されて抵抗が増加するなどの問題を引き起こす。
U.S No.2003-0104704号明細書
本発明の課題は、パターンの不良を誘発せず、微細パターンを形成することができるパターン形成方法を提供することにある。
上述の課題を達成するために本発明は無機膜及び有機膜が積層された多層マスクを利用したパターン形成方法を提供する。この方法は下部膜が形成された基板上に無機ハードマスク膜、有機マスク膜、反射防止膜を順次積層し、前記反射防止膜上にシリコン含有フォトレジストパターンを形成することを含む。Ｏ２プラズマアッシングを適用して前記反射防止膜及び前記有機マスク膜を乾式エッチングする。この際、前記フォトレジストパターンのシリコンとＯ２プラズマが結合されて前記フォトレジストパターンに酸化膜グラス（oxide glass）が形成される。前記フォトレジストパターン、前記反射防止膜及び前記有機マスク膜をエッチングマスクとして使用して前記ハードマスク膜をエッチングする。前記フォトレジストパターン、前記反射防止膜及び前記有機マスク膜を除去する。前記ハードマスク膜をエッチングマスクとして使用して前記下部膜をエッチングする。Ｏ ２ プラズマアッシングは、ＨＢｒプラズマをさらに含み得る。
前記反射防止膜は仮橋結合(crosslink)が強いので、シリコン含有フォトレジストからシリコン原子の拡散が強くはないが、前記反射防止膜をエスィングする段階の以前にＣＨＦ系列のエッチングガスを使用して前記反射防止膜の表面のシリコン化合物を除去することが望ましい。
また、前記反射防止膜及び前記有機マスク膜をエスィングする段階で、前記反射防止膜及び前記有機マスク膜を側方向に凹ませて、前記ハードマスクパターンより線幅が狭い反射防止膜パターン及び有機マスク膜パターンを形成するトリム工程(trim process)を実施することもできる。
本発明によれば、シリコン含有フォトレジストをエッチングマスクとして使用して平坦化された有機マスク膜をエッチングすることによって、有機マスク膜をエッチングする間、下部の無機ハードマスク膜が損傷を受けない。したがって、ハードマスクパターンのプロファイルが不良にならず、ハードマスクパターンをエッチングマスクとして使用してパターニングされるゲートパターンのパターン不良を起こさない。また、シリコン含有フォトレジストと有機マスク膜との間に高い仮橋結合を有する反射防止膜を形成することによってフォトレジストパターン形成後シリコン化合物が残存することを抑制することができる。
以下、本発明の望ましい実施形態を添付の図を参照して詳細に説明する。本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底した完全なものになれるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層及び領域の厚さは明確性のために誇張されたものである。層が他の層または基板“上”にあると言及される場合に、それは他の層または基板上に直接形成されることができ、またはそられの間に第３の層を介在させることができる。構造物が他の構造物、または基板に“隣接して”いると言及される場合に、それを他の構造物または基板に直接接して形成されることができ、またはそれらの間に第３の構造物を介在させることができる。また、段階が異なる段階“以前”または“以後”に実施されると言及される場合に、それは他の段階と直接連結されて実施されるか、それらの間に第３の段階を追加することもできる。
図２は本発明の望ましい実施形態による半導体パターン形成方法を説明するためのフローチャートである。
図３Ａ乃至図３Ｆは本発明の一実施形態による半導体パターン形成方法を説明するための図である。
図２のＳ１段階及び図３Ａを参照すれば、下部膜５２が形成された基板５０上に無機ハードマスク膜５４、有機マスク膜５６、反射防止膜５８及びシリコン含有フォトレジスト膜６０を順次に積層する。前記ハードマスク膜５４はシリコンオキシナイトライドまたはシリコン窒化膜でありうる。前記有機マスク膜５６は前記ハードマスク膜５４を除去するプラズマに対する耐性が強い物質として、例えばシリコンが除去されたSiLK、Novolak、Spin on Carbon、ナフタリン系有機物(naphthalene based organic material)などで形成することができる。前記反射防止膜５８は反射度(reflectivity)が低い通常の有機ＡＲＣ(organic antireflection coating)で形成することができる。反射防止膜は高い仮橋結合を有する物質であるので、一般的な有機膜またはフォトレジスト膜に比べてフォトレジストに含有されたシリコンの拡散を最小化することができる。前記シリコン含有フォトレジスト膜６０はＡrＦ、ＫｒＦまたはＦ２用のフォトレジストでありうる。前記有機マスク膜５６は基板の段差を平坦化するように１０００Å乃至３０００Å程度の厚さで形成し、前記反射防止膜５８は相対的に薄い２５０Å乃至４５０Åの厚さで形成することができる。また、前記フォトレジスト膜６０は１０００Å乃至２０００Åの厚さで形成することができる。しかし、必要ならば前記物質の厚さは適切に調節することができる。
図２のＳ２及び図３Ｂを参照すれば、前記シリコン含有フォトレジスト膜６０をパターニングしてフォトレジストパターン６０ｐを形成する。前記反射防止膜５８が高い仮橋結合を有しても前記シリコン含有フォトレジスト膜６０に含有されたシリコンが前記反射防止膜５８の表面に拡散することもできる。したがって、ＣＨＦ系列のエッチングガスを利用して前記反射防止膜５８の表面に形成されたシリコン化合物５８ｓを除去することが望ましい（図２のＳ３）。ＣＨＦ系列のガスではＣＨＦ３、ＣＨ３Ｆ及びＣＨ２Ｆ２を例としてあげることができる。この際、ＣＦ４、Ａr及びＯを添加することもできる。前記シリコン化合物５８ｓの除去は５秒乃至３０秒程度で実施してシリコンが含有されたフォトレジスト膜の損傷を最小化することが望ましい。
図２のＳ４及び図３Ｃを参照すれば、Ｏ２プラズマアッシングを利用して前記反射防止膜５８及び前記有機マスク膜５６を乾式エッチングする。この際、前記ＣＨＦ系列のガスを利用したシリコン化合物の除去とＯ２プラズマアッシングはインシチュー(in-situ)で実施することもできる。前記Ｏ２プラズマアッシングを実施する間、前記シリコン含有フォトレジスト膜のシリコンと酸素が反応して酸化膜グラス(oxide glass;６０ｓ）が前記シリコン含有フォトレジストパターン６０ｐに形成される。したがって、前記反射防止膜５８及び前記有機マスク膜５６がアッシングされる間、前記シリコン含有フォトレジストパターン６０ｐは十分なエッチング耐性を有するエッチングマスクを提供することができる。前記Ｏ２プラズマアッシングによって前記ハードマスク膜５４が露出された開口部６２を有する有機マスク膜５６及び反射防止膜パターン５８ｐが形成される。
微細パターンを形成するためにトリム工程を実施することができる。図３Ｄに示したように、前記有機マスク膜５６及び前記反射防止膜５８を乾式エッチングする間、前記反射防止膜及び前記有機マスク膜を側方向に凹ませ、前記有機マスクパターン５６ｐ'及び前記反射防止膜パターン５８ｐ'の線幅が前記フォトレジストパターン６０ｐより小さいアンダーカット６４を形成することもできる。
図２のＳ５及び図３Ｅを参照すれば、前記フォトレジストパターン６０ｐ、前記反射防止膜パターン５８ｐ及び前記有機マスクパターン５６ｐをエッチングマスクとして使用して前記無機ハードマスク膜５４を乾式エッチングする。その結果、前記下部膜５２が露出されたオープニング６２'を有するハードマスクパターン５４ｐが形成される。前記ハードマスク膜５４を乾式エッチングする間、前記フォトレジストパターン６０ｐのシリコン化合物５８ｓをともに除去することができる。
図２のＳ６、Ｓ７及び図３Ｆを参照すれば、残留された前記フォトレジストパターン６０ｐ、前記反射防止膜パターン５８ｐ、前記有機マスクパターン５６ｐを除去する。続いて、前記ハードマスクパターン５４ｐをエッチングマスクとして使用して前記下部膜５２をエッチングして下部膜パターン５２ｐを形成する。
本発明によれば、前記反射防止膜パターン５８ｐ及び前記有機マスクパターン５６ｐはＯ２プラズマアッシングによって乾式エッチングされる。したがって、前記有機マスクパターン５６ｐをエッチングする間、無機ハードマスク膜はエッチング損傷を受けない。したがって、パターン不良が発生しないハードマスクパターン５２ｐをエッチングマスクとして使用して下部膜をパターニングすることによって下部膜パターンのパターン不良を起こすことなく、過エッチングによる活性領域の損傷を防止することができる。
図４Ａ乃至図４Ｆは３次元トランジスタ製造工程に適用された本発明の他の実施形態によるパターン形成方法を説明するための図である。
図４Ａを参照すれば、基板１００上に複数個の垂直に伸ばした活性領域１００ａを形成する。図示したようにＳＯＩ基板を利用して前記活性領域１００ａを形成することができる。すなわち、支持基板１００、埋没絶縁層２００及び半導体層からなるＳＯＩ基板の前記半導体層をパターニングして前記活性領域１００ａを形成することができる。または、基板をエッチングして突き出された活性領域及びトレンチを形成した後、前記活性領域の間に素子分離膜を形成することによって垂直に伸ばした活性領域を形成することもできる。
続いて、図４Ａを参照すれば、前記活性領域１００ａが形成された結果物の全面にゲート絶縁膜１０１、ゲート導電膜１０２及び無機ハードマスク膜１０４を順次コンフォマルに形成する。前記ゲート導電膜１０２は金属または半導体膜で形成することができる。例えば、前記ゲート導電膜１０２はタングステン、タングステンシリサイド、チタン、チタン窒化膜、タンタル窒化膜、白金、シリコン膜またはシリコンゲルマニュム膜などの導電膜で形成することができる。前記無機ハードマスク膜１０４上に前記活性領域１００ａの間のギャップ領域を満たす平坦化された有機マスク膜１０６を形成し、前記有機マスク膜１０６上に反射防止膜１０８を形成する。前記有機マスク膜１０６は前記ハードマスク膜１０４を除去するプラズマに対する耐性が強い物質として、例えばシリコンが除去されたSiLK、Novolak、Spin on Carbon、ナフタリン系有機物(naphthalene based organic material)などで形成することができる。前記反射防止膜１０８は反射度(reflectivity)が低い通常の有機ＡＲＣ(organic antireflection coating)で形成することができる。反射防止膜は高い仮橋結合を有する物質であるので、一般的な有機膜またはフォトレジスト膜に比べてフォトレジストに含有されたシリコンの拡散が最小化されることができる。前記反射防止膜１０８上に前記活性領域１００ａの上部を横切るフォトレジストパターン１１０ｐを形成する。前記フォトレジストパターンはＡｒＦ、ＫｒＦまたはＦ２用のシリコンが含有されたフォトレジストで形成することができる。前記有機マスク膜１０６は基板の段差を平坦化するように１０００Å乃至３０００Å程度の厚さで形成し、前記反射防止膜１０８は相対的に薄い２５０Å乃至４５０Åの厚さで形成することができる。また、前記フォトレジストパターン１１０ｐは１０００Å乃至２０００Åの厚さで形成することができる。しかし、必要ならば前記物質の厚さは適切に調節することができる。
図４Ｂを参照すれば、Ｏ２プラズマアッシングを利用して前記反射防止膜１０８及び前記有機マスク膜１０６を乾式エッチングする。前記反射防止膜１０８が高い仮橋結合を有しても前記シリコン含有フォトレジスト膜に含有されたシリコンが前記反射防止膜１０８の表面に拡散することもできる。したがって、前記反射防止膜１０８をエッチングする前にＣＨＦ系列のエッチングガスを利用して前記反射防止膜１０８の表面に形成されたシリコン化合物を除去することが望ましい。ＣＨＦ系列のガスでは、ＣＨＦ３、ＣＨ３Ｆ及び ＣＨ２Ｆ２を例としてあげることができる。この際、ＣＦ４、Ａr及びＯを添加することもできる。前記シリコン化合物の除去は５秒乃至３０秒程度で実施してシリコンが含有されたフォトレジスト膜の損傷を最小化することが望ましい。この際、前記ＣＨＦ系列のガスを利用したシリコン化合物の除去とＯ２プラズマアッシングはインシチュー(in-situ)で実施することもできる。前記Ｏ２プラズマアッシングを実施する間、前記シリコン含有フォトレジスト膜のシリコンと酸素が反応して酸化膜グラス１１０ｓが前記シリコン含有フォトレジストパターン１１０ｐに形成される。したがって、前記反射防止膜１０８及び前記有機マスク膜１０６がアッシングされる間、前記シリコン含有フォトレジストパターン１１０ｐは十分なエッチング耐性を有するエッチングマスクを提供することができる。前記Ｏ２プラズマアッシングによって有機マスクパターン１０６ｐ及び反射防止膜パターン１０８ｐが形成される。
本発明は前記反射防止膜１０８及び前記有機マスク膜１０６を乾式エッチングするのにＯ２プラズマアッシングを利用する。したがって、無機物である前記ハードマスク膜１０４は前記Ｏ２プラズマアッシングによってエッチングされない。すなわち、前記活性領域１００ａの間のギャップ領域に形成された厚い前記有機マスク膜１０６をエッチングする間、前記活性領域１００ａの上部の前記ハードマスク膜１０４はほとんどエッチング損傷を受けない。
図４Ｃに示したように、微細パターンを形成するためにトリム工程を実施することができる。前記有機マスク膜１０６及び前記反射防止膜１０８を乾式エッチングする間、前記反射防止膜及び前記有機マスク膜を側方向に凹ませ、前記有機マスクパターン１０６ｐ及び前記反射防止膜パターン１０８ｐの線幅が前記フォトレジストパターン１１０ｐより小さいアンダーカットを形成することもできる。
図４Ｄを参照すれば、前記フォトレジストパターン１１０ｐ、前記反射防止膜パターン１０８ｐ及び前記有機マスクパターン１０６ｐをエッチングマスクとして使用して前記無機ハードマスク膜１０４を乾式エッチングする。その結果、前記ゲート導電膜１０２を露出させるハードマスクパターン１０４ｐが形成される。前記ハードマスク膜１０４を乾式エッチングする間、前記フォトレジストパターン１１０ｐのシリコン化合物を共に除去することができる。本発明はＯ２プラズマアッシングによって形成されたマスクパターンを利用して前記ハードマスクパターン１０４ｐを形成するので、前記ハードマスクパターン１０４ｐは優れたプロファイルを有することができる。
図４Ｅを参照すれば、残留した前記フォトレジストパターン１１０ｐ、前記反射防止膜パターン１０８ｐ、前記有機マスクパターン１０６ｐを除去する。続いて、前記ハードマスクパターン１０４ｐをエッチングマスクとして使用して前記ゲート導電膜１０２をエッチングしてゲートパターン１０２ｐを形成する。前記ゲート絶縁膜１０１もパターニングされてゲート絶縁膜パターン１０１ｐを形成することもできる。
従来技術による半導体パターン形成方法を示した図である。 従来技術による半導体パターン形成方法を示した図である。 従来技術による半導体パターン形成方法を示した図である。 従来技術による半導体パターン形成方法を示した図である。 従来技術による半導体パターン形成方法を示した図である。 本発明の望ましい実施形態による半導体パターン形成方法を説明するためのフローチャートである。 本発明の一実施形態による半導体パターン形成方法を説明するための図である。 本発明の一実施形態による半導体パターン形成方法を説明するための図である。 本発明の一実施形態による半導体パターン形成方法を説明するための図である。 本発明の一実施形態による半導体パターン形成方法を説明するための図である。 本発明の一実施形態による半導体パターン形成方法を説明するための図である。 本発明の一実施形態による半導体パターン形成方法を説明するための図である。 本発明の他の実施形態による半導体パターン形成方法を説明するための図である。 本発明の他の実施形態による半導体パターン形成方法を説明するための図である。 本発明の他の実施形態による半導体パターン形成方法を説明するための図である。 本発明の他の実施形態による半導体パターン形成方法を説明するための図である。 本発明の他の実施形態による半導体パターン形成方法を説明するための図である。 本発明の他の実施形態による半導体パターン形成方法を説明するための図である。
符号の説明
５０ 基板
５２ 下部膜
５２ｐ 下部膜パターン
５４ 無機ハードマスク膜
５４ｐ ハードマスクパターン
５６ 有機マスク膜
５６ｐ 有機マスクパターン
５６ｐ' 有機マスクパターン
５８ 反射防止膜
５８ｐ 反射防止膜パターン
５８ｐ' 反射防止膜パターン
５８ｓ シリコン化合物
６０ シリコン含有フォトレジスト膜
６０ｐ フォトレジストパターン
６２ 開口部
６２' オープニング
６４ アンダーカット
１００ 基板
１００ａ 活性領域
１０１ ゲート絶縁膜
１０１ｐ ゲート絶縁膜パターン
１０２ ゲート導電膜
１０２ｐ ゲートパターン
１０４ 無機ハードマスク膜
１０４ｐ ハードマスクパターン
１０６ 有機マスク膜
１０６ｐ 有機マスクパターン
１０８ 反射防止膜
１０８ｐ 反射防止膜パターン
１１０ｐ フォトレジストパターン
１１０ｓ 酸化膜グラス
２００ 埋没絶縁層

Claims (7)

  1. 下部膜が形成された基板上に無機ハードマスク膜、有機マスク膜、反射防止膜を順次積層する段階と、
    前記反射防止膜上にシリコン含有フォトレジストパターンを形成する段階と、
    Ｏ２プラズマアッシングを実施して前記シリコン含有フォトレジストパターンの露出面を酸化膜グラスに変えると同時に前記反射防止膜及び前記有機マスク膜を乾式エッチングする段階と、
    前記反射防止膜及び前記有機マスク膜を側方向にエッチングして、前記フォトレジストパターンより線幅が狭い反射防止膜パターン及び有機マスク膜パターンを形成する段階と、
    前記フォトレジストパターン、前記反射防止膜パターン及び前記有機マスク膜パターンをエッチングマスクとして使用して前記ハードマスク膜をエッチングする段階と、
    前記フォトレジストパターン、前記反射防止膜パターン及び前記有機マスク膜パターンを除去する段階と、
    前記無機ハードマスク膜をエッチングマスクとして使用して前記下部膜をエッチングする段階とを含むことを特徴とするパターン形成方法。
  2. 前記反射防止膜を乾式エッチングする段階の以前に、
    前記シリコン含有フォトレジストパターンを形成する段階によって形成された、前記反射防止膜の表面のシリコン含有層をＣＨＦ系列のエッチングガスを使用して除去する段階をさらに含むことを特徴とする請求項１に記載のパターン形成方法。
  3. 前記無機ハードマスク膜をエッチングする段階で、
    前記酸化膜グラスが除去されることを特徴とする請求項１に記載のパターン形成方法。
  4. 垂直に伸ばした活性領域が形成された基板上にゲート絶縁膜、ゲート導電膜及び無機ハードマスク膜をコンフォマルに形成する段階と、
    前記無機ハードマスク膜上に平坦化された有機マスク膜及び反射防止膜を形成する段階と、
    前記反射防止膜上にシリコン含有フォトレジストパターンを形成する段階と、
    Ｏ２プラズマアッシングを実施して前記シリコン含有フォトレジストパターンの露出面を酸化膜グラスに変えると同時に前記反射防止膜及び前記有機マスク膜を乾式エッチングする段階と、
    前記反射防止膜及び前記有機マスク膜を横に凹ませ、前記フォトレジストパターンの線幅より小さい反射防止膜パターン及び有機マスクパターンを形成する段階と、
    前記シリコン含有フォトレジストパターン、前記反射防止膜パターン及び前記有機マスク膜パターンをエッチングマスクとして使用して前記無機ハードマスク膜をパターニングしてハードマスクパターンを形成する段階と、
    前記フォトレジストパターン、前記反射防止膜パターン及び前記有機マスク膜パターンを除去する段階と、
    前記ハードマスクパターンをエッチングマスクとして使用して前記ゲート導電膜をエッチングしてゲートパターンを形成する段階と、
    前記ハードマスクパターンを除去する段階とを含むことを特徴とする半導体パターン形成方法。
  5. 前記Ｏ２プラズマアッシング段階の以前に、
    ＣＨＦ系列のエッチングガスを利用して前記反射防止膜の表面のシリコン含有層を除去する段階をさらに含むことを特徴とする請求項４に記載の半導体パターン形成方法。
  6. 前記反射防止膜の表面のシリコン含有層の除去及び前記Ｏ２プラズマアッシングはインシチューで実施することを特徴とする請求項５に記載の半導体パターン形成方法。
  7. Ｏ２プラズマアッシングはＨＢｒプラズマをさらに含むことを特徴とする請求項４に記載の半導体パターン形成方法。
JP2005168760A 2004-06-17 2005-06-08 半導体パターン形成方法 Expired - Fee Related JP4781723B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040045052A KR100598105B1 (ko) 2004-06-17 2004-06-17 반도체 패턴 형성 방법
KR2004-045052 2004-06-17

Publications (2)

Publication Number Publication Date
JP2006005344A JP2006005344A (ja) 2006-01-05
JP4781723B2 true JP4781723B2 (ja) 2011-09-28

Family

ID=35514367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005168760A Expired - Fee Related JP4781723B2 (ja) 2004-06-17 2005-06-08 半導体パターン形成方法

Country Status (3)

Country Link
US (1) US20060003268A1 (ja)
JP (1) JP4781723B2 (ja)
KR (1) KR100598105B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7056916B2 (en) * 2002-11-15 2006-06-06 Boehringer Ingelheim Pharma Gmbh & Co. Kg Medicaments for the treatment of chronic obstructive pulmonary disease
US20050255050A1 (en) * 2004-05-14 2005-11-17 Boehringer Ingelheim International Gmbh Powder formulations for inhalation, comprising enantiomerically pure beta agonists
US7220742B2 (en) 2004-05-14 2007-05-22 Boehringer Ingelheim International Gmbh Enantiomerically pure beta agonists, process for the manufacture thereof and use thereof as medicaments
KR101051165B1 (ko) 2004-12-16 2011-07-21 주식회사 하이닉스반도체 반도체 소자의 리소그라피 방법
KR100608380B1 (ko) * 2005-06-01 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 트랜지스터 및 그 제조방법
MX2008001976A (es) * 2005-08-15 2008-03-25 Boehringer Ingelheim Int Procedimiento para la preparacion de betamimeticos.
US7807336B2 (en) * 2005-12-28 2010-10-05 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100861176B1 (ko) * 2006-01-02 2008-09-30 주식회사 하이닉스반도체 무기계 하드마스크용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR100757414B1 (ko) * 2006-06-26 2007-09-10 삼성전자주식회사 반도체 제조용 마스크 패턴 형성 방법
US7913351B2 (en) 2006-08-28 2011-03-29 Tokyo Electron Limited Cleaning apparatus and cleaning method
US7862985B2 (en) * 2006-09-22 2011-01-04 Tokyo Electron Limited Method for double patterning a developable anti-reflective coating
US7883835B2 (en) * 2006-09-22 2011-02-08 Tokyo Electron Limited Method for double patterning a thin film
US7811747B2 (en) * 2006-09-22 2010-10-12 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial developing
US20080073321A1 (en) * 2006-09-22 2008-03-27 Tokyo Electron Limited Method of patterning an anti-reflective coating by partial etching
US7858293B2 (en) * 2006-09-22 2010-12-28 Tokyo Electron Limited Method for double imaging a developable anti-reflective coating
US7932017B2 (en) 2007-01-15 2011-04-26 Tokyo Electron Limited Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer
US7767386B2 (en) * 2007-01-15 2010-08-03 Tokyo Electron Limited Method of patterning an organic planarization layer
KR100833598B1 (ko) * 2007-06-29 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100876816B1 (ko) * 2007-06-29 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7989357B2 (en) * 2007-12-05 2011-08-02 International Business Machines Corporation Method of patterning semiconductor structure and structure thereof
US7846645B2 (en) * 2007-12-14 2010-12-07 Tokyo Electron Limited Method and system for reducing line edge roughness during pattern etching
JP2009158813A (ja) 2007-12-27 2009-07-16 Elpida Memory Inc 半導体装置の製造方法、及び半導体装置
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
JP5068831B2 (ja) * 2010-02-05 2012-11-07 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
JP5399980B2 (ja) * 2010-06-08 2014-01-29 日本電信電話株式会社 ドライエッチング方法
JP5485188B2 (ja) * 2011-01-14 2014-05-07 信越化学工業株式会社 レジスト下層膜材料及びこれを用いたパターン形成方法
US9123654B2 (en) 2013-02-15 2015-09-01 International Business Machines Corporation Trilayer SIT process with transfer layer for FINFET patterning
JP6784530B2 (ja) * 2016-03-29 2020-11-11 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756256A (en) * 1992-06-05 1998-05-26 Sharp Microelectronics Technology, Inc. Silylated photo-resist layer and planarizing method
JPH07263293A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 多層レジストマスクのパターニング方法
JP3607431B2 (ja) * 1996-09-18 2005-01-05 株式会社東芝 半導体装置およびその製造方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
TW513745B (en) * 2000-06-06 2002-12-11 Ekc Technology Inc Method of fabricating a hard mask
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
TWI276153B (en) * 2001-11-12 2007-03-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
US7354847B2 (en) * 2004-01-26 2008-04-08 Taiwan Semiconductor Manufacturing Company Method of trimming technology

Also Published As

Publication number Publication date
JP2006005344A (ja) 2006-01-05
KR100598105B1 (ko) 2006-07-07
US20060003268A1 (en) 2006-01-05
KR20050119910A (ko) 2005-12-22

Similar Documents

Publication Publication Date Title
JP4781723B2 (ja) 半導体パターン形成方法
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
JPH11330245A (ja) 半導体装置のコンタクト形成方法
KR100457046B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
KR100551071B1 (ko) 반도체소자 제조방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100472035B1 (ko) 반도체 소자의 제조 방법
JP3289480B2 (ja) 半導体装置の製造方法
JP2006295172A (ja) フラッシュメモリ素子の製造方法
KR100505417B1 (ko) 반도체소자의 제조방법
JP2008270522A (ja) 半導体装置の製造方法
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR20050001104A (ko) 반도체소자 제조 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100623617B1 (ko) 텅스텐막을 희생 하드마스크로 이용하는 반도체 메모리소자 제조 방법
KR100344826B1 (ko) 반도체 소자의 노드 콘택 형성방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20090022802A (ko) 반도체 소자의 제조방법
KR20000052271A (ko) 반도체 소자 제조방법
KR20020054679A (ko) 콘택홀 형성 방법
KR20050073363A (ko) 반도체 소자의 콘택홀 형성방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
KR20010076684A (ko) 반도체 소자의 제조방법
KR20030002884A (ko) 반도체소자의 소자분리막 형성 방법
KR20040001845A (ko) 반도체소자의 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees