KR20090022802A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20090022802A KR20090022802A KR1020070088434A KR20070088434A KR20090022802A KR 20090022802 A KR20090022802 A KR 20090022802A KR 1020070088434 A KR1020070088434 A KR 1020070088434A KR 20070088434 A KR20070088434 A KR 20070088434A KR 20090022802 A KR20090022802 A KR 20090022802A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- storage node
- contact hole
- contact plug
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000003860 storage Methods 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 58
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 콘택홀의 바닥CD가 감소하여 콘택 플러그와 후속 스토리지 노드 간의 접촉 면적이 감소하는 것을 방지하고, 딥아웃 공정에서 스토리지 노드의 리닝 및 브릿지를 방지할 수 있는 반도체 소자의 콘택홀 제조방법을 제공하기 위한 것으로, 기판 상에 콘택 플러그를 포함하는 절연층을 형성하는 단계; 상기 콘택 플러그에 이온주입을 실시하여 격자결합을 약화시키는 단계; 상기 절연층을 포함하는 전체구조 상에 희생층을 형성하는 단계; 상기 희생층 및 상기 콘택 플러그의 격자결합이 약화된 부분을 식각하여 콘택홀을 형성하는 단계; 상기 콘택 플러그의 격자결합이 약화된 부분을 등방성식각하여 상기 콘택홀의 바텀CD를 증가시키는 단계; 상기 콘택홀의 표면을 따라 스토리지 노드를 형성하는 단계를 포함하여 실린더형 스토리지 노드를 만들기 위한 딥아웃 공정시 리닝을 방지할 수 있고, 스토리지 노드의 바텀CD 증가로 인해 캐패시터의 정전용량을 증가시킬 수 있고, 스토리지 노드 콘택 플러그와의 접촉면적 증가로 계면저항을 감소시킬 수 있는 효과가 있다.
스토리지 노드, 실린더형, 딥아웃, 이온주입
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 디자인 룰(design rule)이 감소하고 있다. 이에 따라, 스토리지 노드(Storage Node) 공정시 스토리지 노드 콘택홀(Storage Node Contact Hole)의 사이즈가 감소하고 있다. 스토리지 노드 콘택홀의 사이즈 감소로 인해 스토리지 노드 콘택홀의 바닥CD(Critical Dimension) 역시 감소하고 있으며, 식각 특성상 경사(Slope)가 유발되어 바닥CD는 더욱 감소하고 있는 실정이다.
도 1은 종래 기술에 따른 반도체 소자의 스토리지 노드 콘택홀 제조방법을 설명하기 위한 공정 단면도이다.
도 1에 도시된 바와 같이, 기판(11) 상에 층간산화막(12)을 형성하고, 층간산화막(12)을 관통하여 기판(11)과 연결되는 스토리지 노드 콘택 플러그(13, Storage Node Contact Plug)를 형성한다. 그리고, 스토리지 노드 콘택 플러그(13)를 포함하는 전체 구조 상에 식각방지막(14)을 형성하고, 식각방지막(14) 상에 희생산화막(15)을 형성한 후, 희생산화막(15) 상에 콘택홀 예정지역을 오픈시키는 감광막패턴(16)을 형성한다. 그리고, 감광막패턴(16)을 이용하여 희생산화막(15), 식각방지막(14)을 식각하고, 스토리지 노드 콘택 플러그(13)를 일정두께 과도식각하여 콘택홀(17)을 형성한다.
위와 같이, 종래 기술은 스토리지 노드 콘택홀 형성시 하부 스토리지 노드 콘택 플러그가 후속 스토리지 노드와 연결되도록 하기 위해, 스토리지 노드 콘택 플러그를 일정두께 과도식각하고 있다.
그러나, 종래 기술은 스토리지 노드 콘택 플러그를 일정두께 과도식각하는 공정에서 경사(100, Slope)가 더욱 심화되며, 결국 스토리지 노드 콘택홀의 바닥CD가 더욱 감소하여 후속 스토리지 노드의 바닥CD 역시 감소된다. 스토리지 노드의 바닥CD가 감소하는 경우, 최근 캐패시터의 정전용량 증가를 위한 실린더형 스토리지 노드를 형성하기 위해 희생산화막을 제거하는 딥 아웃(Dip Out)공정에서 지지대가 부족하여 리닝(Leaning)이 발생하게 되고, 리닝에 의해 스토리지 노드 간에 브릿지(Bridge)를 유발시키는 문제점이 있다.
도 2a 및 도 2b는 는 종래 기술에 따른 문제점을 나타내는 TEM사진이다.
도 2a를 참조하면, 스토리지 노드 콘택홀이 스토리지 노드 콘택 플러그 부분에서 폭이 급격하게 좁아진 것(100)을 알 수 있다.
이로 인해, 도 2b에 도시된 바와 같이, 후속 스토리지 노드 딥 아웃 공정에 서 리닝에 의한 브릿지(200)가 발생한 것을 알 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 콘택홀의 바닥CD가 감소하여 콘택 플러그와 후속 스토리지 노드 간의 접촉 면적이 감소하는 것을 방지하기 위한 반도체 소자의 콘택홀 제조방법을 제공하는데 그 목적이 있다.
또한, 딥아웃 공정에서 스토리지 노드의 리닝 및 브릿지를 방지할 수 있는 반도체 소자의 콘택홀 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 콘택홀 제조방법은 기판 상에 콘택 플러그를 포함하는 절연층을 형성하는 단계; 상기 콘택 플러그에 이온주입을 실시하여 격자결합을 약화시키는 단계; 상기 절연층을 포함하는 전체구조 상에 희생층을 형성하는 단계; 상기 희생층 및 상기 콘택 플러그의 격자결합이 약화된 부분을 식각하여 콘택홀을 형성하는 단계; 상기 콘택 플러그의 격자결합이 약화된 부분을 등방성식각하여 상기 콘택홀의 바텀CD를 증가시키는 단계; 상기 콘택홀의 표면을 따라 스토리지 노드를 형성하는 단계를 포함하는 것을 특징으로 한다.
상술한 본 발명에 의한 반도체 소자의 콘택홀 제조방법은 콘택 플러그에 이온주입을 실시하여 격자결합을 약화시킨 후 등방성식각을 실시하여 콘택홀의 바텀CD를 증가시킴으로써 후속 스토리지 노드의 바텀CD를 증가시켜 실린더형 스토리지 노드를 만들기 위한 딥아웃 공정시 리닝을 방지할 수 있는 효과가 있다.
또한, 스토리지 노드의 바텀CD 증가로 인해 캐패시터의 정전용량을 증가시킬 수 있고, 스토리지 노드 콘택 플러그와의 접촉면적 증가로 계면저항을 감소시킬 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3h은 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(31) 상에 절연층(32)을 형성한다. 기판(31)은 DRAM공정이 진행되는 반도체(실리콘) 기판일 수 있고, 절연층(32)은 산화막일 수 있다. 또한, 절연층(32)을 형성하기 전에 게이트패턴 및 비트라인패턴 등의 소정공정을 진행할 수 있다.
이어서, 절연층(32)을 관통하여 기판(31)에 연결되는 스토리지 노드 콘택 플러그(33, Storage Node Contact Plug)를 형성한다. 스토리지 노드 콘택 플러그(33) 하부 기판(31)과 상부 스토리지 노드(Storage Node)를 연결하기 위한 것으로, 절연층(32)을 식각하여 기판(31)을 노출시키는 콘택홀을 형성한 후, 도전물질을 매립하고, 절연층(32)이 드러나는 타겟으로 평탄화하여 형성할 수 있다. 또한, 도전물질은 폴리실리콘(Poly Silicon)일 수 있다.
도 3b에 도시된 바와 같이, 절연층(32) 상에 스토리지 노드 콘택 플러그(33)을 오픈시키는 제1감광막패턴(34)을 형성한다. 제1감광막패턴(34)은 후속 이온주입시 이온주입 배리어로 사용하기 위한 것으로, 스토리지 노드 콘택 플러그(33)를 포함하는 전체 구조 상에 감광막을 코팅(Coating)하고, 노광 및 현상으로 스토리지 노드 콘택 플러그(33)를 노출시키도록 패터닝하여 형성할 수 있다.
이어서, 스토리지 노드 콘택 플러그(33)에 이온주입을 실시한다. 이온주입은 스토리지 노드 콘택 플러그(33)의 격자결합을 약화시켜서 후속 등방성식각이 용이하도록 하기 위한 것으로, 원자량이 큰 이온을 사용하여 실시하되 바람직하게 비소(As)를 사용하여 실시할 수 있다. 원자량이 큰 이온을 사용하여 이온주입을 실시하게 되면 스토리지 노드 콘택 플러그(33)를 이루는 실리콘격자결합이 이온주입의 에너지에 의해 약해지게 된다.
따라서, 스토리지 노드 콘택 플러그(33)의 표면에 일정두께의 결합약화영역(33A)이 형성된다.
도 3c에 도시된 바와 같이, 제1감광막패턴(34)을 제거한다. 제1감광막패턴(34)은 건식식각으로 제거하되, 산소 스트립으로 제거할 수 있다.
이어서, 스토리지 노드 콘택 플러그(33)를 포함하는 전체 구조 상에 식각방 지층(35)을 형성한다. 식각방지층(35)은 후속 콘택홀 식각시 절연층(32)의 손실 방지 및 후속 실린더형 스토리지 노드를 형성하기 위한 딥아웃 공정에서 하부층으로 딥아웃 용액이 스며드는 것을 방지하기 위한 것으로, 절연층(32) 및 후속 희생층과 식각선택비를 갖는 물질로 형성하되 바람직하게 질화막으로 형성할 수 있다.
이어서, 식각방지층(35) 상에 희생층(36)을 형성한다. 희생층(36)은 후속 스토리지 노드가 형성될 콘택홀을 정의하기 위한 것으로, 산화막으로 형성할 수 있다.
이어서, 희생층(36) 상에 제2감광막패턴(37)을 형성한다. 제2감광막패턴(37)은 희생층(36) 상에 감광막을 코팅하고 노광 및 현상으로 콘택홀 예정지역이 오픈되도록 패터닝하여 형성할 수 있다.
도 3d에 도시된 바와 같이, 제2감광막패턴(37)을 이용하여 희생층(36)을 식각한다. 희생층(36)이 산화막인 경우 산화막 식각가스로 실시하고, 이때, 희생층(36)과 식각선택비를 갖는 식각방지층(35)에서 식각이 정지되기 때문에 산화막 식각가스에 의한 하부 절연층(32)의 손실을 방지할 수 있다.
이어서, 식각방지층(35)을 식각하고, 스토리지 노드 콘택 플러그(33)를 일정두께 과도식각하여 콘택홀(38)을 형성한다.
콘택홀(38) 형성시 식각 특성상 경사(Slope)가 발생하여 콘택홀(38)의 하부로 갈수록 폭이 점점 좁아지게 되며, 스토리지 노드 콘택 플러그(33)를 만나면서 급격한 경사가 발생하여 콘택홀(38)의 바텀CD(Bottom Critical Dimension)는 더욱 작아지게 된다. 또한, 희생층(36)은 콘택홀(38)을 제공하는 희생층패턴(36A)이 된 다.
도 3e에 도시된 바와 같이, 콘택홀(38)의 바닥부에 등방성식각을 실시한다. 즉, 스토리지 노드 콘택 플러그(33)가 과도식각된 부분에 등방성식각을 실시하여 콘택홀(38)의 바텀CD를 증가시킨다. 등방성식각은 콘택홀(38) 식각 후 처리(LET, Light Etch Treatment)로 진행하여 등방성을 과도하게 시키는 것으로, 도 3b에서 원자량이 큰 이온을 이용하여 이온주입을 실시함으로써 스토리지 노드 콘택 플러그(33) 내에 격자가 불안정한 결합약화영역(33A)을 형성하였기 때문에 가능하다.
등방성식각은 건식식각으로 실시할 수 있고, 산화막질의 절연층(32) 및 희생층패턴(36A)과 식각선택비를 갖는 가스로 실시하되, CF4 및 O2의 혼합가스를 사용하여 실시할 수 있다. 또한, CF4는 360sccm∼440sccm의 유량, O2는 180sccm∼220sccm의 유량을 사용할 수 있고, 180mmTorr∼220mmTorr의 압력 및 600Ｗ∼800Ｗ의 RF파워를 인가하여 진행할 수 있다.
위와 같이, 도 3b에서 이온주입에 의해 결합약화영역(33A)을 갖는 스토리지 노드 콘택 플러그(33)에 LET를 이용하여 등방성을 과도하게 시킴으로써 P1에서 P2로 좁은 바텀CD를 넓게 증가시킬 수 있다.
도 3f에 도시된 바와 같이, 바텀CD가 증가된 콘택홀(38)의 표면을 따라 스토리지 노드(39, Storage Node)를 형성한다. 스토리지 노드(39)는 콘택홀(38)의 표면을 따라 전체 구조 상에 도전층을 형성한 후, 희생층패턴(36A)의 상부가 드러나도록 평탄화를 진행하여 도전층을 분리함으로써 형성할 수 있다. 이때, 평탄화는 화 학적기계적연마(Chemical Mechanical Polishing) 또는 에치백(Etch Back)으로 진행할 수 있고, 도전층은 예컨대 티타늄질화막(TiN)으로 형성할 수 있다.
콘택홀(38)의 바텀CD가 증가함에 따라 콘택홀(38)을 표면을 따라서 형성되는 스토리지 노드(39)의 바텀CD 역시 증가될 수 있다.
도 3g에 도시된 바와 같이, 희생층패턴(36A)을 제거한다. 희생층패턴(36A)은 딥아웃(Dip Out)공정으로 제거할 수 있고, 딥아웃공정은 산화막을 제거하기 위한 HF 또는 BOE(Buffered Oxide Etchant)를 사용하여 진행할 수 있다.
희생층패턴(36A)의 제거로 실린더형(Cylinder Type) 스토리지 노드(39)를 형성할 수 있다. 특히, 도 3f에서 바텀CD가 증가된 스토리지 노드(39)를 형성하였기 때문에 딥아웃 공정시 바닥에 강한 지지대를 형성할 수 있어서 리닝(Leaning)이 발생하지 않고, 리닝에 의한 브릿지를 방지할 수 있다.
도 3h에 도시된 바와 같이, 실린더형 스토리지 노드(39)를 포함하는 전체 구조 상에 유전막(40)을 형성하고, 유전막(40) 상에 플레이트 노드(41, Plate Node)를 형성하여 실린더형 캐패시터를 형성할 수 있다.
위와 같이, 본 발명은 스토리지 노드 콘택 플러그(33)에 원자량이 큰 이온을 이용하여 이온주입을 실시함으로써 격자결합이 약화된 결합약화영역(33A)을 형성함으로써, 콘택홀(38) 형성 후 LET 공정에서 등방성이 과도하게 진행되도록 함으로써 콘택홀(38)의 바텀CD를 증가시키고, 콘택홀(38)의 표면을 따라 형성되는 스토리지 노드(39)의 바텀CD 역시 증가시킬 수 있어서, 딥아웃 공정시 강한 지지대를 만듬으 로써 리닝을 발생할 수 있다.
또한, 스토리지 노드(39)의 바텀CD가 증가됨에 따라 캐패시터의 정전용량이 증가되고, 또한, 스토리지 노드 콘택 플러그(33)와 접촉면적을 증가시킬 수 있어서 계면 저항을 낮출 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 반도체 소자의 스토리지 노드 콘택홀 제조방법을 설명하기 위한 공정 단면도,
도 2a 및 도 2b는 는 종래 기술에 따른 문제점을 나타내는 TEM사진,
도 3a 내지 도 3h은 본 발명의 실시예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 기판 32: 절연층
33 : 스토리지 노드 콘택 플러그
34 : 제1감광막패턴 35 : 식각방지층
36 : 희생층 37 : 제2감광막패턴
38 : 콘택홀 39 : 스토리지 노드
40 : 유전막 41 : 플레이트 노드
Claims (10)
- 기판 상에 콘택 플러그를 포함하는 절연층을 형성하는 단계;상기 콘택 플러그에 이온주입을 실시하여 격자결합을 약화시키는 단계;상기 절연층을 포함하는 전체구조 상에 희생층을 형성하는 단계;상기 희생층 및 상기 콘택 플러그의 격자결합이 약화된 부분을 식각하여 콘택홀을 형성하는 단계;상기 콘택 플러그의 격자결합이 약화된 부분을 등방성식각하여 상기 콘택홀의 바텀CD를 증가시키는 단계; 및상기 콘택홀의 표면을 따라 스토리지 노드를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 콘택 플러그는 폴리실리콘인 반도체 소자의 제조방법.
- 제2항에 있어서,상기 이온주입은 원자량이 큰 이온을 사용하여 실시하는 반도체 소자의 제조방법.
- 제3항에 있어서,상기 이온주입은 비소(As)를 사용하여 실시하는 반도체 소자의 제조방법.
- 제2항에 있어서,상기 등방성식각은 건식식각으로 실시하는 반도체 소자의 제조방법.
- 제5항에 있어서,상기 건식식각은 상기 절연층 및 희생층과 식각선택비를 갖는 가스를 사용하여 실시하는 반도체 소자의 제조방법.
- 제6항에 있어서,상기 절연층 및 희생층은 산화막인 반도체 소자의 제조방법.
- 제7항에 있어서,상기 건식식각은 CF4 및 O2의 혼합가스를 사용하여 실시하는 반도체 소자의 제조방법.
- 제8항에 있어서,상기 CF4는 360sccm∼440sccm의 유량, 상기 O2는 180sccm∼220sccm의 유량을 사용하는 반도체 소자의 제조방법.
- 제5항에 있어서,상기 건식식각은 180mmTorr∼220mmTorr의 압력 및 600Ｗ∼800Ｗ의 RF파워를 인가하여 실시하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070088434A KR20090022802A (ko) | 2007-08-31 | 2007-08-31 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070088434A KR20090022802A (ko) | 2007-08-31 | 2007-08-31 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090022802A true KR20090022802A (ko) | 2009-03-04 |
Family
ID=40692618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070088434A KR20090022802A (ko) | 2007-08-31 | 2007-08-31 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090022802A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220025633A (ko) * | 2020-08-24 | 2022-03-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 주입을 통한 콘택트 플러그의 저부 횡방향 확장 |
-
2007
- 2007-08-31 KR KR1020070088434A patent/KR20090022802A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220025633A (ko) * | 2020-08-24 | 2022-03-03 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 주입을 통한 콘택트 플러그의 저부 횡방향 확장 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7419896B2 (en) | Method for forming landing plug contact in semiconductor device | |
| TWI250579B (en) | Method for fabricating semiconductor device | |
| JP2006157002A (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
| KR100905999B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11330404A (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JP2006222208A (ja) | 半導体装置の製造方法 | |
| KR101096230B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR20100026189A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR20090022802A (ko) | 반도체 소자의 제조방법 | |
| KR100607651B1 (ko) | 캐패시터의 제조 방법 | |
| KR20070050164A (ko) | 캐패시터의 제조방법 | |
| US20080102617A1 (en) | Method of Fabricating Flash Memory Device | |
| KR100948092B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100290587B1 (ko) | 반도체장치제조방법 | |
| KR100753084B1 (ko) | 반도체 소자의 제조방법 | |
| KR100733459B1 (ko) | 반도체 소자 제조 방법 | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR20090074479A (ko) | 반도체 소자의 제조방법 | |
| KR100557956B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100875649B1 (ko) | 반도체 소자 제조방법 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR100886641B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100525106B1 (ko) | 반도체 장치의 스토로지 노드 패턴 형성 방법 | |
| KR100875658B1 (ko) | 반도체소자 제조방법 | |
| KR20110076661A (ko) | 반도체 소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |