KR20070050164A - 캐패시터의 제조방법 - Google Patents

캐패시터의 제조방법 Download PDF

Info

Publication number
KR20070050164A
KR20070050164A KR1020050107400A KR20050107400A KR20070050164A KR 20070050164 A KR20070050164 A KR 20070050164A KR 1020050107400 A KR1020050107400 A KR 1020050107400A KR 20050107400 A KR20050107400 A KR 20050107400A KR 20070050164 A KR20070050164 A KR 20070050164A
Authority
KR
South Korea
Prior art keywords
etching
storage node
capacitor
post
stop layer
Prior art date
Application number
KR1020050107400A
Other languages
English (en)
Inventor
양진호
김종국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050107400A priority Critical patent/KR20070050164A/ko
Publication of KR20070050164A publication Critical patent/KR20070050164A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 후처리식각을 통해 스토리지노드 바텀CD를 증가시키는 캐패시터의 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 스토리지노드콘택 플러그를 형성하는 단계, 상기 스토리지노드콘택 플러그를 포함한 전면에 식각스톱층과 절연막을 형성하는 단계, 상기 절연막을 식각하여 캐패시터용 홀을 형성하는 단계, 상기 절연막 대비 식각스톱층이 더 빠르게 식각되는 조건을 이용하여 후처리식각을 진행하는 단계를 포함하고, 상술한 본 발명은 스토리지노드의 바텀CD를 증가시켜 Cs향상 및 실린더 캐패시터 형성시 스토리지노드 리닝문제를 해결하여 반도체 개발 기간과 수율을 향상시킬 수 있는 효과가 있다.
스토리지노드콘택, 후처리식각, 등방성식각

Description

캐패시터의 제조방법{METHOD FOR MANUFACTURING OF CAPACITOR}
도 1은 종래기술에 따른 캐패시터를 설명하기 위한 구조도,
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 캐패시터의 제조방법을 설명하기 위한 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
51 : 반도체 기판 52 : 제1절연막
53 : 스토리지노드콘택 플러그 54 : 식각스톱층
55 : 제2절연막 56 : 하드마스크
57 : 감광막 58 : 스토리지노드홀
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 캐패시터의 제조방법에 관한 것이다.
반도체 소자의 디자인 룰이 작아짐에 따라 스토리지노드(Storage node) 홀크기가 작아져 스토리지노드산화막 식각시 산화막에 슬로프(Slope)가 많이 발생할 뿐만 아니라 스토리지노드 스톱질화막 식각시 스토리지노드 홀사이즈 감소로 인하여 스토리지노드 스톱질화막에서 슬로프(Slope)현상이 심화되어 스토리지노드 바텀CD가 작아지고 있다.
도 1은 종래기술에 따른 캐패시터를 설명하기 위한 구조도이다.
도 1을 참조하면, 반도체 기판(11) 상부에 도시되지는 않았지만, 게이트 및 비트라인이 형성된다. 상기 비트라인 상에 층간절연막(12)과 스토리지노드콘택 플러그(13)가 형성되고, 상기 스토리지노드콘택 플러그(13)와 층간절연막(12) 상에 캐패시터의 홀예정지역이 오픈된 스토리지노드 스톱질화막(14)과 산화막(15)가 형성된다.
상기 캐패시터 영역은 본래 계획된 스토리지노드의 홀크기 및 바텀CD(300)에 비하여, 스토리지노드 스톱질화막에서 슬로프 현상이 심화되어 바텀CD가 작아지는 현상을 볼 수 있다(100). 또한, 슬로프 현상으로 인해 스토리지노드 리닝(Leaning)이 발생한다(200).
상기한 종래기술은 스토리지노드 바텀CD의 감소로 인해 스토리지노드 Cs감소가 발생하고, 실린더 캐패시터를 형성할때 하부전극의 바텀접촉면적이 작아져 스토리지노드 산화막 딥아웃(Dip Out)시 스토리지노드 리닝(Leaning)이 발생하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 후처리식각을 통해 스토리지노드 바텀CD를 증가시키는 캐패시터의 제조방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 스토리지노드콘택 플러그를 형성하는 단계, 상기 스토리지노드콘택 플러그를 포함한 전면에 식각스톱층과 산화막을 형성하는 단계, 상기 산화막을 식각하여 캐패시터용 홀을 형성하는 단계, 상기 산화막 대비 식각스톱층이 더 빠르게 식각되는 조건을 이용하여 후처리식각을 진행하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 바람직한 실시예에 따른 캐패시터의 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(51) 상부에 제1절연막(52)을 형성한 다. 여기서, 제1절연막(52)은 SiO2, TEOS, USG 등의 산화막으로 형성되며, 상기 제1절연막(52)을 형성하기 전에 트랜지스터와 비트라인이 순차적으로 형성되어 상기 제1절연막(52)은 단층 또는 다층구조일 수 있다.
이어서, 상기 제1절연막(52)을 선택적으로 식각하여 스토리지노드콘택홀 형성한다. 이때, 상기 스토리지노드콘택홀을 형성하기 위해서 도시되지는 않았지만 제1절연막(52) 상에 스토리지노드콘택홀 예정지역을 오픈시킨 마스크패턴을 형성하고, 상기 마스크패턴을 식각배리어로 상기 제1절연막(52)을 식각하여 형성한다.
다음으로, 스토리지노드콘택 플러그(53)를 형성한다.
여기서, 스토리지노드콘택 플러그(53)는 캐패시터와 트랜지스터간 신호처리기 가능하도록 하기 위한 플러그로서, 폴리실리콘으로 형성한다. 그 공정은 상기 마스크 패턴을 제거하고, 상기 스토리지노드콘택홀에 도전성 물질을 매립한다. 상기 매립된 도전성물질을 화학적기계적연마 또는 에치백 공정으로 상기 층간절연막의 표면이 노출되도록 평탄화 또는 식각하여 상기 반도체 기판(51)과 콘택하는 스토리지노드콘택 플러그(53)를 형성한다.
이어서, 상기 스토리지노드콘택 플러그(53)를 포함하는 상기 제1절연막(52)상에 식각스톱층(54)과 제2절연막(55)을 순차적으로 형성한다.
여기서, 식각스톱층(54)은 식각시 식각방지 역할을 하기 위한 것으로, SiON, SiN 또는 Si3N4중에서 어느 하나로 형성하며 100Å∼2000Å의 두께로 형성할 수 있다. 또한, 제2절연막(55)은 산화막으로 형성하되 SiO2, TEOS 또는 USG 중에서 어느 하나로 형성되며, 적어도 25000Å의 두께로 형성한다.
다음으로, 상기 제2절연막(55) 상에 하드마스크(56)와 감광막(57)을 순차적으로 형성한다.
여기서, 감광막(57)은 스토리지노드홀 형성을 위한 예정지역을 노출 및 사진공정으로 패터닝한 마스크패턴이다. 또한, 하드마스크(56)는 후속 공정에서 식각될 산화막의 총 높이가 매우 두껍기 때문에 감광막만을 이용한 식각 공정에는 한계가 있어, 산화막의 식각 공정을 용이하게 진행하기 위해 도입된 것으로, 폴리실리콘으로 형성하되 500~1500Å의 두께로 형성할 수 있다.
도 2b에 도시된 바와 같이, 스토리지노드홀 형성을 위한 예정지역의 하드마스크(56)를 식각하고, 감광막(57)을 스트립한다. 여기서, 상기 하드마스크(56)의 식각은 상기 감광막(57)을 식각마스크로 실시한다. 또한, 감광막(57)은 산소플라즈마로 스트립한다.
이후에, 스토리지노드홀 예정지역의 제2절연막(55)을 식각하여 스토리지노드홀(58)을 형성한다. 여기서, 제2절연막(55)은 하드마스크(56)을 식각마스크로 상기 감광막 실시와 함께 인시튜(Insitu)방법으로 식각한다. 또한, 산화막 식각시 메인가스는 C4F6, C4F8, C5F8 또는 CH2F2 중에서 선택되고, 이 메인가스에 산소 또는 아르곤(Ar)가스를 첨가가스로 첨가하여 진행한다. 그리고, 파워는 500Ｗ∼3000Ｗ, 압력은 5mT∼20mT의 조건으로 진행한다.
이때, 스토리지노드콘택 플러그(53)가 손실되지 않도록 식각스톱층(54)으로 식각방지를 한다. 그러나, 제2절연막(55) 식각시 식각스톱층(54)이 일부손실된다.
도 2c에 도시된 바와 같이, 캐패시터의 형성을 위해서는 스토리지노드홀(58) 아래의 식각스톱층(54)에서의 급격한 슬로프를 방지하기 위해 식각스톱층(54)의 CD를 넓혀야한다.
이를 위해, 후처리식각(Post Etch Treatment:PET)을 진행하여 상기 스토리지노드홀(58) 아래의 식각스톱층(54)을 식각하여 언더컷(Under Cut, 59)을 형성한다.
상기 후처리식각은 식각스톱층에서 급격한 슬로프(Slope)로 인해 스토리지노드홀(58)의 바텀CD가 작아지는 현상을 해결하기위한 것으로, 식각스톱층(54)의 식각 외에 스토리지노드콘택 플러그(53)의 플라즈마 어택 방지와 세정을 위한 목적도 포함된다.
상기 후처리식각은 등방성 건식식각으로 실시하되, 메인가스를 불소계가스로 한다. 상기 불소계가스는 CF4 또는 C2F6 중에서 어느 하나로 실시하되, 10sccm∼50sccm의 유량으로 진행하고, 메인가스에 O2 또는 Ar 중에서 선택된 어느 하나 또는 두가지 이상의 가스를 첨가한 플라즈마를 이용하여 진행하며, 식각스톱층(54) 식각 타겟을 100Å∼1000Å으로 하여 실시한다. 또한, 파워는 100Ｗ∼1000Ｗ, 압력은 5mT∼100mT의 조건으로 진행한다.
또한, 상기 후처리식각은 식각스톱층(54)의 식각속도를 제2절연막(55)의 식각 속도보다 빠르고 스토리지노드콘택 플러그(53)의 식각속도와 동일하게 할 수 있다.
따라서, 상기 후처리식각으로 식각스톱층(54)에 언더컷(59)이 형성된다.
도 2d에 도시된 바와 같이, 후처리식각 후 잔류하고 있는 식각스톱층(54)을 식각한다.
따라서, 후처리식각 후 잔류하는 식각스톱층(54)이 완전히 제거되어 스토리지노드콘택 플러그가 노출된다.
상기한 본 발명은, 후처리식각으로 식각스톱층을 등방식각하여 스토리지노드의 바텀CD를 증가하여 Cs향상 및 스토리지노드 리닝문제를 해결할 수 있는 장점이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 캐패시터의 제조방법은 스토리지노드의 바텀CD를 증가시켜 Cs향상 및 실린더 캐패시터 형성시 스토리지노드 리닝문제를 해결하여 반도체 개발 기간과 수율을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. 반도체 기판 상부에 스토리지노드콘택 플러그를 형성하는 단계;
    상기 스토리지노드콘택 플러그를 포함한 전면에 식각스톱층과 절연막을 형성하는 단계;
    상기 절연막을 식각하여 홀을 형성하는 단계;
    상기 식각스톱층을 후처리식각하여 언더컷을 형성하는 단계; 및
    상기 후처리식각 후 잔류하는 식각스톱층을 식각하여 스토리지노드콘택 플러그 표면을 노출시키는 단계
    를 포함하는 캐패시터의 제조방법.
  2. 제1항에 있어서,
    상기 후처리식각은,
    상기 절연막 대비 식각스톱층을 더 빠르게 식각하는 것을 특징으로 하는 캐패시터의 제조방법.
  3. 제2항에 있어서,
    상기 후처리식각은,
    상기 절연막과 상기 스토리지노드콘택 플러그의 식각속도가 동일한 것을 특징으로 하는 캐패시터의 제조방법.
  4. 제2항에 있어서,
    상기 후처리식각은 등방성식각으로 실시하는 것을 특징으로 하는 캐패시터의 제조방법.
  5. 제4항에 있어서,
    상기 후처리식각은,
    불소계가스를 메인가스로 실시하는 것을 특징으로 하는 캐패시터의 제조방법.
  6. 제5항에 있어서,
    상기 불소계가스는 CF4 또는 C2F6 중에서 어느 하나를 사용하는 것을 특징으로 하는 캐패시터의 제조방법.
  7. 제 1항 또는 제 2항에 있어서,
    상기 후처리식각은,
    메인가스에 O2 또는 Ar 중에서 어느 하나 또는 두가지 가스를 첨가하여 실시하는 것을 특징으로 하는 캐패시터의 제조방법.
  8. 제7항에 있어서,
    상기 후처리식각은,
    파워가 100Ｗ∼1000Ｗ, 압력이 5mT∼100mT의 조건으로 실시하는 것을 특징으로 하는 캐패시터의 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 식각스톱층은 질화막을 사용하는 것을 특징으로 하는 캐패시터의 제조방법.
  10. 제9항에 있어서,
    상기 질화막은 SiON, SiN 또는 Si3N4 중에서 어느 하나를 사용하는 것을 특징으로 하는 캐패시터의 제조방법.
  11. 제9항에 있어서,
    상기 질화막은 100Å∼2000Å의 두께로 형성하는 것을 특징으로 하는 캐패시터의 제조방법.
  12. 제11항에 있어서,
    상기 후처리식각시 상기 식각스톱층의 식각 타겟을 100Å∼1000Å으로 실시하는 것을 특징으로 하는 캐패시터의 제조방법.
KR1020050107400A 2005-11-10 2005-11-10 캐패시터의 제조방법 KR20070050164A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050107400A KR20070050164A (ko) 2005-11-10 2005-11-10 캐패시터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050107400A KR20070050164A (ko) 2005-11-10 2005-11-10 캐패시터의 제조방법

Publications (1)

Publication Number Publication Date
KR20070050164A true KR20070050164A (ko) 2007-05-15

Family

ID=38273830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107400A KR20070050164A (ko) 2005-11-10 2005-11-10 캐패시터의 제조방법

Country Status (1)

Country Link
KR (1) KR20070050164A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443961B2 (en) 2013-03-12 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strips with undercuts and methods for forming the same
CN113380771A (zh) * 2020-03-10 2021-09-10 新加坡商格罗方德半导体私人有限公司 薄膜基半导体装置和形成薄膜基半导体装置的方法
WO2023065509A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 电容器的形成方法及半导体器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443961B2 (en) 2013-03-12 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strips with undercuts and methods for forming the same
US9865708B2 (en) 2013-03-12 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strips with undercuts and methods for forming the same
US10269937B2 (en) 2013-03-12 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strips with undercuts and methods for forming the same
CN113380771A (zh) * 2020-03-10 2021-09-10 新加坡商格罗方德半导体私人有限公司 薄膜基半导体装置和形成薄膜基半导体装置的方法
CN113380771B (zh) * 2020-03-10 2023-10-27 新加坡商格罗方德半导体私人有限公司 薄膜基半导体装置和形成薄膜基半导体装置的方法
WO2023065509A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 电容器的形成方法及半导体器件

Similar Documents

Publication Publication Date Title
US7935625B2 (en) Method of forming a metal line of a semiconductor memory device
US7638430B2 (en) Method of forming contact plug of semiconductor device
JP2007300066A (ja) 半導体素子のリセスチャネル形成方法
KR100676598B1 (ko) 반도체 소자의 제조 방법
KR20070050164A (ko) 캐패시터의 제조방법
JP4891864B2 (ja) ビット線コンタクトプラグを形成する方法
KR101001466B1 (ko) 비휘발성 메모리 소자의 제조 방법
JP2006253643A (ja) 半導体素子のゲート電極パターン形成方法
US7582560B2 (en) Method for fabricating semiconductor device
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR101068637B1 (ko) 삼중 게이트스페이서를 구비한 반도체소자의 제조 방법
KR100894771B1 (ko) 플래시 메모리 소자의 제조 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR100792439B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR20060113260A (ko) 반도체장치의 메탈콘택 형성 방법
KR100838393B1 (ko) 반도체 소자 제조 방법
KR20070098347A (ko) 스페이서를 갖는 반도체소자의 제조 방법
KR100772545B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100853477B1 (ko) 반도체 소자 제조방법
KR100792372B1 (ko) 반도체 소자 제조 방법
KR20090035146A (ko) 메모리 소자의 제조방법
KR100706825B1 (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR100547247B1 (ko) 반도체 메모리 소자 제조방법
KR100672763B1 (ko) 반도체 소자의 게이트 형성방법
KR20090030507A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid