KR100676598B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100676598B1
KR100676598B1 KR1020050027702A KR20050027702A KR100676598B1 KR 100676598 B1 KR100676598 B1 KR 100676598B1 KR 1020050027702 A KR1020050027702 A KR 1020050027702A KR 20050027702 A KR20050027702 A KR 20050027702A KR 100676598 B1 KR100676598 B1 KR 100676598B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
active region
floating gate
etching process
Prior art date
Application number
KR1020050027702A
Other languages
English (en)
Other versions
KR20060105226A (ko
Inventor
김충배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050027702A priority Critical patent/KR100676598B1/ko
Priority to US11/295,359 priority patent/US7595252B2/en
Priority to JP2005357288A priority patent/JP5013708B2/ja
Priority to CNA2005101362388A priority patent/CN1841705A/zh
Publication of KR20060105226A publication Critical patent/KR20060105226A/ko
Application granted granted Critical
Publication of KR100676598B1 publication Critical patent/KR100676598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 액티브 영역과 필드 영역을 확정하기 위한 소자 분리막을 STI 공정을 이용하여 형성한 후 액티브 영역의 반도체 기판을 식각하여 곡면 구조로 형성함으로써 액티브 영역의 면적을 증가시켜 같은 집적도를 유지하면서 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조 방법이 제시된다.
액티브 면적 증가, 액티브 곡면

Description

반도체 소자의 제조 방법{Method of manufacturing a semiconductor memory device}
도 1(a) 내지 도 1(d)는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 패드 산화막
13 및 23 : 패드 질화막 14 및 24 : 절연막
14a 및 24a : 소자 분리막 15 및 25 : 터널 산화막
16 및 26 : 제 1 도전층 17 및 27 : 유전체막
18 및 28 : 제 2 도전층
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 소자의 면적은 증가시키지 않으면서 액티브 영역의 면적만을 증가시켜 소자의 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 액티브 영역과 필드 영역을 확정하기 위한 소자 분리막은 STI 공정을 이용하여 형성한다. STI 공정은 반도체 기판의 소정 영역에 소정 깊이의 트렌치를 형성하고, HDP 산화막으로 매립하여 소자 분리막을 형성하는 방법이다. 그런데, 반도체 소자, 예컨데 NAND형 플래쉬 메모리 소자의 집적도가 증가함에 따라 소자의 특성을 좌우하는 액티브 영역의 면적이 작아지고 있어 STI 공정을 적용하더라도 액티브 영역과 필드 영역의 피치(pitch)가 작아지게 된다. 따라서, 소자의 특성 확보를 위해 액티브 영역의 면적을 증가시켜야 한다. 그런데, 소자의 면적을 증가시키지 않고 액티브 영역의 면적을 증가시키면 상대적으로 필드 영역이 작아지면서 트렌치에 HDP 산화막 갭필시 보이드가 발생하게 된다. 반대로, 필드 영역의 면적을 늘리면 액티브 영역의 면적이 작아져 소자의 특성에 좋지 못한 영향을 줄 수 있다.
본 발명의 목적은 소자의 면적을 증가시키지 않고 필드 영역의 면적을 감소시키지 않으면서 액티브 영역의 면적을 증가시킬 수 있는 반도체 소자의 제조 방법 을 제공하는데 있다.
상술한 목적을 달성하기 위해 본 발명에서는 액티브 영역과 필드 영역을 확정하기 위한 소자 분리막을 STI 공정을 이용하여 형성한 후 액티브 영역의 반도체 기판을 식각하여 곡면 구조로 형성함으로써 액티브 영역의 면적을 증가시켜 같은 집적도를 유지하면서 소자의 전기적 특성을 향상시킨다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판상의 소정 영역에 트렌치를 형성한 후 절연막을 매립하여 액티브 영역과 필드 영역을 확정하는 소자 분리막을 형성하는 단계; 및 상기 액티브 영역의 반도체 기판을 소정 깊이로 식각하되, 표면이 곡면이 되도록 식각하는 단계를 포함한다.
상기 반도체 기판의 식각 공정은 습식 또는 건식 식각 공정을 이용한다.
상기 건식 식각 공정은 블랭킷 식각을 실시하거나 하드 마스크를 필드 영역 상부에 형성한 후 실시한다.
상기 건식 식각 공정은 Cl2, HBr, CF4, SF6, O2, Ar 가스를 이용하여 실시한다.
상기 반도체 기판을 식각한 후 상기 반도체 기판 표면의 데미지를 보상하기 위한 산화 공정을 실시하고, 상기 산화 공정에 의해 성장된 산화막을 제거하기 위 한 습식 식각 공정을 실시하는 단계를 더 포함한다.
상기 곡면으로 형성된 반도체 기판 상부에 터널 산화막 및 제 1 도전층을 형성한 후 패터닝하여 플로팅 게이트 패턴을 형성하는 단계; 및 전체 구조 상부에 유전체막을 형성한 후 제 2 도전층을 형성하고 패터닝하여 플로팅 게이트와 콘트롤 게이트가 적층된 스택 게이트를 형성하는 단계를 더 포함한다.
상기 액티브 영역의 반도체 기판을 소정 깊이로 식각하되, 상기 플로팅 게이트의 높이보다 깊게 식각하여 상기 플로팅 게이트가 상기 소자 분리막에 의해 고립되도록 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도로서, 플래쉬 메모리 소자의 제조 방법을 예를들어 설명한다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 패드 산화막(12) 및 패드 질화막(13)을 형성한다. 액티브 영역과 필드 영역을 확정하기 위한 소자 분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막(13) 및 패드 산화막(12)의 소정 영역을 식각한 후 노출된 반도체 기판(11)을 소정 깊이로 식각하여 트렌치를 형성한다. 트렌치 측벽에 월 산화막(도시안됨)을 형성한 후 트렌치가 매립되도록 전체 구조 상부에 절연막(14)을 형성한다.
도 1(b)를 참조하면, 절연막(14)을 연마하여 패드 질화막(13)을 노출시킨 후 패드 질화막(13)을 제거하고 세정 공정을 실시하여 트렌치 내부에 절연막(14)이 매립된 소자 분리막(14a)을 형성한다.
도 1(c)를 참조하면, 반도체 기판(11)의 표면이 곡면이 되도록 반도체 기판(11)을 식각한다. 이에 따라 액티브 영역의 면적이 증가한다. 여기서, 반도체 기판(11)의 표면을 곡면으로 형성하기 위해 습식 또는 건식 식각 방법을 이용한다. 건식 식각 공정을 이용할 경우 블랭킷 식각이나 폴리실리콘 하드 마스크를 필드 영역 상부에 형성한 후 건식 식각 공정을 실시한다. 이때, 식각 가스로는 Cl2, HBr, CF4, SF6, O2, Ar 등을 이용한다. 한편, 식각 공정에 의해 노출된 반도체 기판(11) 표면의 데미지를 보상하기 위해 산화 공정을 실시하고, 산화 공정에 의해 성장된 산화막을 제거하기 위한 습식 식각 공정을 실시한다.
도 1(d)를 참조하면, 곡면으로 형성된 반도체 기판(11) 상부에 터널 산화막(15), 제 1 도전층(16)을 형성한 후 패터닝하여 플로팅 게이트 패턴을 형성한다. 그리고, 전체 구조 상부에 유전체막(17)을 형성한 후 제 2 도전층(18)을 형성하고 패터닝하여 플로팅 게이트와 콘트롤 게이트가 적층된 스택 게이트를 형성한다.
도 2(a) 내지 도 2(d)는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 것이며, 플로팅 게이트가 소자 분리막 사이에 형성 될 수 있도록 액티브 영역의 반도체 기판을 플로팅 게이트의 높이보다 깊게 식각하여 곡면으로 형성한다.
도 2(a)를 참조하면, 반도체 기판(21) 상부에 패드 산화막(22) 및 패드 질화막(23)을 형성한다. 액티브 영역과 필드 영역을 확정하기 위한 소자 분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막(23) 및 패드 산화막(22)의 소정 영역을 식각한 후 노출된 반도체 기판(21)을 소정 깊이로 식각하여 트렌치를 형성한다. 트렌치 측벽에 월 산화막(도시안됨)을 형성한 후 트렌치가 매립되도록 전체 구조 상부에 절연막(24)을 형성한다.
도 2(b)를 참조하면, 절연막(24)을 연마하여 패드 질화막(23)을 노출시킨 후 패드 질화막(23)을 제거하고 세정 공정을 실시하여 트렌치 내부에 절연막(24)이 매립된 소자 분리막(24a)을 형성한다.
도 2(c)를 참조하면, 반도체 기판(21)이 곡면이 되도록 반도체 기판(21)을 식각하되, 이후 형성될 플로팅 게이트가 소자 분리막(24a) 사이에 형성될 수 있도록 플로팅 게이트의 높이보다 깊게 반도체 기판(21)을 식각한다. 여기서, 반도체 기판(21)을 플로팅 게이트의 높이보다 깊게 식각하고 표면을 곡면으로 형성하기 위해 습식 또는 건식 식각 방법을 이용한다. 건식 식각 공정을 이용할 경우 블랭킷 식각이나 폴리실리콘 하드 마스크를 소자 분리막(24a) 상부에 형성한 후 건식 식각 공정을 실시한다. 이때, 식각 가스로는 Cl2, HBr, CF4, SF6, O2, Ar 등을 이용한다. 한편, 식각 공정에 의해 노출된 반도체 기판(21) 표면의 데미지를 보상하기 위해 산화 공정을 실시하고, 산화 공정에 의해 성장된 산화막을 제거하기 위한 습식 식각 공정을 실시한다.
도 2(d)를 참조하면, 곡면으로 형성된 반도체 기판(21) 상부에 터널 산화막(25), 제 1 도전층(26)을 형성한 후 패터닝하여 소자 분리막(24a) 사이에 플로팅 게이트 패턴을 형성한다. 그리고, 전체 구조 상부에 유전체막(27)을 형성한 후 제 2 도전층(28)을 형성하고 패터닝하여 플로팅 게이트와 콘트롤 게이트가 적층된 스택 게이트를 형성한다. 이에 따라 플로팅 게이트가 소자 분리막(24a) 사이에 고립된 형태로 형성된다.
상술한 바와 같이 본 발명에 의하면 액티브 영역의 반도체 기판을 소정 깊이로 식각하면서 표면이 곡면이 되도록 하여 소자의 전체 면적을 증가시키지 않고 필드 영역을 감소시키지 않으면서 액티브 영역의 면적을 증가시킬 수 있어 반도체 소자의 집적도를 향상시킬 수 있고, 전기적 특성을 향상시켜 안정적인 소자를 제조할 수 있다.

Claims (7)

  1. 반도체 기판상의 소정 영역에 트렌치를 형성한 후 절연막을 매립하여 액티브 영역과 필드 영역을 확정하는 소자 분리막을 형성하는 단계; 및
    상기 액티브 영역의 반도체 기판을 소정 깊이로 식각하되, 표면이 곡면이 되도록 식각하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 반도체 기판의 식각 공정은 습식 또는 건식 식각 공정을 이용하는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서, 상기 건식 식각 공정은 블랭킷 식각을 실시하거나 하드 마스크를 필드 영역 상부에 형성한 후 실시하는 반도체 소자의 제조 방법.
  4. 제 2 항에 있어서, 상기 건식 식각 공정은 Cl2, HBr, CF4, SF6, O2, Ar 가스를 이용하여 실시하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 반도체 기판을 식각한 후 상기 반도체 기판 표면의 데미지를 보상하기 위한 산화 공정을 실시하고, 상기 산화 공정에 의해 성장된 산화막을 제거하기 위한 습식 식각 공정을 실시하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서, 상기 곡면으로 형성된 반도체 기판 상부에 터널 산화막 및 제 1 도전층을 형성한 후 패터닝하여 플로팅 게이트 패턴을 형성하는 단계; 및
    전체 구조 상부에 유전체막을 형성한 후 제 2 도전층을 형성하고 패터닝하여 플로팅 게이트와 콘트롤 게이트가 적층된 스택 게이트를 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  7. 제 1 항 또는 제 6 항에 있어서, 상기 액티브 영역의 반도체 기판을 소정 깊이로 식각하되, 상기 플로팅 게이트의 높이보다 깊게 식각하여 상기 플로팅 게이트가 상기 소자 분리막에 의해 고립되도록 형성하는 반도체 소자의 제조 방법.
KR1020050027702A 2005-04-01 2005-04-01 반도체 소자의 제조 방법 KR100676598B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050027702A KR100676598B1 (ko) 2005-04-01 2005-04-01 반도체 소자의 제조 방법
US11/295,359 US7595252B2 (en) 2005-04-01 2005-12-05 Method of manufacturing a semiconductor memory device
JP2005357288A JP5013708B2 (ja) 2005-04-01 2005-12-12 半導体素子の製造方法
CNA2005101362388A CN1841705A (zh) 2005-04-01 2005-12-23 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027702A KR100676598B1 (ko) 2005-04-01 2005-04-01 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060105226A KR20060105226A (ko) 2006-10-11
KR100676598B1 true KR100676598B1 (ko) 2007-01-30

Family

ID=37030638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027702A KR100676598B1 (ko) 2005-04-01 2005-04-01 반도체 소자의 제조 방법

Country Status (4)

Country Link
US (1) US7595252B2 (ko)
JP (1) JP5013708B2 (ko)
KR (1) KR100676598B1 (ko)
CN (1) CN1841705A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937818B1 (ko) * 2007-08-20 2010-01-20 주식회사 하이닉스반도체 플래시 메모리 소자 및 그의 제조 방법
US20110133266A1 (en) * 2009-12-03 2011-06-09 Sanh Tang Flash Memory Having a Floating Gate in the Shape of a Curved Section
CN102064088B (zh) * 2010-10-11 2012-10-24 山东华光光电子有限公司 一种干法刻蚀与湿法腐蚀混合制备蓝宝石图形衬底的方法
CN105244278B (zh) * 2014-07-08 2018-06-12 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN113471138B (zh) * 2021-07-05 2023-10-24 长鑫存储技术有限公司 半导体基底的制备方法及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065026A (ja) 1996-08-19 1998-03-06 Sanyo Electric Co Ltd 不揮発性半導体記憶装置の製造方法
JP2002134634A (ja) 2000-10-25 2002-05-10 Nec Corp 半導体装置及びその製造方法
KR20020095688A (ko) * 2001-06-15 2002-12-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878542A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 不揮発性半導体装置
JPH0888285A (ja) * 1994-09-17 1996-04-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US5710076A (en) * 1996-09-03 1998-01-20 Industrial Technology Research Institute Method for fabricating a sub-half micron MOSFET device with global planarization of insulator filled shallow trenches, via the use of a bottom anti-reflective coating
TW468202B (en) * 1999-06-17 2001-12-11 Koninkl Philips Electronics Nv Method of manufacturing electronic devices, and apparatus for carrying out such a method
JP2001077217A (ja) * 1999-09-07 2001-03-23 Sanyo Electric Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP2002009178A (ja) * 2000-06-21 2002-01-11 Toshiba Corp 半導体装置の製造方法
US20020090797A1 (en) * 2001-01-09 2002-07-11 Hsin-Huei Chen Method for protecting insulation corners of shallow trenches by oxidation of poly silicon
KR100426483B1 (ko) 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100487532B1 (ko) * 2002-07-29 2005-05-03 삼성전자주식회사 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법
DE10333549B3 (de) 2003-07-23 2005-01-13 Infineon Technologies Ag Charge-Trapping-Speicherzelle
US7250651B2 (en) * 2004-08-19 2007-07-31 Infineon Technologies Ag Semiconductor memory device comprising memory cells with floating gate electrode and method of production
KR100605499B1 (ko) * 2004-11-02 2006-07-28 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065026A (ja) 1996-08-19 1998-03-06 Sanyo Electric Co Ltd 不揮発性半導体記憶装置の製造方法
JP2002134634A (ja) 2000-10-25 2002-05-10 Nec Corp 半導体装置及びその製造方法
KR20020095688A (ko) * 2001-06-15 2002-12-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법

Also Published As

Publication number Publication date
JP2006287185A (ja) 2006-10-19
US20060223277A1 (en) 2006-10-05
CN1841705A (zh) 2006-10-04
US7595252B2 (en) 2009-09-29
KR20060105226A (ko) 2006-10-11
JP5013708B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP4371361B2 (ja) フラッシュメモリ素子のフローティングゲート形成方法
KR20060011537A (ko) 반도체소자의 소자분리 방법
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
KR101002474B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100966957B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR100676598B1 (ko) 반도체 소자의 제조 방법
KR100772554B1 (ko) 비휘발성 메모리 소자의 소자 분리막 형성방법
KR100875079B1 (ko) 플래시 메모리 소자의 제조 방법
KR100898674B1 (ko) 반도체 소자의 제조 방법
KR100642461B1 (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR100811441B1 (ko) 플래시 메모리 소자 및 그것의 제조 방법
KR100646965B1 (ko) 플래시 메모리 소자의 제조 방법
US20080102617A1 (en) Method of Fabricating Flash Memory Device
KR100958632B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100804155B1 (ko) 반도체 소자의 제조방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR20050075631A (ko) 자기정렬 방식으로 플로팅 게이트를 형성하는 플래쉬메모리 소자의 제조 방법
KR100524916B1 (ko) 반도체 집적회로의 트렌치 소자분리방법
KR100826779B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100898660B1 (ko) 낸드 플래시 메모리 소자의 제조방법
KR20080061209A (ko) 반도체 소자의 트렌치 형성 방법
KR20080081400A (ko) 반도체 소자의 제조방법
KR20070099176A (ko) 플래쉬 메모리 소자의 제조방법
KR20060113268A (ko) 리세스게이트를 구비한 반도체장치의 제조 방법
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee