CN105244278B - Pmos晶体管的形成方法 - Google Patents

Pmos晶体管的形成方法 Download PDF

Info

Publication number
CN105244278B
CN105244278B CN201410323237.3A CN201410323237A CN105244278B CN 105244278 B CN105244278 B CN 105244278B CN 201410323237 A CN201410323237 A CN 201410323237A CN 105244278 B CN105244278 B CN 105244278B
Authority
CN
China
Prior art keywords
groove
pmos transistor
semiconductor substrate
forming method
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410323237.3A
Other languages
English (en)
Other versions
CN105244278A (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410323237.3A priority Critical patent/CN105244278B/zh
Publication of CN105244278A publication Critical patent/CN105244278A/zh
Application granted granted Critical
Publication of CN105244278B publication Critical patent/CN105244278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种PMOS晶体管的形成方法，包括：提供半导体衬底，该半导体衬底上形成有栅极结构；采用干法刻蚀对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；采用湿法刻蚀对所述凹槽侧壁的半导体衬底进行腐蚀；在所述凹槽中填充压应力材料；其中，在所述干法刻蚀之后且湿法刻蚀之前，和/或在所述湿法刻蚀之后且填充所述压应力材料之前，还包括：对所述凹槽底部和侧壁的半导体衬底进行氧化以形成氧化层；去除所述氧化层。本发明能够移除或减少刻蚀形成凹槽的过程对硅表面造成的损伤，可以为后续的外延工艺提供更好的表面条件。

Description

PMOS晶体管的形成方法
技术领域
本发明涉及半导体工艺技术，尤其涉及一种PMOS晶体管的形成方法。
背景技术
嵌入式锗硅源漏PMOS晶体管技术目前受到了广泛关注，其主要是在源区和漏区的凹槽中填充锗硅(SiGe)以提升器件性能。尤其而言，在45nm节点以及更高水平工艺下，嵌入式锗硅源漏PMOS晶体管技术能够更加有效地压缩沟道。另外，在嵌入式锗硅源漏PMOS晶体管中，源区和漏区的凹槽可以呈Σ状，由于Σ状的凹槽在侧墙(spacer)下方具有较大的倒角(undercut)，因而可以进一步加强沟道的应力，有利于改善器件性能。
现有技术中，主要通过干法刻蚀后再湿法刻蚀的方法来形成Σ状的凹槽，但是，干法刻蚀将决定最终的Σ形状的(111)晶面位置，而且干法刻蚀会损伤硅表面，这将导致SiGe的生长缺陷或者不均匀的外延种晶层(epi seed layer)。
发明内容
本发明要解决的技术问题是提供一种PMOS晶体管的形成方法，能够移除或减少刻蚀形成凹槽的过程对硅表面造成的损伤，可以为后续的外延工艺提供更好的表面条件。
为解决上述技术问题，本发明提供了一种PMOS晶体管的形成方法，包括：
提供半导体衬底，该半导体衬底上形成有栅极结构；
采用干法刻蚀对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
采用湿法刻蚀对所述凹槽侧壁的半导体衬底进行腐蚀；
在所述凹槽中填充压应力材料；
其中，在所述干法刻蚀之后且湿法刻蚀之前，和/或在所述湿法刻蚀之后且填充所述压应力材料之前，还包括：
对所述凹槽底部和侧壁的半导体衬底进行氧化以形成氧化层；
去除所述氧化层。
根据本发明的一个实施例，所述氧化层的形成工艺为快速热氧化、炉管氧化、UVO氧化、臭氧氧化或臭氧结合水氧化。
根据本发明的一个实施例，所述氧化层的形成工艺为快速热氧化，该快速热氧化的温度为600℃至1100℃，时间为10s至200s，压强为2torr至20atm。
根据本发明的一个实施例，使用氢氟酸去除所述氧化层。
根据本发明的一个实施例，所述湿法刻蚀采用的刻蚀溶液为TMAH溶液。
根据本发明的一个实施例，所述压应力材料为SiGe。
根据本发明的一个实施例，所述压应力材料的形成工艺为外延生长。
根据本发明的一个实施例，在所述凹槽中填充压应力材料之后，该方法还包括：在所述栅极结构两侧的压应力材料中注入P型离子，以形成源区和漏区。
根据本发明的一个实施例，所述凹槽的侧壁呈Σ状。
与现有技术相比，本发明具有以下优点：
本发明实施例的PMOS晶体管的形成方法中，在栅极结构两侧形成凹槽的过程中，在干法刻蚀和/或湿法刻蚀后对凹槽周围的半导体衬底进行氧化，然后再将氧化得到的氧化层移除，从而移除或减少刻蚀过程中对半导体衬底造成的损伤，有利于后续形成质量更好的压应力材料，例如SiGe。
附图说明
图1是本发明实施例的PMOS晶体管的形成方法的流程示意图；
图2至图8是本发明实施例的PMOS晶体管的形成方法中各步骤对应的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
参考图1，本实施例的PMOS晶体管的形成方法包括如下步骤：
步骤S11，提供半导体衬底，该半导体衬底上形成有栅极结构；
步骤S12，采用干法刻蚀对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
步骤S13，对所述凹槽底部和侧壁的半导体衬底进行氧化以形成第一氧化层，之后去除该第一氧化层；
步骤S14，采用湿法刻蚀对所述凹槽侧壁的半导体衬底进行腐蚀；
步骤S15，对所述凹槽底部和侧壁的半导体衬底进行氧化以形成第二氧化层，之后去除该第二氧化层；
步骤S16，在所述凹槽中填充压应力材料。
下面结合图2至图8进行详细说明。
首先参考图2，提供半导体衬底10，其上形成有栅极结构11。其中，半导体衬底10可以是各种半导体制造工艺中常用的衬底，本实施例中为硅衬底，但并不限于此。
作为一个非限制性的实例，该栅极结构11可以包括：栅介质层111、位于栅介质层111上的栅电极112以及位于栅介质层111和栅电极112周围的侧墙113。此外，栅电极112上还可以形成有保护层114。
仍然参考图2，采用干法刻蚀对栅极结构11两侧的半导体衬底10进行刻蚀，以形成凹槽12。
参考图3，对凹槽12周围的半导体衬底10进行氧化，从而在凹槽12的底部、侧壁上形成第一氧化层121。本实施例中半导体衬底10为硅衬底，相应地，第一氧化层121的材料为氧化硅。
其中，第一氧化层121的形成工艺可以是快速热氧化(RTO)、炉管氧化、UVO氧化、臭氧氧化或臭氧结合水氧化。优选地，可以采用快速热氧化工艺形成第一氧化层121，相应的优选工艺参数如下：温度为600℃至1100℃，时间为10s至200s，压强为2torr至20atm。
参考图4，将第一氧化层121(参见图3)移除，使得凹槽12底部和侧壁暴露出半导体衬底10。作为一个非限制性的实例，可以采用氢氟酸去除第一氧化层121，优选地，可以采用稀释的氢氟酸(DHF)去除第一氧化层121。
经过上述氧化过程之后，由干法刻蚀造成的对凹槽12周围半导体衬底10的损伤被移除。
参考图5，采用湿法刻蚀对凹槽12周围的半导体衬底10进行腐蚀。作为一个非限制性的实例，可以采用四甲基氢氧化铵(TMAH)溶液完成该湿法刻蚀。
经过湿法刻蚀之后，凹槽12的侧壁向外凹陷，例如可以延伸至侧墙113下方，使得凹槽12的侧壁呈Σ状。
参考图6，对凹槽12周围的半导体衬底10进行第二步氧化，从而在凹槽12的底部、侧壁上形成第二氧化层122。本实施例中半导体衬底10为硅衬底，相应地，第二氧化层122的材料为氧化硅。
其中，第二氧化层122的形成工艺可以是快速热氧化(RTO)、炉管氧化、UVO氧化、臭氧(Ozone)氧化或臭氧结合水(Ozone/H2O)氧化。优选地，可以采用快速热氧化工艺形成第二氧化层122，相应的优选工艺参数如下：温度为600℃至1100℃，时间为10s至200s，压强为2torr至20atm。
参考图7，将第二氧化层122(参见图6)移除，使得凹槽12的底部和侧壁暴露出半导体衬底10。作为一个非限制性的实例，可以采用氢氟酸去除第二氧化层122，优选地，可以采用稀释的氢氟酸(DHF)去除第二氧化层122。
经过上述第二步氧化工艺之后，由干法刻蚀以及湿法刻蚀造成的对凹槽12周围半导体衬底10的损伤被进一步移除。
参考图8，在凹槽12(参见图7)中填充压应力材料13。作为一个非限制性的实例，压应力材料13可以是SiGe，其形成工艺可以是外延生长。
由于在干法刻蚀和湿法刻蚀之后对凹槽周围的半导体衬底10进行了氧化，因而干法刻蚀和湿法刻蚀造成的损伤被至少部分移除，使得凹槽底部和侧壁暴露出的半导体衬底10的表面条件更好，更有利于外延生长形成压应力材料13，避免外延生长过程中出现生长缺陷或者外延种晶层出现不均匀的问题。
之后，还可以在栅极结构11两侧的压应力材料13中注入P型离子，例如硼离子，以形成PMOS晶体管的源区和漏区。后续的工艺步骤是本领域技术人员公知的常规工艺步骤，这里不再赘述。
上述实施例虽然在干法刻蚀和湿法刻蚀都加入了氧化以及去除氧化层的工艺步骤，需要说明的是，在其他工艺步骤不变的前提下，也可以仅在干法刻蚀之后或者仅在湿法刻蚀之后进行氧化和去除氧化层的工艺。
例如，一个具体实例中的工艺流程可以如下：干法刻蚀形成凹槽；对凹槽周围的半导体衬底进行氧化以形成氧化层；之后去除该氧化层，然后采用湿法刻蚀对凹槽周围的半导体衬底做腐蚀；接下来在凹槽中填充压应力材料。
或者，另一个实例中的工艺流程可以如下：干法刻蚀形成凹槽；采用湿法刻蚀对凹槽周围的半导体衬底做腐蚀；接下来对凹槽周围的半导体衬底进行氧化以形成氧化层；之后去除该氧化层，然后在凹槽中填充压应力材料。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种PMOS晶体管的形成方法，包括：
提供半导体衬底，该半导体衬底上形成有栅极结构；
采用干法刻蚀对所述栅极结构两侧的半导体衬底进行刻蚀，以形成凹槽；
采用湿法刻蚀对所述凹槽侧壁的半导体衬底进行腐蚀；
在所述凹槽中填充压应力材料；
其特征在于，在所述干法刻蚀之后且湿法刻蚀之前，和在所述湿法刻蚀之后且填充所述压应力材料之前，还包括：
对所述凹槽底部和侧壁的半导体衬底进行氧化以形成氧化层；
去除所述氧化层。
2.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述氧化层的形成工艺为快速热氧化、炉管氧化、UVO氧化、臭氧氧化或臭氧结合水氧化。
3.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述氧化层的形成工艺为快速热氧化，该快速热氧化的温度为600℃至1100℃，时间为10s至200s，压强为2torr至20atm。
4.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，使用氢氟酸去除所述氧化层。
5.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述湿法刻蚀采用的刻蚀溶液为TMAH溶液。
6.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述压应力材料为SiGe。
7.根据权利要求6所述的PMOS晶体管的形成方法，其特征在于，所述压应力材料的形成工艺为外延生长。
8.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，在所述凹槽中填充压应力材料之后还包括：
在所述栅极结构两侧的压应力材料中注入P型离子，以形成源区和漏区。
9.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述凹槽的侧壁呈Σ状。
CN201410323237.3A 2014-07-08 2014-07-08 Pmos晶体管的形成方法 Active CN105244278B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410323237.3A CN105244278B (zh) 2014-07-08 2014-07-08 Pmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410323237.3A CN105244278B (zh) 2014-07-08 2014-07-08 Pmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN105244278A CN105244278A (zh) 2016-01-13
CN105244278B true CN105244278B (zh) 2018-06-12

Family

ID=55041877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410323237.3A Active CN105244278B (zh) 2014-07-08 2014-07-08 Pmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN105244278B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034010B (zh) * 2018-01-11 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110459477B (zh) * 2019-08-05 2022-10-21 上海华力集成电路制造有限公司 半导体器件的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680521B2 (ja) * 1997-10-29 2005-08-10 セイコーエプソン株式会社 半導体装置の製造方法
KR100676598B1 (ko) * 2005-04-01 2007-01-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102024848A (zh) * 2010-11-04 2011-04-20 天津环鑫科技发展有限公司 用于功率器件的沟槽结构及其制造方法
CN102810481B (zh) * 2011-06-02 2016-03-30 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN105244278A (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
US7691752B2 (en) Methods of forming improved EPI fill on narrow isolation bounded source/drain regions and structures formed thereby
KR100853485B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
US8450166B2 (en) Method of fabricating semiconductor devices
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
JP2011044706A (ja) 高ゲルマニウム濃度のＳｉＧｅストレッサの形成方法
US8372722B2 (en) Method for fabricating a semiconductor device
CN103545212A (zh) 半导体器件制造方法
US9502244B2 (en) Manufacturing method for forming semiconductor structure
US8426284B2 (en) Manufacturing method for semiconductor structure
US10332980B2 (en) EPI integrality on source/drain region of FinFET
US20080237741A1 (en) Methods of forming improved epi fill on narrow isolation bounded source/drain regions and structures formed thereby
CN105244278B (zh) Pmos晶体管的形成方法
CN103646856A (zh) 一种改善应变层界面缺陷的方法
CN105244261A (zh) 半导体器件的制备方法
JP2011165859A (ja) 半導体装置及びその製造方法
CN103871850B (zh) PMOS制造工艺中减少e‑SiGe晶格缺陷的方法
US9419139B2 (en) Nitride layer protection between PFET source/drain regions and dummy gate during source/drain etch
CN104752352A (zh) 半导体器件及其制作方法
TWI515775B (zh) 半導體結構之製作方法
CN104779162B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
US20170263730A1 (en) Semiconductor process
US10460925B2 (en) Method for processing semiconductor device
CN104037130A (zh) Cmos晶体管的制作方法
TWI521704B (zh) 一種半導體元件的製作方法
CN105336776A (zh) Pmos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant