CN105244261A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN105244261A
CN105244261A CN201410273962.4A CN201410273962A CN105244261A CN 105244261 A CN105244261 A CN 105244261A CN 201410273962 A CN201410273962 A CN 201410273962A CN 105244261 A CN105244261 A CN 105244261A
Authority
CN
China
Prior art keywords
mark
preparation
polysilicon
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410273962.4A
Other languages
English (en)
Other versions
CN105244261B (zh
Inventor
范晓
陈昊瑜
王奇伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410273962.4A priority Critical patent/CN105244261B/zh
Publication of CN105244261A publication Critical patent/CN105244261A/zh
Application granted granted Critical
Publication of CN105244261B publication Critical patent/CN105244261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种半导体器件的制备方法，通过在刻蚀多晶硅层形成多晶硅栅的过程中，保证刻蚀区避开零层对准标识，使得刻蚀形成的多晶硅栅仍将该零层对准标识覆盖，将由于零层对准标识造成的晶片的高度差引入到多晶硅栅中，然后在后续层间介质填充和平坦化过程中消除该高度差，从而通过优选多晶硅层的设计和零层对准标识的深度，简化了传统零层对准工艺中零层对准标识的氧化硅填充、平坦化以及湿法刻蚀等步骤，实现了无浅沟槽隔离的半导体器件制备工艺，工艺过程简单，成本较低。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
在半导体技术领域中，浅沟槽隔离技术可以有效地减少和消除了半导体平面制造中的寄生场效应晶体管效应。它的基本工艺过程是利用干法刻蚀在硅片表面刻蚀出深0.1um～0.5um的隔离沟，接着在隔离沟表面生长线性氧化层，用化学气相沉积法填充氧化硅，并用化学机械抛光来实现平坦化。然而，对于某些特殊产品，如CMOS图像传感器，浅沟槽隔离技术会引入许多表面能级以及晶格损伤，对产品某些关键参数产生不良影响，这些参数包括暗电流和白像素点。因此，这类产品大多采用离子注入隔离作为有效解决上述问题的途经。
目前，为实现这类产品的生产，就需要用到零层对准工艺。传统的零层对准工艺，在多晶硅沉积(PolyDeposition)步骤前，零层对准标识(AlignmentMark)中都会被填充上氧化硅来弥补晶片表面的高度差，用于避免在多晶硅刻蚀(PolyEtch)过程中侧墙和多晶硅残留的形成。然而，在零层对准标识中填充氧化硅，需要通过化学气相沉积、化学机械抛光以及湿法刻蚀等工艺，从而造成工艺流程复杂化以及生产成本增加的问题。
中国专利(公开号：CN102221792A)公开了一种在半导体光刻工艺中进行的对准方法，应用在半导体器件有源区AA及AA形成之前的离子注入层的光刻工艺时的对准过程，光刻机将具有AA或AA形成之前的离子注入层图形的光掩膜上的对准标记与制作在晶圆边缘的对准标记进行对准后光刻，其中在晶圆边缘的对准标记的制作步骤为：采用激光标记的方式在晶圆表面制作晶圆标识的同时，采用激光标记的方式在晶圆边缘表面刻出对准标记。该发明提供的方法省略制作零层对准标记的一系列光刻、蚀刻和清洗等工序，在不复杂、无额外制作费用及不耗时的情况下得到对准标记，用于AA及AA之间的离子注入层的光刻工艺过程中的对准，使得制作半导体器件的周期变短、费用减少且简单。
中国专利(公开号：CN101958237A)公开了一种形成光刻对准标记的方法，包括如下步骤:步骤1，在硅衬底上预先生长一层或多层薄膜：步骤2，通过光刻、刻蚀形成一个凸起的零层标记，这个标记用于埋层和外延后第一层的光刻对位标记；步骤3，外延生长，在硅衬底和凸起的零层标记上外延生长形成外延层。该方法利用外延选择性生长的特点,造成凸起的对准标记上不能或不能完全外延生长进而与周边正常的外延层形成较高的对比度来提高光刻对准能力。
上述两件专利均未解决现有技术中为避免多晶硅刻蚀过程中侧墙和多晶硅残留的形成，需要通过化学气相沉积、化学机械抛光以及湿法刻蚀等工艺在零层对准标识中填充氧化硅，从而造成工艺流程复杂化以及生产成本增加的问题。
发明内容
针对上述存在的问题，本发明公开一种半导体器件的制备方法，以克服现有技术中为弥补晶片表面的高度差，需要通过化学气相沉积、化学机械抛光以及湿法刻蚀等工艺在零层对准标识中填充氧化硅，从而造成工艺流程复杂化以及生产成本增加的问题。
为了实现上述目的，本申请记载了一种半导体器件的制备方法，包括如下步骤：
提供一半导体衬底；
于所述半导体衬底的上表面刻蚀出零层对准标识；
利用所述零层对准标识实现光刻和量测机台对所述半导体衬底的对准，完成多晶硅栅形成之前的离子注入工艺；
继续沉积多晶硅层覆盖所述半导体衬底的上表面；
部分刻蚀所述多晶硅层至所述半导体衬底的上表面以形成多晶硅栅；
其中，所述多晶硅栅覆盖所述零层对准标识的表面。
上述的半导体器件的制备方法，其中，利用光刻胶作为掩膜于所述半导体衬底的上表面刻蚀出零层对准标识。
上述的半导体器件的制备方法，其中，采用干法刻蚀工艺于所述半导体衬底的上表面刻蚀出深度为0.08-0.12μm的零层对准标识。
上述的半导体器件的制备方法，其中，所述零层对准标识的边缘与所述多晶硅栅的边缘之间的最短距离大于或等于50nm。
上述的半导体器件的制备方法，其中，采用光刻胶或者光刻胶加硬膜作为掩膜部分刻蚀所述多晶硅层至所述半导体衬底的上表面以形成多晶硅栅。
上述的半导体器件的制备方法，其中，部分刻蚀所述多晶硅层至所述半导体衬底的上表面以形成多晶硅栅的同时，于所述半导体衬底上形成一多晶硅对准标识。
上述的半导体器件的制备方法，其中，所述制备方法应用于制备CMOS图像传感器。
上述发明具有如下优点或者有益效果：
本发明公开的半导体器件的制备方法，通过在刻蚀多晶硅层形成多晶硅栅的过程中，保证刻蚀区避开零层对准标识，使得刻蚀形成的多晶硅栅仍将该零层对准标识覆盖，将由于零层对准标识造成的晶片的高度差引入到多晶硅栅中，然后在后续层间介质(InterLayerDielectric，ILD)填充和平坦化过程中消除该高度差，从而通过优选多晶硅层的设计和零层对准标识的深度，简化了传统零层对准工艺中零层对准标识的氧化硅填充、平坦化以及湿法刻蚀等步骤，且提高了工艺过程中的对准精度，实现了无浅沟槽隔离的半导体器件制备工艺，工艺过程简单，成本较低。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1-4是本发明实施例中制备半导体器件的方法的流程结构示意图；
图2a是图2的俯视图示意图；
图4a是图4的俯视图示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
图1-4是本发明实施例中制备半导体器件的方法的流程结构示意图；如图1-4所示：
本实施例涉及一种半导体器件的制备方法，可应用于CMOS图像传感器(CIS)的制备工艺，具体包括如下步骤：
步骤S1，提供一半导体衬底1，在本发明的实施例中，该半导体衬底1为一硅片，如图1所示的结构。
步骤S2，于该半导体衬底1的上表面刻蚀出零层对准标识(AlignmentMark)2，在本发明的实施例中，具体刻蚀该零层对准标识2的步骤具体为，旋涂一层光刻胶覆盖该半导体衬底1的上表面，经曝光、显影后，形成具有零层对准标识图形的光阻，采用该具有对准图形的光阻作为掩膜层，通过干法刻蚀工艺在上述半导体衬底1的上表面刻蚀出深度为0.08-0.12μm(0.08μm、0.09μm、0.1μm或者0.12μm等)的零层对准标识2，该零层对准标识2用于实现光刻和量测机台对上述半导体衬底的对准，以完成多晶硅栅形成前的离子注入工艺和必要的量测过程，如图2所示的结构,为了更加清晰的示意该对准标记2的结构，本发明还提供图2的俯视图结构示意图图2a。
在本发明的实施例中，零层对准标识的刻蚀深度控制在0.1μm左右，既可以获得足够的标识(mark)清晰度，又不会造成过高的硅片表面的高度差。
步骤S3，利用上述零层对准标识2实现光刻和量测机台对剩余的半导体衬底1＇的对准，完成多晶硅栅(poly)形成之前的离子注入工艺，即利用该零层对准标识2实现剩余的半导体衬底1＇后层的对准，在本发明的实施例中，零层对准标识2中无须填充氧化硅，即无需通过化学气相沉积、化学机械抛光以及湿法刻蚀等工艺来弥补半导体衬底表面的高度差，从而节约了工艺流程。
步骤S4，于上述剩余的半导体衬底1＇的表面生长一层栅氧化层(图中未示出)后，继续沉积多晶硅层3覆盖该栅氧化层的上表面，位于零层对准标识2上方的多晶硅层与其他位置的多晶硅会产生高度差，在本发明的实施例中，可以根据具体工艺需求选择是否于该多晶硅层3上表面沉积一层硬质掩膜(HardMask，简称HM)，如图3所示的结构。
步骤S5，旋涂光刻胶覆盖该多晶硅层3的上表面，通过位于半导体衬底上的对准标记2实现多晶硅层3的对准曝光(曝光区避开零层对准标识2所在的区域，即避开多晶硅层中产生高度差的区域)、显影、形成具有栅极图形以及具有对准标识图形的光阻，然后以该具有栅极图形的光阻为掩膜，依次刻蚀硬质掩膜(若步骤S4中沉积了硬质掩膜)以及多晶硅层3、栅氧化层至剩余的半导体衬底1＇的上表面以形成多晶硅栅3＇和多晶硅对准标识4(图4中未示出)，刻蚀后，该多晶硅栅3＇覆盖零层对准标识2的表面，即在刻蚀多晶硅层形成多晶硅栅3＇的过程中，覆盖在零层对准标识2上方的多晶硅层不会被刻蚀，且此时零层对准标识2的边缘与多晶硅栅3＇的边缘之间的最短距离d大于或等于50nm(例如50nm、60nm、70nm或80nm等),去除剩余的硬质掩膜和光刻胶后，形成如图4和如图4a(俯视图)所示的结构。
在本发明的实施例中，该多晶硅对准标识4为突出于硅片表面的对准标识，用于多晶硅栅后层的对准，且由于位于零层对准标记上方的多晶硅层不进行刻蚀，从而将硅片底部由于零层对准标记造成的高度差引入到多晶硅栅中，进而避免了无氧化硅填充零层对准标识而引入无规则的侧墙和残留物，影响光刻和量测机台的对准，甚至引入缺陷的现象。
综上所述，本发明公开的半导体器件的制备方法，通过在刻蚀多晶硅层形成多晶硅栅的过程中，保证刻蚀区避开零层对准标识，使得刻蚀形成的多晶硅栅仍将该零层对准标识覆盖，将由于零层对准标识造成的晶片的高度差引入到多晶硅栅中，然后在后续层间介质填充和平坦化过程中消除该高度差，从而通过优选多晶硅层的设计和零层对准标识的深度，简化了传统零层对准工艺中零层对准标识的氧化硅填充、平坦化以及湿法刻蚀等步骤，实现了无浅沟槽隔离的半导体器件制备工艺，工艺过程简单，成本较低。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种半导体器件的制备方法，其特征在于，包括如下步骤：
提供一半导体衬底；
于所述半导体衬底的上表面刻蚀出零层对准标识；
利用所述零层对准标识实现光刻和量测机台对所述半导体衬底的对准，完成多晶硅栅形成之前的离子注入工艺；
继续沉积多晶硅层覆盖所述半导体衬底的上表面；
部分刻蚀所述多晶硅层至所述半导体衬底的上表面以形成多晶硅栅；
其中，所述多晶硅栅覆盖所述零层对准标识的表面。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，利用光刻胶作为掩膜于所述半导体衬底的上表面刻蚀出零层对准标识。
3.如权利要求1所述的半导体器件的制备方法，其特征在于，采用干法刻蚀工艺于所述半导体衬底的上表面刻蚀出深度为0.08-0.12μm的零层对准标识。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述零层对准标识的边缘与所述多晶硅栅的边缘之间的最短距离大于或等于50nm。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，采用光刻胶或者光刻胶加硬膜作为掩膜部分刻蚀所述多晶硅层至所述半导体衬底的上表面以形成多晶硅栅。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，部分刻蚀所述多晶硅层至所述半导体衬底的上表面以形成多晶硅栅的同时，于所述半导体衬底上形成一多晶硅对准标识。
7.如权利要求1所述的半导体器件的制备方法，其特征在于，所述制备方法应用于制备CMOS图像传感器。
CN201410273962.4A 2014-06-18 2014-06-18 半导体器件的制备方法 Active CN105244261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410273962.4A CN105244261B (zh) 2014-06-18 2014-06-18 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410273962.4A CN105244261B (zh) 2014-06-18 2014-06-18 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN105244261A true CN105244261A (zh) 2016-01-13
CN105244261B CN105244261B (zh) 2019-06-28

Family

ID=55041861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410273962.4A Active CN105244261B (zh) 2014-06-18 2014-06-18 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN105244261B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128956A (zh) * 2016-08-31 2016-11-16 西安龙腾新能源科技发展有限公司 低成本绝缘栅场效应管(igbt)的制备方法
CN108346621A (zh) * 2017-01-24 2018-07-31 睿力集成电路有限公司 半导体器件及其制备方法
CN110854053A (zh) * 2019-11-19 2020-02-28 上海华力微电子有限公司 键合标记的制备方法、晶圆键合方法、键合标记及半导体器件
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573151B1 (en) * 2000-08-22 2003-06-03 Advanced Micro Devices, Inc. Method of forming zero marks
US20080242033A1 (en) * 2007-03-26 2008-10-02 Tower Semiconductor Ltd. Self-Aligned LDMOS Fabrication Method Integrated Deep-Sub-Micron VLSI Process, Using A Self-Aligned Lithography Etches And Implant Process
CN102024689A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 提高多晶硅栅制作工艺中对准性能的方法
CN103814444A (zh) * 2011-07-25 2014-05-21 密克罗奇普技术公司 高电压mosfet及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573151B1 (en) * 2000-08-22 2003-06-03 Advanced Micro Devices, Inc. Method of forming zero marks
US20080242033A1 (en) * 2007-03-26 2008-10-02 Tower Semiconductor Ltd. Self-Aligned LDMOS Fabrication Method Integrated Deep-Sub-Micron VLSI Process, Using A Self-Aligned Lithography Etches And Implant Process
CN102024689A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 提高多晶硅栅制作工艺中对准性能的方法
CN103814444A (zh) * 2011-07-25 2014-05-21 密克罗奇普技术公司 高电压mosfet及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128956A (zh) * 2016-08-31 2016-11-16 西安龙腾新能源科技发展有限公司 低成本绝缘栅场效应管(igbt)的制备方法
CN106128956B (zh) * 2016-08-31 2019-07-30 西安龙腾新能源科技发展有限公司 绝缘栅场效应管(igbt)的制备方法
CN108346621A (zh) * 2017-01-24 2018-07-31 睿力集成电路有限公司 半导体器件及其制备方法
CN108346621B (zh) * 2017-01-24 2020-11-13 长鑫存储技术有限公司 半导体器件及其制备方法
CN110854053A (zh) * 2019-11-19 2020-02-28 上海华力微电子有限公司 键合标记的制备方法、晶圆键合方法、键合标记及半导体器件
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN105244261B (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
US8101497B2 (en) Self-aligned trench formation
CN108807445B (zh) 图像传感器的形成方法
CN105244261A (zh) 半导体器件的制备方法
JP2011071304A (ja) 半導体装置およびその製造方法
CN102543667B (zh) 硅片上被对准层图形的形成方法
US9633893B2 (en) Method to protect against contact related shorts on UTBB
CN101924059A (zh) 一种场氧化隔离制造方法
US8252684B1 (en) Method of forming a trench by a silicon-containing mask
CN103227143B (zh) 浅沟槽隔离工艺
US9437674B2 (en) Insulating trench forming method
KR100555472B1 (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
KR100624327B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
US9472413B2 (en) Method for producing a pattern in an integrated circuit and corresponding integrated circuit
US20170018432A1 (en) Manufacturing method of semiconductor structure
KR100557541B1 (ko) 반도체소자의 제조방법
KR100568259B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR100728649B1 (ko) 반도체소자의 소자분리막 제조방법
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
US20180033633A1 (en) Method for planarizing material layer
US20230130629A1 (en) Method for Making Silicon Epitaxy of a FDSOI Device
US6974741B2 (en) Method for forming shallow trench in semiconductor device
KR100802221B1 (ko) 반도체 소자의 형성 방법
KR100562305B1 (ko) 반도체 소자 및 그 제조방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
CN114242651A (zh) 浅槽隔离结构制作方法及浅槽隔离结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant