CN108807445B - 图像传感器的形成方法 - Google Patents
图像传感器的形成方法 Download PDFInfo
- Publication number
- CN108807445B CN108807445B CN201810865024.1A CN201810865024A CN108807445B CN 108807445 B CN108807445 B CN 108807445B CN 201810865024 A CN201810865024 A CN 201810865024A CN 108807445 B CN108807445 B CN 108807445B
- Authority
- CN
- China
- Prior art keywords
- sti
- sacrificial layer
- etching
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000005530 etching Methods 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 239000003989 dielectric material Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 description 34
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种图像传感器的形成方法，包括：提供半导体衬底，在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，其中，所述半导体衬底包括逻辑区域与像素区域；采用第一刻蚀工艺对所述第二牺牲层、第一牺牲层以及所述半导体衬底进行刻蚀，以在所述逻辑区域与像素区域形成STI沟槽；在所述逻辑区域，采用第二刻蚀工艺对所述STI沟槽底部的半导体衬底进行二次刻蚀，以形成STI延伸沟槽；去除所述第二牺牲层；向所述STI延伸沟槽以及所述STI沟槽内填充介质材料。本发明方案有助于避免在后续采用刻蚀工艺形成栅极结构时，在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题，提高图像传感器的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种图像传感器的形成方法。
背景技术
在现有的图像传感器中，通常采用浅槽隔离(Shallow Trench Isolation，STI)结构对相邻的半导体器件进行隔离，以降低漏电流以及击穿等问题。
图像传感器通常包括逻辑区域以及像素区域，在现有的一种STI工艺中，在逻辑区域以及像素区域采用不同的STI形成方法，以避免干法刻蚀(Dry Etch)残留的等离子体(Plasma)对像素区域的光电转换性能产生影响。具体而言，首先通过第一干法刻蚀工艺，刻蚀得到第一深度的STI沟槽。进而，在逻辑区域继续通过第二干法刻蚀工艺，在所述STI沟槽内刻蚀得到第二深度的STI沟槽(又称为STI延伸沟槽或者深槽隔离)，在像素区域，通过离子注入工艺形成深槽隔离。其中，第二深度大于第一深度。
然而，由于逻辑区域采用了两次干法刻蚀工艺，形成更深的STI沟槽，在形成STI之后，逻辑区域与像素区域的STI的顶部表面存在高度差，容易导致在后续采用刻蚀工艺形成栅极结构时，在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题。
发明内容
本发明解决的技术问题是提供一种图像传感器的形成方法，有助于避免在后续采用刻蚀工艺形成栅极结构时，在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题，提高图像传感器的性能。
为解决上述技术问题，本发明实施例提供一种图像传感器的形成方法，包括：提供半导体衬底，在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，其中，所述半导体衬底包括逻辑区域与像素区域；采用第一刻蚀工艺对所述第二牺牲层、第一牺牲层以及所述半导体衬底进行刻蚀，以在所述逻辑区域与像素区域形成STI沟槽；在所述逻辑区域，采用第二刻蚀工艺对所述STI沟槽底部的半导体衬底进行二次刻蚀，以形成STI延伸沟槽；去除所述第二牺牲层；向所述STI延伸沟槽以及所述STI沟槽内填充介质材料。
可选的，在去除所述第二牺牲层之前，还包括：采用填充材料填充所述STI延伸沟槽以及所述STI沟槽；在去除所述第二牺牲层之后，还包括：去除所述填充材料。
可选的，所述填充材料为光刻胶。
可选的，去除所述填充材料的工艺参数选自：刻蚀气体为含有氢气和氮气的氧气，或含有氮气的氧气，或含有氢气的氮气；刻蚀温度为200℃至300℃。
可选的，所述第一牺牲层、第二牺牲层均为氧化硅与氮化硅的堆叠层。
可选的，所述图像传感器的形成方法还包括：去除所述第一牺牲层。
可选的，所述图像传感器的形成方法还包括：形成多晶硅层；对所述多晶硅层进行刻蚀，以得到栅极结构。
可选的，所述第一刻蚀工艺以及所述第二刻蚀工艺均为干法刻蚀工艺。
可选的，所述第二牺牲层为氧化硅，去除所述第二牺牲层包括：采用DHF湿法刻蚀去除所述氧化硅。
可选的，所述第二牺牲层为氮化硅，去除所述第二牺牲层包括：采用H3PO4湿法刻蚀去除所述氮化硅。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底，在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，其中，所述半导体衬底包括逻辑区域与像素区域；采用第一刻蚀工艺对所述第二牺牲层、第一牺牲层以及所述半导体衬底进行刻蚀，以在所述逻辑区域与像素区域形成STI沟槽；在所述逻辑区域，采用第二刻蚀工艺对所述STI沟槽底部的半导体衬底进行二次刻蚀，以形成STI延伸沟槽；去除所述第二牺牲层；向所述STI延伸沟槽以及所述STI沟槽内填充介质材料。采用上述方案，通过在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，并且在采用第一刻蚀工艺、第二刻蚀工艺形成STI延伸沟槽以及STI沟槽之后，可以使逻辑区域与像素区域的第一牺牲层的顶部表面持平，从而在填充STI之后，使得逻辑区域与像素区域的STI的顶部表面持平，有助于避免在后续采用刻蚀工艺形成栅极结构时在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题，提高图像传感器的性能。
进一步，在去除所述第二牺牲层之前，还可以包括采用填充材料填充所述STI延伸沟槽以及所述STI沟槽的步骤，以及在去除所述第二牺牲层之后，还可以包括去除所述填充材料的步骤，可以利用所述填充材料对STI沟槽内的侧壁以及底部进行保护，保持STI沟槽的形貌，提高半导体器件的性能。
进一步地，所述填充材料为光刻胶，由于光刻胶与半导体衬底、第一牺牲层、第二牺牲层的刻蚀选择比均较高，因此在去除第二牺牲层时，不容易损伤所述光刻胶；进而在去除所述光刻胶时，不容易损伤第一牺牲层以及所述半导体衬底，有助于避免降低图像传感器的品质。
进一步，在本发明实施例中，由于逻辑区域与像素区域的STI的顶部表面持平，则在去除第一牺牲层后，在逻辑区域与像素区域，STI的顶部表面与半导体衬底之间的距离相近，有助于进一步避免在后续采用刻蚀工艺形成栅极结构时，在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题。
附图说明
图1至图6是现有技术中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图；
图7是本发明实施例中一种图像传感器的形成方法的流程图；
图8至图16是本发明实施例中另一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在现有技术中，采用STI结构对相邻的半导体器件进行隔离，然而，由于逻辑区域采用了两次干法刻蚀工艺以形成更深的STI沟槽，在形成STI之后，逻辑区域与像素区域的STI的顶部表面存在高度差，容易导致在后续采用刻蚀工艺形成栅极结构时，在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题。
图1至图6是现有技术中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图1，提供半导体衬底100，所述半导体衬底100包括逻辑区域A与像素区域B；在所述半导体衬底100的表面形成牺牲层，所述牺牲层包括氧化硅层102以及氮化硅层104；采用第一刻蚀工艺对氮化硅层104、氧化硅层102以及所述半导体衬底100进行刻蚀，以在所述逻辑区域A与像素区域B形成STI沟槽111。
具体地，所述牺牲层可以仅包括氧化硅层102或者仅包括氮化硅层104，还可以包括氧化硅层102与氮化硅层104的堆叠层。
优选地，所述牺牲层可以采用氧化硅层102与氮化硅层104的堆叠层。具体地，氧化硅层102与氮化硅层104的应力方向相反，采用所述堆叠层，有助于通过抵消作用减小牺牲层对半导体衬底100以及整个晶圆(Wafer)的应力，提高半导体器件的品质。
参照图2，在所述逻辑区域A，采用第二刻蚀工艺对所述STI沟槽底部的半导体衬底100进行二次刻蚀，以形成STI延伸沟槽112。
可以理解的是，所述STI延伸沟槽112的沟槽深度应当深于所述STI沟槽111的沟槽深度。
在具体实施中，由于在采用第二刻蚀工艺对所述STI沟槽111底部的半导体衬底100进行二次刻蚀时，会致使牺牲层的厚度降低，也即逻辑区域A的氮化硅层104的厚度小于像素区域B的氮化硅层104的厚度。
参照图3，向所述STI延伸沟槽112(参照图2)以及所述STI沟槽111(参照图2)内填充介质材料，以形成STI结构110。
其中，所述介质材料可以为氧化硅或其他适当的绝缘材料。
具体地，形成STI结构110的步骤可以包括：向所述STI延伸沟槽112以及所述STI沟槽111内填充介质材料，对所述介质材料进行平坦化，以形成STI结构110。
可以理解的是，由于逻辑区域A的氮化硅层104的厚度小于像素区域B的氮化硅层104的厚度，因此所述逻辑区域A的STI结构110的顶部表面应当低于所述逻辑区域B的STI结构110的顶部表面。
参照图4，去除所述氧化硅层102以及氮化硅层104。
在具体实施中，可以采用氢氟酸(DHF)去除氧化硅层102，采用磷酸(H3PO4)去除氮化硅层104。
需要指出的是，在本发明实施例中，对去除所述氧化硅层102以及氮化硅层104的具体工艺不作限制。
参照图5，形成多晶硅(Poly)层120以及多晶硅介质层122。
其中，所述多晶硅介质层122的材料可以为氮化硅，可以对所述多晶硅层120进行保护。
在具体实施中，还可以在形成多晶硅层120之前，形成氧化硅薄层(图未示)，所述氧化硅薄层可以用于形成栅氧化层(Gate Oxide，GOX)。
参照图6，对所述多晶硅介质层122以及多晶硅层120进行刻蚀，以形成栅极结构。
具体地，在刻蚀工艺中，以STI结构110的顶部表面作为停止点(End point)，如果检测出刻蚀成分中含有STI结构110的成分(例如当STI结构110的材料为氧化硅时，可能会检测到氧)，则需要更换刻蚀工艺的具体参数，对STI结构110周围的多晶硅层120进行刻蚀，直至形成栅极结构。
由于逻辑区域与像素区域的STI的顶部表面存在高度差d，容易导致在采用刻蚀工艺形成栅极结构时，在像素区域B发生多晶硅残留的问题，或者在逻辑区域A发生多晶硅过刻蚀的问题。
本发明的发明人经过研究发现，在现有技术中，由于在逻辑区域A对所述STI沟槽111底部的半导体衬底100进行二次刻蚀，导致逻辑区域A的氮化硅层104的厚度小于像素区域B的氮化硅层104的厚度，进而在平坦化形成STI结构110之后，导致逻辑区域A的STI结构110的顶部表面低于所述逻辑区域B的STI结构110的顶部表面，进而导致在像素区域B发生多晶硅残留的问题，或者在逻辑区域A发生多晶硅过刻蚀的问题。因此，需要对逻辑区域A与像素区域B的氮化硅层的厚度差异进行优化。
在本发明实施例中，提供半导体衬底，在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，其中，所述半导体衬底包括逻辑区域与像素区域；采用第一刻蚀工艺对所述第二牺牲层、第一牺牲层以及所述半导体衬底进行刻蚀，以在所述逻辑区域与像素区域形成STI沟槽；在所述逻辑区域，采用第二刻蚀工艺对所述STI沟槽底部的半导体衬底进行二次刻蚀，以形成STI延伸沟槽；去除所述第二牺牲层；向所述STI延伸沟槽以及所述STI沟槽内填充介质材料。采用上述方案，通过在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，并且在采用第一刻蚀工艺、第二刻蚀工艺形成STI延伸沟槽以及STI沟槽之后，可以使逻辑区域与像素区域的第一牺牲层的顶部表面持平，从而在填充STI之后，使得逻辑区域与像素区域的STI的顶部表面持平，有助于避免在后续采用刻蚀工艺形成栅极结构时，在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图7，图7是本发明实施例中一种图像传感器的形成方法的流程图。所述图像传感器的形成方法可以包括步骤S21至步骤S25：
步骤S21：提供半导体衬底，在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，其中，所述半导体衬底包括逻辑区域与像素区域；
步骤S22：采用第一刻蚀工艺对所述第二牺牲层、第一牺牲层以及所述半导体衬底进行刻蚀，以在所述逻辑区域与像素区域形成STI沟槽；
步骤S23：在所述逻辑区域，采用第二刻蚀工艺对所述STI沟槽底部的半导体衬底进行二次刻蚀，以形成STI延伸沟槽；
步骤S24：去除所述第二牺牲层；
步骤S25：向所述STI延伸沟槽以及所述STI沟槽内填充介质材料。
下面结合图8至图16对上述各个步骤进行说明。
图8至图16是本发明实施例中另一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图8，提供半导体衬底200，所述半导体衬底200包括逻辑区域A与像素区域B；在所述半导体衬底200的表面形成第一牺牲层，所述第一牺牲层例如可以包括氧化硅层202以及氮化硅层204；在所述第一牺牲层的表面形成第二牺牲层，所述第二牺牲层例如可以包括氧化硅层202以及氮化硅层204。其中，逻辑区域A与像素区域B内均形成有第一牺牲层和第二牺牲层。
其中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等适当的应用于图像传感器的材料，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。
在具体实施中，所述第一牺牲层或第二牺牲层均可以仅包括氧化硅层或者仅包括氮化硅层，还可以包括氧化硅层与氮化硅层的堆叠层。
优选地，所述第一牺牲层、第二牺牲层均为氧化硅与氮化硅的堆叠层。
具体地，氧化硅层与氮化硅层的应力方向相反，采用所述堆叠层，有助于通过抵消作用减小牺牲层对半导体衬底100以及整个晶圆的应力，提高半导体器件的品质。
参照图9，采用第一刻蚀工艺对所述第二氮化硅层208、第二氧化硅层206、第一氮化硅层204、第一氧化硅层202以及所述半导体衬底200进行刻蚀，以在所述逻辑区域A与像素区域B形成第一STI沟槽211。
进一步地，所述第一刻蚀工艺为干法刻蚀(Dry-etch)工艺，有助于提高对刻蚀形貌的控制能力。
在具体实施中，可以采用常规的干法刻蚀工艺参数形成所述第一STI沟槽211，由于增加了第二氮化硅层208、第二氧化硅层206，因此刻蚀时长可以相应增加。
参照图10，在所述逻辑区域A，采用第二刻蚀工艺对所述第一STI沟槽211底部的半导体衬底200进行二次刻蚀，以形成第一STI延伸沟槽212。
可以理解的是，所述第一STI延伸沟槽212的沟槽深度应当深于所述第一STI沟槽211的沟槽深度。
进一步地，所述第二刻蚀工艺可以为干法刻蚀工艺，有助于提高对刻蚀形貌的控制能力。
在具体实施中，由于在采用第二刻蚀工艺对所述第一STI沟槽211底部的半导体衬底200进行二次刻蚀时，会致使第二牺牲层的厚度降低，也即逻辑区域A的第二氮化硅层208的厚度小于像素区域B的第二氮化硅层208的厚度。
参照图11，采用填充材料260填充所述第一STI延伸沟槽212(参照图10)以及所述第一STI沟槽211(参照图10)。
具体地，所述填充材料260可以采用与第一牺牲层以及第二牺牲层具有不同的刻蚀选择比的材料，例如当第一牺牲层和/或第二牺牲层为氧化硅与氮化硅的堆叠层时，所述填充材料260可以采用与氧化硅以及氮化硅具有不同刻蚀选择比的材料。
优选地，所述填充材料260可以为光刻胶。
具体地，可以采用旋涂工艺在所述第一STI延伸沟槽212以及所述第一STI沟槽211中填充光刻胶。
在本发明实施例中，由于光刻胶与半导体衬底200、第一牺牲层、第二牺牲层的刻蚀选择比均较高，因此在去除第二牺牲层时，不容易损伤所述光刻胶；进而在去除所述光刻胶时，不容易损伤第一牺牲层以及所述半导体衬底，有助于避免降低图像传感器的品质。
参照图12，去除所述第二牺牲层，然后去除所述填充材料260，以在逻辑区域A形成第二STI延伸沟槽213以及在像素区域B形成第二STI沟槽214。
进一步地，可以采用DHF湿法刻蚀去除氧化硅层206。
进一步地，可以采用H3PO4湿法刻蚀去除氮化硅层208。
在本发明实施例中，还可以采用其他常规方式去除所述氧化硅层206以及氮化硅层208。
需要指出的是，由于在形成第一STI延伸沟槽的过程中，所述第二牺牲层会被降低，因此形成的所述第二牺牲层的厚度应当大于等于降低的厚度，否则难以对第一牺牲层以及半导体衬底200进行保护。
还需要指出的是，由于所述填充材料260用于对第一牺牲层以及半导体衬底200，因此所述填充材料260的顶部表面应当高于等于第一牺牲层的顶部表面。
在具体实施中，当所述填充材料260为光刻胶时，可以采用灰化(Ashing)工艺去除所述填充材料。
更具体地，去除所述填充材料的工艺参数可以选自：
刻蚀气体为含有氢气和氮气的氧气，或含有氮气的氧气，或含有氢气的氮气；
刻蚀温度为200℃至300℃。
可以理解的是，所述刻蚀温度不应当过高，否则会对半导体衬底200、氧化硅层202以及氮化硅层204产生损伤；所述刻蚀温度不应当过低，否则容易发生光刻胶残留。作为一个非限制性的例子，可以设置刻蚀温度为200℃至300℃。
需要指出的是，去除光刻胶所使用的气体可以根据前一道工艺而确定，也即可以不同，在本发明实施例中，对于去除所述填充材料260的刻蚀气体不作具体限制。
在本发明实施例中，在去除所述第二牺牲层之前，还包括采用填充材料260填充所述第一STI延伸沟槽以及所述第一STI沟槽的步骤，以及在去除所述第二牺牲层之后，还包括去除所述填充材料260的步骤，可以利用所述填充材料260对STI沟槽内的侧壁以及底部进行保护，保持STI沟槽的形貌，提高半导体器件的性能。
在本发明实施例中，由于在去除第二牺牲层后，逻辑区域A与像素区域B的第一牺牲层的顶部表面持平，有助于避免在后续采用刻蚀工艺形成栅极结构时，在像素区域B发生多晶硅残留的问题，或者在逻辑区域A发生多晶硅过刻蚀的问题。
参照图13，向所述第二STI延伸沟槽213(参照图12)以及所述第二STI沟槽214(参照图12)内填充介质材料，以形成STI结构210。
其中，所述介质材料可以为氧化硅或其他适当的绝缘材料。
具体地，形成STI结构210的步骤可以包括：向所述第二STI延伸沟槽213以及所述第二STI沟槽214内填充介质材料，对所述介质材料进行平坦化，以形成STI结构210。
可以理解的是，由于逻辑区域A的氮化硅层204的厚度与像素区域B的氮化硅层204的厚度相近，因此所述逻辑区域A的STI结构110的顶部表面与所述像素区域B的STI结构110的顶部表面持平。
在本发明实施例中，由于逻辑区域A与像素区域B的STI的顶部表面持平，则在去除第一牺牲层后，在逻辑区域A与像素区域B，STI的顶部表面与半导体衬底之间的距离相近，有助于进一步避免在后续采用刻蚀工艺形成栅极结构时，在像素区域发生多晶硅残留的问题，或者在逻辑区域发生多晶硅过刻蚀的问题。
参照图14，去除第一牺牲层。
在本发明实施例中，可以视为去除所述氧化硅层202以及氮化硅层204。
进一步地，可以采用DHF湿法刻蚀去除氧化硅层202。
进一步地，可以采用H3PO4湿法刻蚀去除氮化硅层204。
在本发明实施例中，还可以采用其他常规方式去除所述氧化硅层202以及氮化硅层204。
参照图15，形成多晶硅层220以及多晶硅介质层222。
其中，所述多晶硅介质层222的材料可以为氮化硅，可以对所述多晶硅层220进行保护。
在具体实施中，还可以在形成多晶硅层220之前，形成氧化硅薄层(图未示)，所述氧化硅薄层可以用于形成栅氧化层。
参照图16，对所述多晶硅介质层222以及多晶硅层220进行刻蚀，以形成栅极结构。
在本发明实施例中，通过在所述半导体衬底200的表面依次形成第一牺牲层以及第二牺牲层，并且在采用第一刻蚀工艺、第二刻蚀工艺形成第一STI延伸沟槽以及第二STI沟槽之后，可以使逻辑区域A与像素区域B的第一牺牲层的顶部表面持平，从而在填充STI之后，使得逻辑区域A与像素区域B的STI的顶部表面持平，有助于避免在后续采用刻蚀工艺形成栅极结构时，在像素区域B发生多晶硅残留的问题，或者在逻辑区域A发生多晶硅过刻蚀的问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种图像传感器的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底的表面依次形成第一牺牲层以及第二牺牲层，其中，所述半导体衬底包括逻辑区域与像素区域；
采用第一刻蚀工艺对所述第二牺牲层、第一牺牲层以及所述半导体衬底进行刻蚀，以在所述逻辑区域与像素区域形成STI沟槽；
在所述逻辑区域，采用第二刻蚀工艺对所述STI沟槽底部的半导体衬底进行二次刻蚀，以形成STI延伸沟槽；
去除所述第二牺牲层；
向所述STI延伸沟槽以及所述STI沟槽内填充介质材料；
所述方法还包括：去除所述第一牺牲层；
在去除所述第一牺牲层之后，所述方法还包括：
在所述半导体衬底的表面形成多晶硅层；
对所述多晶硅层进行刻蚀，以得到栅极结构。
2.根据权利要求1所述的图像传感器的形成方法，其特征在于，
在去除所述第二牺牲层之前，还包括：采用填充材料填充所述STI延伸沟槽以及所述STI沟槽；
在去除所述第二牺牲层之后，还包括：去除所述填充材料。
3.根据权利要求2所述的图像传感器的形成方法，其特征在于，所述填充材料为光刻胶。
4.根据权利要求3所述的图像传感器的形成方法，其特征在于，去除所述填充材料的工艺参数选自：
刻蚀气体为含有氢气和氮气的氧气，或含有氮气的氧气，或含有氢气的氮气；
刻蚀温度为200℃至300℃。
5.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第一牺牲层、第二牺牲层均为氧化硅与氮化硅的堆叠层。
6.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第一刻蚀工艺以及所述第二刻蚀工艺均为干法刻蚀工艺。
7.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第二牺牲层为氧化硅，去除所述第二牺牲层包括：
采用DHF湿法刻蚀去除所述氧化硅。
8.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述第二牺牲层为氮化硅，去除所述第二牺牲层包括：
采用H3PO4湿法刻蚀去除所述氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810865024.1A CN108807445B (zh) | 2018-08-01 | 2018-08-01 | 图像传感器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810865024.1A CN108807445B (zh) | 2018-08-01 | 2018-08-01 | 图像传感器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807445A CN108807445A (zh) | 2018-11-13 |
| CN108807445B true CN108807445B (zh) | 2021-07-20 |
Family
ID=64078944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810865024.1A Active CN108807445B (zh) | 2018-08-01 | 2018-08-01 | 图像传感器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807445B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111627810B (zh) * | 2020-06-05 | 2022-10-11 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN114530471A (zh) * | 2022-04-24 | 2022-05-24 | 合肥晶合集成电路股份有限公司 | 沟槽隔离结构的形成方法以及图像传感器的形成方法 |
| CN116844948A (zh) * | 2023-09-01 | 2023-10-03 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
| CN117153786B (zh) * | 2023-10-31 | 2024-03-01 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117293156B (zh) * | 2023-11-27 | 2024-02-20 | 合肥晶合集成电路股份有限公司 | 深沟槽的制备方法及图像传感器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924113A (zh) * | 2009-04-03 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 图像传感器及半导体制造工艺 |
| CN102683189A (zh) * | 2011-03-07 | 2012-09-19 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN107482050A (zh) * | 2017-08-18 | 2017-12-15 | 珠海格力电器股份有限公司 | 一种功率器件的终端结构及其制造方法 |
-
2018
- 2018-08-01 CN CN201810865024.1A patent/CN108807445B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924113A (zh) * | 2009-04-03 | 2010-12-22 | 台湾积体电路制造股份有限公司 | 图像传感器及半导体制造工艺 |
| CN102683189A (zh) * | 2011-03-07 | 2012-09-19 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极及mos晶体管的形成方法 |
| CN107482050A (zh) * | 2017-08-18 | 2017-12-15 | 珠海格力电器股份有限公司 | 一种功率器件的终端结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807445A (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807445B (zh) | 图像传感器的形成方法 | |
| US6991991B2 (en) | Method for preventing to form a spacer undercut in SEG pre-clean process | |
| CN105047660B (zh) | 浅沟槽隔离结构 | |
| US9793364B2 (en) | Substrate contact having substantially straight sidewalls to a top surface of the substrate | |
| US20120021583A1 (en) | Semiconductor process | |
| US10867838B2 (en) | Semiconductor device having a shallow trench isolation structure and methods of forming the same | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| US9437674B2 (en) | Insulating trench forming method | |
| TWI570837B (zh) | 溝槽隔離結構的製造方法 | |
| US8269307B2 (en) | Shallow trench isolation structure and method for forming the same | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN103531454A (zh) | 半导体器件制造方法 | |
| US8133796B1 (en) | Method for fabricating shallow trench isolation structures | |
| KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
| KR101025739B1 (ko) | 넥프리 수직게이트를 구비한 반도체장치 제조 방법 | |
| KR100200751B1 (ko) | 반도체장치의 소자분리방법 | |
| CN112117192A (zh) | 半导体结构的形成方法 | |
| CN110752155B (zh) | 一种鳍状结构及半导体器件的制备方法 | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| US20230369328A1 (en) | Semiconductor structure and method for forming same | |
| KR100579851B1 (ko) | 반도체 소자의 분리 방법 | |
| CN106910706B (zh) | 一种半导体器件的制造方法 | |
| KR100652311B1 (ko) | 반도체 소자의 격리막 제조 방법 | |
| KR100519517B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR101147376B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230719 Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: No. 599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp. |