CN103531454A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103531454A CN103531454A CN201210229524.9A CN201210229524A CN103531454A CN 103531454 A CN103531454 A CN 103531454A CN 201210229524 A CN201210229524 A CN 201210229524A CN 103531454 A CN103531454 A CN 103531454A
- Authority
- CN
- China
- Prior art keywords
- etching
- semi
- device manufacturing
- conductor device
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 97
- 239000007789 gas Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000001307 helium Substances 0.000 claims abstract description 23
- 229910052734 helium Inorganic materials 0.000 claims abstract description 23
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000003989 dielectric material Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 73
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 238000013459 approach Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 230000003595 spectral effect Effects 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 150000001875 compounds Chemical class 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- -1 Ar) Chemical class 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 241000216843 Ursus arctos horribilis Species 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上依次沉积第一介质材料层和第二介质材料层；采用含氦的刻蚀气体，依次刻蚀第二介质材料层和第一介质材料层，分别形成第二侧墙和第一侧墙。依照本发明的半导体器件制造方法，采用了双层复合侧墙以及含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。
Description
技术领域
本发明涉及半导体集成电路制造领域，更具体地，涉及一种侧墙刻蚀方法。
背景技术
在超大规模集成电路制造中，在轻掺杂漏(LDD)注入工艺之前需要制作介质侧墙(spacer)，防止更大剂量的源漏注入过于接近沟道而导致源漏穿通，从而造成器件失效及良率降低。
当前应用于主流65nm甚至45nm侧墙制作工艺为：在轻掺杂漏(LDD)注入工艺之前，首先沉积或热生长一层二氧化硅薄膜，如采用快速热氧化法(RTO)生长
左右的二氧化硅，作为随后的刻蚀阻挡层，以保护衬底特别是源漏区靠近沟道区的界面处不受损伤，以避免缺陷密度增大；再沉积一层良好共形性的氮化硅薄膜，包围在多晶硅栅极周围。最后，采用等离子体刻蚀去掉衬底上及栅极上的氮化硅薄膜，停止在下面的氧化层上，形成侧墙。
另一方面，依据摩尔定律，随着器件关键尺寸的持续微缩，传统的栅氧/多晶硅栅结构越来越无法满足先进逻辑器件的要求，逐渐为高K-金属栅结构所取代。并且，由于后栅工艺可以控制热效应及对阀值电压的良好控制，逐渐成为主流工艺，引出了许多新的工艺难点及挑战。栅的高度要降低，以满足CMOS制造技术带来的金属栅填充的挑战。为使金属填充完全，需要降低栅条的深宽比。而且，由于栅间距的逐渐缩小，都使得第一道侧墙的厚度要持续降低。为了精确控制刻蚀工艺的重复性、可靠性及稳定性，必须降低刻蚀速率以满足刻蚀工艺日益增加的挑战，这往往使得侧墙刻蚀速率的均匀性变差。特别地，当前的侧墙刻蚀技术一般基于Ar基气体，在纳米级器件条件下，易于造成对衬底的损伤，尤其当栅极上的氧化硅衬层极薄的情况下，氧等离子体易于穿透薄氧化层而与衬底反应，造成大的硅损失值。
发明内容
有鉴于此，本发明的目的在于提供一种创新性的侧墙刻蚀方法，避免损伤衬底的同时还能有效降低EoT、提高栅控能力以及驱动电流。
实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上依次沉积第一介质材料层和第二介质材料层；采用含氦的刻蚀气体，依次刻蚀第二介质材料层和第一介质材料层，分别形成第二侧墙和第一侧墙。
其中，刻蚀第二介质材料层和第一介质材料层的步骤进一步包括：执行主刻蚀，刻蚀第二介质材料层形成第二侧墙，并在第一介质材料层上留有第二介质材料层的残留；执行过刻蚀，去除第二介质材料层的残留；执行腐蚀，去除衬底上暴露的第一介质材料层。
其中，栅极堆叠结构包括栅绝缘层和栅电极层，栅电极层包括多晶硅、非晶硅、金属栅，栅绝缘层包括二氧化硅、氮氧化硅、高k材料。
其中，第一介质材料层包括二氧化硅，采用选自RTO、PECVD、SACVD的方法沉积形成。
其中，第二介质材料层包括氮化硅、类金刚石无定形碳，采用LPCVD或者PECVD的方法沉积形成。
其中，刻蚀气体包括氟基气体、氧化性气体以及氦基气体。
其中，在主刻蚀过程中，调节电极功率、腔体压力和反应气体流量比例，增强各向异性，形成陡直的侧墙。
其中，在过刻蚀过程中，调节极功率、腔体压力和反应气体流量比例，获得介质材料层对衬底的高选择比。
其中，选择比大于10：1。
其中，氟基气体包括碳氟基气体、NF3。
其中，主刻蚀的氟基气体包括CF4、CHF3、CH2F2。
其中，过刻蚀的氟基气体包括CF4、CH3F、CH2F2。
其中，氧化性气体包括O2。
其中，氦基气体包括氦气、氦气与氩气的混合物。
其中，在主刻蚀过程中，通过反应物以及生成物的谱线变化，自动触发终点检测系统，结束主刻蚀而进入过刻蚀，将晶片全部区域的介质层刻蚀干净。
其中，在主刻蚀过程中，通过刻蚀速率计算所需的刻蚀时间直到接近衬底表面，结束主刻蚀而进入过刻蚀，将晶片全部区域的介质层刻蚀干净。
其中，主刻蚀和/或过刻蚀采用基于CCP或者ICP模式的刻蚀设备。
其中，采用HF基腐蚀液湿法刻蚀第一介质材料层。
进一步包括：以第二侧墙与第一侧墙为掩模，在两侧离子注入形成源漏区；去除伪栅极堆叠结构，形成栅极沟槽；在栅极沟槽中填充高k材料的栅极绝缘层以及金属材料的栅极导电层，形成高k-金属栅极结构。
依照本发明的半导体器件制造方法，采用了双层复合侧墙以及含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图5为依照本发明的半导体器件制造方法各步骤的剖面示意图；以及
图6为依照本发明的半导体器件制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
参照图6以及图1，在衬底上形成栅极堆叠结构，其可以是前栅工艺的栅极堆叠，也可以是后栅工艺的伪栅极堆叠。提供衬底1，其可以是体Si、SOI、体Ge、GeOI、SiGe、GeSb，也可以是III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底1优选地为体Si或者SOI。在衬底1上通过LPCVD、PECVD、热氧化、RTO等沉积方法形成较薄的栅绝缘层(栅氧化层)2，例如为薄SiO2层，其厚度例如1～5nm，用于在稍后的后栅工艺去除假栅极时保护衬底。或者可选地，栅绝缘层2是用于后栅工艺的高k材料。在栅氧化层2上通过LPCVD、扩散炉管等方法沉积栅电极层(假栅极层)3，其材质例如为多晶硅、非晶硅。随后采用光刻/刻蚀工艺图形化假栅极层3(优选地以及栅氧化层2)，形成假栅极堆叠结构。刻蚀工艺可以包括等离子体刻蚀(采用Ar等惰性离子)、反应离子刻蚀(RIE，采用氟基气体)、或者各向异性的湿法腐蚀(例如TMAH腐蚀液刻蚀Si材质、HF基腐蚀液刻蚀SiO材质)，刻蚀停止点可以在栅氧化层2与栅电极层(假栅极层)3的界面处，也可以稍微过刻蚀直至暴露衬底1。栅极堆叠2/3的布图不限于图1所示的单个线条，而是可以依照版图设计需要为多个平行或者局部相交的线条，具体地对应于以后将要形成的MOSFET的栅极位置处。栅极堆叠结构的侧面基本是陡直的，也即栅极堆叠结构与衬底之间的夹角基本等于90度(例如在90度±2.5度范围内)。
参照图6以及图2，在栅极堆叠结构上沉积介质材料。如果图1中未刻蚀栅氧化层2，则优选地先采用HF基湿法腐蚀去除栅极堆叠之外的栅氧化层2。然后依次在整个衬底(晶片)上形成均匀厚度的第一介质材料4与第二介质材料5。采用(快速)热氧化(RTO)、PECVD、常压CVD(SACVD)、HDPCVD等方法形成第一介质材料4，可以是二氧化硅，用作后续蚀刻阻挡层。第一介质材料4足够薄以良好控制侧墙最终形态，优选地其厚度为1～3nm。采用LPCVD、PECVD等常规沉积方法，形成第二介质材料5，其可以是氮化硅、类金刚石无定形碳(DLC)等材质较硬且与之前沉积的各个材料具有较高刻蚀选择比的材质，除了用作栅极侧壁绝缘隔离之外还可以进一步为沟道区提供应力以增强器件驱动能力。优选地，通过PECVD沉积氮化硅薄膜。第二介质材料5的厚度例如为50～70nm。第一介质材料4的层以及第二介质材料5的层如图2所示与栅极堆叠结构共型。
参照图6以及图3，执行主刻蚀，各向异性刻蚀第二介质材料5，停止在第一介质材料4上，得到第二侧墙5A。例如采用等离子体刻蚀系统、基于CCP或者ICP模式的刻蚀设备，调整电极的功率、腔体的压力和反应气体的流量比例，增强各向异性刻蚀，使得栅极堆叠结构顶部的第二介质材料5完全被去除、栅极堆叠结构侧壁的第二介质材料5基本保留而构成第二侧墙5A、而有源区中衬底表面上(第一介质材料4)仅留下少量的介质材料的残余5B，也即刻蚀第二介质材料5直至暴露第一介质材料4。刻蚀气体主要包括氟基气体，例如碳氟基气体，此外还可以使用NF3、SF6等。为了实现陡直的刻蚀形貌，需要优化碳氟基气体的自由基及离子比例，并且需要调节聚合物量。本发明碳氟基气体可以包括CF4、CHF3、CH3F、CH2F2。优选地，结合氧化性气体O2、CO去除聚合物量。在实施例中，主刻蚀的刻蚀气体为CF4与CHF3、或CF4与CH2F2或者仅采用CHF3，氧化气体为O2。
此外，为了精确控制刻蚀工艺的重复性、可靠性及稳定性，必须降低刻蚀速率。现有技术往往添加Ar作为稀释剂来降低刻蚀速率。然而由于氩气原子量大，动量大，对衬底的轰击明显。对于纳米级器件来讲，较易造成对下层材料的损伤，尤其当多晶硅栅极上的氧化硅衬层极薄的情况下，氧等离子体易于穿透薄氧化层而与衬底反应，造成大的硅损失值。因此，本发明的刻蚀气体成分中除了主要的氟基气体(和/或氧化性气体)之外，还引入了氦基气体，例如氦气、氦气/氩气混合物，可以明显降低对衬底的损伤。另外，由于氦气原子量小，碰撞截面小，因此单纯的氦气较难获得稳定的等子体，可用优选地采用氦气与氩气结合，使得易于在腔体内形成分散更均匀的等离子体，提升刻蚀均匀性，也即氦基气体优选地为氦气与氩气的混合物。
当刻蚀到下面的硅衬底1表面时，通过反应物及生成物的谱线变化，自动触发终点检测系统，停止主刻蚀步骤，然后迅速转变到下一步骤的过刻蚀。此外，还可以通过刻蚀速率计算所需的刻蚀时间直到接近半导致硅衬底表面，以实现无墙脚(footing)的陡直形貌，然后进入下一步过刻蚀。第二侧墙5A的宽度基本等于第二原始介质材料5的厚度，或者减小的比例不大于10％，宽度具体地可以为50～70nm；而第二介质材料5留在衬底1表面的残余5B的厚度远小于原始第二介质材料5的厚度，例如小于原厚度的20％，具体可以为10～15nm。第二侧墙5A基本是陡直的，也即第二侧墙5A与衬底1的夹角优选为90度。特别地，在第二侧墙5A与衬底1交接处，由于刻蚀停止条件的选择，拐角处可以基本或者完全没有介质材料5残余，也即此处局部的介质材料厚度可以为0。
参照图6以及图4，执行过刻蚀，去除残余的第二介质材料。在主刻蚀获得陡直第二侧墙5A形貌的基础上，需要去除整个晶片上残余的第二介质材料薄膜5B。由于第二介质材料5薄膜沉积的厚度在整个晶片上有差异，需要增加一定比例的过刻蚀。为了降低对衬底硅的损伤，必然要求介质材料5对第一介质材料4的氧化硅以及衬底1的硅具有高的选择比，从而提升器件性能。例如采用等离子体刻蚀系统、基于CCP或者ICP模式的刻蚀设备。第二介质材料5(例如氮化硅)对第一介质材料4以及衬底硅选择比的获得，主要依赖于反应气体的流量及其比例。与图3所示的主刻蚀类似，图4所示的过刻蚀主要采用氟基气体(与图3所示步骤相同，采用氟代烃，优选地包括CF4、CH3F、CH2F2)并结合氧化性气体(与前述相同，优选O2)以及氦基气体(作为稀释剂)，通过调节电极的功率、腔体的压力和反应气体的流量比例，以获得10：1以上的高选择比(优选地在15：1以上)，从而实现对半导体衬底有较小的损伤。在一个实施例中，过刻蚀的刻蚀气体为CF4与CH3F、或CF4与CH2F2或者仅采用CH3F，氧化气体为O2。根据负载状况可以增加一定程度的过刻蚀，如10％～30％。此时，第二介质材料5仅剩余第二侧墙5A部分，而第一介质材料4完整保留，第一介质材料4在伪栅极堆叠结构侧面的部分被第二侧墙5A覆盖，而其余部分暴露在衬底1上。
由于刻蚀设备制造厂商众多，其腔体设计亦有所不同，但基于的原理是一样的。这里，以LAM Exelan Hpt机台为基础，上述主刻蚀与过刻蚀推荐的工艺参数如下表1所示：
表1
其中HF、LF分别代表高频和低频功率。表1中仅给出了几种具体的刻蚀气体以及参数，但是也可以选用本说明书以上列出的其他气体并合理调整参数范围，只要能使得过刻蚀步骤中获得足够高的选择比(例如15：1以上)。
参照图6以及图5，刻蚀去除衬底1表面暴露的第一介质材料4，形成第一侧墙4A，第一侧墙4A与第二侧墙5A一同构成双层复合侧墙结构。对于氧化硅材质的第一介质材料4而言，可以采用HF基湿法刻蚀液，例如5～10％的HF稀释液(DHF)、或者缓释刻蚀液(BOE，HF与NH4F的混合溶液)，工作温度例如25摄氏度，腐蚀时间依照厚度选定。腐蚀完成之后，在栅极堆叠结构两侧留下第一侧墙4A与第二侧墙5A，一同构成双层复合侧墙结构。
由此，最终形成了双层复合侧墙结构。之后可以参照后栅工艺，以双层复合侧墙结构为掩模进行源漏离子注入掺杂形成源漏区，在源漏区上/中形成金属硅化物以降低源漏电阻，在整个晶片上沉积层间介质层，干法刻蚀或者腐蚀去除伪栅极堆叠形成栅极沟槽，在栅极沟槽中依次沉积高k材料的栅极绝缘层、以及金属材质的栅极导电层，刻蚀层间介质层直至暴露源漏区和/或金属硅化物形成源漏接触孔，在源漏接触孔中沉积填充金属材料形成源漏接触塞。
依照本发明的侧墙刻蚀方法，采用了双层复合侧墙以及含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (19)
1.一种半导体器件制造方法，包括：
在衬底上形成栅极堆叠结构；
在衬底以及栅极堆叠结构上依次沉积第一介质材料层和第二介质材料层；
采用含氦的刻蚀气体，依次刻蚀第二介质材料层和第一介质材料层，分别形成第二侧墙和第一侧墙。
2.如权利要求1的半导体器件制造方法，其中，刻蚀第二介质材料层和第一介质材料层的步骤进一步包括：
执行主刻蚀，刻蚀第二介质材料层形成第二侧墙，并在第一介质材料层上留有第二介质材料层的残留；
执行过刻蚀，去除第二介质材料层的残留；
执行腐蚀，去除衬底上暴露的第一介质材料层。
3.如权利要求1的半导体器件制造方法，其中，栅极堆叠结构包括栅绝缘层和栅电极层，栅电极层包括多晶硅、非晶硅、金属栅，栅绝缘层包括二氧化硅、氮氧化硅、高k材料。
4.如权利要求1的半导体器件制造方法，其中，第一介质材料层包括二氧化硅，采用选自RTO、PECVD、SACVD的方法沉积形成。
5.如权利要求1的半导体器件制造方法，其中，第二介质材料层包括氮化硅、类金刚石无定形碳，采用LPCVD或者PECVD的方法沉积形成。
6.如权利要求1的半导体器件制造方法，其中，刻蚀气体包括氟基气体、氧化性气体以及氦基气体。
7.如权利要求6的半导体器件制造方法，其中，在主刻蚀过程中，调节电极功率、腔体压力和反应气体流量比例，增强各向异性，形成陡直的侧墙。
8.如权利要求6的半导体器件制造方法，其中，在过刻蚀过程中，调节极功率、腔体压力和反应气体流量比例，获得介质材料层对衬底的高选择比。
9.如权利要求8的半导体器件制造方法，其中，选择比大于10：1。
10.如权利要求6的半导体器件制造方法，其中，氟基气体包括碳氟基气体、NF3。
11.如权利要求10的半导体器件制造方法，其中，主刻蚀的氟基气体包括CF4、CHF3、CH2F2。
12.如权利要求10的半导体器件制造方法，其中，过刻蚀的氟基气体包括CF4、CH3F、CH2F2。
13.如权利要求6的半导体器件制造方法，其中，氧化性气体包括O2。
14.如权利要求6的半导体器件制造方法，其中，氦基气体包括氦气、氦气与氩气的混合物。
15.如权利要求2的半导体器件制造方法，其中，在主刻蚀过程中，通过反应物以及生成物的谱线变化，自动触发终点检测系统，结束主刻蚀而进入过刻蚀，将晶片全部区域的介质层刻蚀干净。
16.如权利要求2的半导体器件制造方法，其中，在主刻蚀过程中，通过刻蚀速率计算所需的刻蚀时间直到接近衬底表面，结束主刻蚀而进入过刻蚀，将晶片全部区域的介质层刻蚀干净。
17.如权利要求2的半导体器件制造方法，其中，主刻蚀和/或过刻蚀采用基于CCP或者ICP模式的刻蚀设备。
18.如权利要求2的半导体器件制造方法，其中，采用HF基腐蚀液湿法刻蚀第一介质材料层。
19.如权利要求1的半导体器件制造方法，进一步包括：
以第二侧墙与第一侧墙为掩模，在两侧离子注入形成源漏区；
去除伪栅极堆叠结构，形成栅极沟槽；
在栅极沟槽中填充高k材料的栅极绝缘层以及金属材料的栅极导电层，形成高k-金属栅极结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210229524.9A CN103531454B (zh) | 2012-07-03 | 2012-07-03 | 半导体器件制造方法 |
| US13/700,775 US8728948B2 (en) | 2012-07-03 | 2012-09-05 | Method of manufacturing semiconductor device |
| PCT/CN2012/081009 WO2014005371A1 (zh) | 2012-07-03 | 2012-09-05 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210229524.9A CN103531454B (zh) | 2012-07-03 | 2012-07-03 | 半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531454A true CN103531454A (zh) | 2014-01-22 |
| CN103531454B CN103531454B (zh) | 2016-08-17 |
Family
ID=49881283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210229524.9A Active CN103531454B (zh) | 2012-07-03 | 2012-07-03 | 半导体器件制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103531454B (zh) |
| WO (1) | WO2014005371A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261594A (zh) * | 2015-09-02 | 2016-01-20 | 董业民 | 自对准分离栅闪存的形成方法 |
| CN105789129A (zh) * | 2016-05-11 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 改善栅极侧墙形貌的方法及半导体器件制造方法 |
| CN105826261A (zh) * | 2015-01-08 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040110363A1 (en) * | 2002-12-06 | 2004-06-10 | Taiwan Semiconductor Manufacturing Company | Method of forming a novel composite insulator spacer |
| CN1516893A (zh) * | 2001-06-15 | 2004-07-28 | 东京毅力科创株式会社 | 干蚀刻方法 |
| CN101106088A (zh) * | 2006-07-14 | 2008-01-16 | 上海华虹Nec电子有限公司 | 低等离子体诱生损伤的硅化物制备方法 |
| CN101673681A (zh) * | 2008-09-09 | 2010-03-17 | 中芯国际集成电路制造(北京)有限公司 | 通孔刻蚀方法 |
| CN102034711A (zh) * | 2009-09-25 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 具有轻掺杂漏结构的晶体管的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7736957B2 (en) * | 2007-05-31 | 2010-06-15 | Freescale Semiconductor, Inc. | Method of making a semiconductor device with embedded stressor |
| CN102280411B (zh) * | 2010-06-13 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件结构的方法 |
-
2012
- 2012-07-03 CN CN201210229524.9A patent/CN103531454B/zh active Active
- 2012-09-05 WO PCT/CN2012/081009 patent/WO2014005371A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516893A (zh) * | 2001-06-15 | 2004-07-28 | 东京毅力科创株式会社 | 干蚀刻方法 |
| US20040110363A1 (en) * | 2002-12-06 | 2004-06-10 | Taiwan Semiconductor Manufacturing Company | Method of forming a novel composite insulator spacer |
| CN101106088A (zh) * | 2006-07-14 | 2008-01-16 | 上海华虹Nec电子有限公司 | 低等离子体诱生损伤的硅化物制备方法 |
| CN101673681A (zh) * | 2008-09-09 | 2010-03-17 | 中芯国际集成电路制造(北京)有限公司 | 通孔刻蚀方法 |
| CN102034711A (zh) * | 2009-09-25 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 具有轻掺杂漏结构的晶体管的制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826261A (zh) * | 2015-01-08 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105261594A (zh) * | 2015-09-02 | 2016-01-20 | 董业民 | 自对准分离栅闪存的形成方法 |
| CN105261594B (zh) * | 2015-09-02 | 2021-01-29 | 董业民 | 自对准分离栅闪存的形成方法 |
| CN105789129A (zh) * | 2016-05-11 | 2016-07-20 | 上海华虹宏力半导体制造有限公司 | 改善栅极侧墙形貌的方法及半导体器件制造方法 |
| CN105789129B (zh) * | 2016-05-11 | 2019-09-17 | 上海华虹宏力半导体制造有限公司 | 改善栅极侧墙形貌的方法及半导体器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531454B (zh) | 2016-08-17 |
| WO2014005371A1 (zh) | 2014-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8541296B2 (en) | Method of manufacturing dummy gates in gate last process | |
| US11798984B2 (en) | Seamless gap fill | |
| CN103137624A (zh) | 高栅极密度器件和方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| US20150041948A1 (en) | Semiconductor device including sti structure and method for forming the same | |
| CN101288180A (zh) | 半导体结构的形成方法 | |
| US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
| US9343530B2 (en) | Method for manufacturing fin structure of finFET | |
| CN108807445B (zh) | 图像传感器的形成方法 | |
| US8883584B2 (en) | Method of manufacturing semiconductor device with well etched spacer | |
| CN103632943A (zh) | 半导体器件制造方法 | |
| CN103839820A (zh) | 半导体器件制造方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN103531454A (zh) | 半导体器件制造方法 | |
| CN104167359A (zh) | 半导体器件制造方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| US8728948B2 (en) | Method of manufacturing semiconductor device | |
| US9660058B2 (en) | Method of FinFET formation | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN103367226B (zh) | 半导体器件制造方法 | |
| CN110911342A (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN104103506A (zh) | 半导体器件制造方法 | |
| CN103531459A (zh) | 半导体器件制造方法 | |
| US8569143B2 (en) | Methods of fabricating a semiconductor IC having a hardened shallow trench isolation (STI) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |