CN105789129B - 改善栅极侧墙形貌的方法及半导体器件制造方法 - Google Patents

改善栅极侧墙形貌的方法及半导体器件制造方法 Download PDF

Info

Publication number
CN105789129B
CN105789129B CN201610307769.7A CN201610307769A CN105789129B CN 105789129 B CN105789129 B CN 105789129B CN 201610307769 A CN201610307769 A CN 201610307769A CN 105789129 B CN105789129 B CN 105789129B
Authority
CN
China
Prior art keywords
layer
side wall
etching
protective layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610307769.7A
Other languages
English (en)
Other versions
CN105789129A (zh
Inventor
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610307769.7A priority Critical patent/CN105789129B/zh
Publication of CN105789129A publication Critical patent/CN105789129A/zh
Application granted granted Critical
Publication of CN105789129B publication Critical patent/CN105789129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种改善栅极侧墙形貌的方法以及半导体器件制造方法，在形成的侧墙层表面上覆盖一层保护层，该保护层包裹住侧墙层，这样使半导体衬底表面趋于平坦；然后，采用侧墙层和保护层具有高刻蚀选择比的穿通刻蚀工艺垂直刻蚀保护层，以去除保护层位于栅极结构顶部等平面上的部分，而保留位于所述栅极结构的侧壁及斜肩上的部分；之后在部分刻蚀侧墙层形成侧墙的过程中，斜肩上的保护层可以对其下的侧墙层进行保护，降低斜肩处侧墙材料的刻蚀损耗，从而可以最终获得宽度均匀性的侧墙，该侧墙可以增大后续在源/漏区上形成的接触孔与栅极结构之间的有效距离，改善源/漏区离子注入的效果，从而改善器件的阈值电压和漏电流问题，提高器件性能。

Description

改善栅极侧墙形貌的方法及半导体器件制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种改善栅极侧墙形貌的方法及半导体器件制造方法。
背景技术
请参考图1，在半导体制造工艺进入纳米级后，一般在CMOS器件中都采用侧墙结构(spacer)12，侧墙结构12环绕栅极11，可以保护多晶硅栅极、定义半导体衬底10的源漏离子注入区域、防止自对准硅化物造成桥接、以及防止在进行高强度和大剂量的源/漏区注入14过于接近沟道而导致发生源/漏穿透(punch through)的问题。
现有技术中形成侧墙结构12的方法通常包括在形成栅极11后，在栅极11和半导体衬底表面沉积一层侧墙材料，然后采用干法刻蚀工艺去除栅极两侧的半导体衬底10上的多余侧墙材料，同时减薄栅极侧壁的侧墙材料，进而形成侧墙结构12。在上述的干法刻蚀中，把侧墙水平方向减薄的同时，也不可避免地刻蚀到侧墙结构12的顶部，使得侧墙结构12的顶部最终成为较尖的斜肩结构。现有的侧墙结构12顶部的斜肩较尖，容易造成一些缺陷：
1、当以侧墙结构12为掩膜，对半导体衬底10进行大剂量的源/漏区注入14时，注入离子容易穿过侧墙结构12而渗入栅极，从而导致器件的阈值电压Vt和漏电流大幅增加，严重影响器件的质量；
2、在半导体衬底10的源/漏区上制作接触孔(CT)13时，容易产生堆叠偏移(overlay shift)，一旦接触孔13位置向栅极11方向发生偏移，即接触孔13与栅极之间的最小水平距离D1以及最大水平距离D2均减小，则侧墙结构12已经不能将栅极与接触孔13之间完全绝缘，极有可能会造成栅极与接触孔13之间的漏电现象，并最终使器件的性能恶化。
因此，需要改进现有的栅极侧墙制造工艺，能够获得顶部较宽的侧墙结构，以减少漏电，提高器件性能。
发明内容
本发明的目的在于提供一种改善栅极侧墙形貌的方法及半导体器件制造方法，能够获得顶部较宽的侧墙结构，以减少漏电，提高器件性能。
为解决上述问题，本发明提出一种改善栅极侧墙形貌的方法，包括：
在一半导体衬底表面上形成栅极结构；
在所述半导体衬底和栅极结构表面上依次形成用于制作侧墙的侧墙层以及用于保护侧墙的保护层，所述保护层的厚度小于所述侧墙层；
以所述侧墙层为刻蚀停止层，刻蚀打通所述保护层，以保留所述栅极结构的侧壁及斜肩上的保护层；
部分刻蚀所述侧墙层，以在所述栅极结构侧壁形成宽度均匀的侧墙。
进一步的，所述侧墙层通过低压化学沉积工艺或者炉管原子层沉积工艺形成。
进一步的，所述侧墙层为氮化硅层或氮氧化硅层单层结构，或者为氧化硅层、氮化硅层以及氮氧化硅层中的两种形成双层结构，或者为氧化硅层-氮化硅层-氧化硅层三层结构。
进一步的，所述侧墙层为氧化硅层-氮化硅层双层结构，所述氧化硅层的厚度为所述氮化硅层的厚度为
进一步的，所述保护层的厚度小于所述侧墙层中的氧化硅层的厚度。
进一步的，所述保护层的厚度为
进一步的，所述保护层为二氧化硅、正硅酸乙酯、氮化钛或氮化钽。
进一步的，所述保护层通过低压化学沉积工艺、炉管原子层沉积工艺或者高温氧化工艺形成。
进一步的，刻蚀打通所述保护层的过程中，所述侧墙层与所述保护层的刻蚀选择比大于5。
进一步的，采用干法刻蚀工艺刻蚀打通所述保护层以及部分刻蚀所述侧墙层，且刻蚀打通所述保护层的刻蚀气体包括多碳氟基气体，部分刻蚀所述侧墙层为多氟氟基气体，所述多氟氟基气体的氟碳元素比大于等于2，所述多碳氟基气体中的氟碳元素比小于2。
进一步的，所述多氟氟基气体为SiF4、NF3、SF6、CF4、CF3I、CHF3、CH3F、CH2F2、C2F6、C2F6、C3F8、C4F8的一种或几种的组合；所述多碳氟基气体为C5F8、C4F6、C6F6、C12F15、C15F18的一种或几种的组合。
进一步的，刻蚀打通所述保护层的工艺参数包括：刻蚀气体为多碳氟基气体和辅助气体的混合气体，所述辅助气体为O2、N2、NO、N2O、NH3CO、CO2、COS、He、H2、Ar的一种或几种的组合。
进一步的，部分刻蚀所述侧墙层的工艺参数包括：多氟氟基气体和氯基气体的混合气体，所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或几种的组合。
本发明还提供一种半导体器件制造方法，包括上述的改善栅极侧墙形貌的方法。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案，在形成的侧墙层表面上覆盖一层保护层，该保护层包裹住栅极和侧墙层，这样使半导体衬底表面趋于平坦；然后，采用侧墙层和保护层具有高刻蚀选择比的穿通(break through，BT)刻蚀工艺垂直刻蚀保护层，以去除保护层位于栅极结构顶部等平面上的部分，而保留位于所述栅极结构的侧壁及斜肩上的部分；之后在部分刻蚀侧墙层形成侧墙的过程中，斜肩上的保护层可以对其下的侧墙层进行保护，降低斜肩处侧墙材料的刻蚀损耗，从而可以最终获得宽度均匀的侧墙。所述宽度均匀的侧墙可以增大后续在源/漏区上形成的接触孔与栅极结构之间的有效距离，改善源/漏区离子注入的效果，从而改善器件的阈值电压和漏电流问题，提高器件性能。
附图说明
图1是现有技术中的一种典型的侧墙结构示意图；
图2是本发明具体实施例的改善栅极侧墙形貌的方法流程图；
图3A至3D是本发明具体实施例的改善栅极侧墙形貌的方法中器件结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本实施例提供一种一种改善栅极侧墙形貌的方法，包括：
S1，在一半导体衬底表面上形成栅极结构；
S2，在所述半导体衬底和栅极结构表面上依次形成垫氧化层、用于制作侧墙的侧墙层以及用于保护侧墙的保护层，所述保护层的厚度小于所述侧墙层；
S3，以所述侧墙层为刻蚀停止层，刻蚀打通所述保护层，以保留所述栅极结构的侧壁及斜肩上的保护层；
S4，部分刻蚀所述侧墙层，以在所述栅极结构侧壁形成斜肩宽度均匀性高的侧墙。
请参考图3A，在步骤S1中，所提供的半导体衬底30可以是体Si、SOI、体Ge、GeOI、SiGe、GeSb，也可以是III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，半导体衬底30衬底优选地为体Si或者SOI。采用现有的半导体器件制造工艺(例如CMOS兼容工艺)，在半导体衬底中可以有下层结构，例如MOSFET的轻掺杂漏区(LDD区)、源/漏区、隔离结构或者集成电路的下层互连线(例如多层互连中的下层互连线，或者是接触焊垫)或者存储器阵列的存储器单元中的MOSFET源端或者漏端、电容等无源器件的电极等等。步骤S1的具体过程可以包括：首先，在半导体衬底30的表面上依次沉积栅介质层和栅极层；然后通过光刻和刻蚀工艺，依次刻蚀所述栅极层和栅介质层，从而形成栅极结构31，其中，栅极层的材料为多晶硅，但不限于多晶硅，也可以为本领域技术人员公知的其他可用作栅极的材料，栅介质层21的材料为氧化硅，但不限于氧化硅，也可以为本领域技术人员公知的其他介质材料。
请继续参考图3A，在步骤S2中，先在半导体衬底30和栅极结构31表面上形成垫氧化层(Liner oxide)32，即垫氧化层32覆盖所述半导体衬底30和栅极结构32的栅极、栅介质层。垫氧化层32可以为单层结构，该单层结构可以是由热氧化工艺(RTO，该工艺可以在高温炉内执行)形成的覆盖半导体衬底31和栅极结构的自然氧化层或者在低压条件下由正硅酸乙酯(LP TEOS)进行低压化学气相沉积(LPCVD)形成的氧化硅层，垫氧化层32也可以是叠层结构，包括由热氧化工艺形成的覆盖半导体衬底31和栅极结构的自然氧化层以及在低压条件下由正硅酸乙酯(LP TEOS)化学气相沉积(CVD)形成的氧化硅层。例如将具有栅极结构31的半导体衬底30放入到750℃～1000℃范围内的高温炉内加热，并同时通入500sccm～2000sccm流量的氧气，所述半导体衬底30的源区和漏区表面、以及栅极结构31的表面的硅被氧化生成垫氧化层32。生长的垫氧化层32一方面具有很好的光滑平整度，与后续形成的侧墙层材料可以形成有良好的界面，例如侧墙层材料的沉积；另一方面可以用于后续形成的侧墙的一部分，与氮化硅等侧墙层形成组合侧墙，同时在侧墙刻蚀过程中通过其与半导体衬底30的高刻蚀选择比，来使侧墙刻蚀能够较好的停止在半导体衬底30上表面，保护半导体衬底30表面。当然，垫氧化层32的形成工艺并不仅限于上述的RTO和LPCVD工艺，还可以是准常压化学汽相淀积(SACVD)、等离子体增强化学气相沉积法(PECVD)、高密度等离子体化学气相淀积(HDPCVD)、旋涂、喷涂、丝网印刷等等工艺。本实施例中，垫氧化层32总厚度可以是例如
请继续参考图3A，在步骤S2中，形成垫氧化层32之后，接着采用LPCVD、PECVD、热氧化生长或炉管原子层沉积方法等常规工艺，在绝垫氧化层32上依次形成侧墙层33以及保护层34。所述侧墙层33可以为氮化硅层或氮氧化硅层等单层结构，也可以为氧化硅层、氮化硅层以及氮氧化硅层中的两层或者三层形成叠层结构，例如为氧化硅层-氮化硅层、氮化硅层-氮氧化硅层或者氧化硅层-氮氧化硅层双层结构，或者为氧化硅层-氮化硅层-氧化硅层三层结构。所述侧墙层33为氮化硅单层结构时，其厚度为例如是所述保护层34可以为二氧化硅、正硅酸乙酯、氮化钛或氮化钽，其厚度小于垫氧化层31的厚度，可为中的任意厚度，例如是
请参考图3B，在步骤S3中，首先采用常规的旋涂、曝光、显影等方法，在保护层34之上形成了由光刻胶层构成的图案化光刻胶层(未图示)；然后以图案化光刻胶层为掩模，采用穿通(break through，BT)刻蚀工艺，刻蚀打通保护层34，以去除保护层34位于栅极结构31顶部等平面上的部分，而保留位于所述栅极结构31的侧壁及斜肩上的部分，该刻蚀工艺为干法垂直刻蚀工艺。在刻蚀打通所述保护层34的过程中，所述侧墙层33与所述保护层34的刻蚀选择比优选为大于5，例如为10或20，来确保保护层34在斜肩位置(如图3B中的虚线框所示)的刻蚀损耗较小，从而使得所述栅极结构31的侧壁及斜肩上的保护层34能够被较好的保留下来，以用于保护后续侧墙层33刻蚀过程中斜肩位置的侧墙层33的保护。通过调节刻蚀气体的流量、刻蚀腔压力、偏置功率等工艺参数，可以调节保留的保护层33的厚度等。本实施例中，刻蚀打通所述保护层34的刻蚀气体为多碳氟基气体和辅助气体的混合气体，所述多碳氟基气体为氟碳元素比小于2的气体，例如是C5F8、C4F6、C6F6、C12F15、C15F18的一种或几种的组合，所述辅助气体为O2、N2、NO、N2O、NH3CO、CO2、COS、He、H2、Ar的一种或几种的组合。本实施例中对保护层34平坦部分刻蚀工艺参数为：CH3F的流量为8sccm～20sccm，O2的流量为20sccm～50sccm，Ar 30sccm～80sccm。偏置功率为150W～-300W，刻蚀腔压力为50mTorr～150mTorr，刻蚀时间为10s～60s。
请参考图3C，在步骤S4中，采用侧墙层33相对保护层34具有高刻蚀选择比的部分刻蚀工艺，刻蚀(main etch,ME)侧墙层33，以去除侧墙层33位于栅极结构31顶部等平面上的部分，从而最终形成侧墙。通过调节刻蚀气体的流量、刻蚀腔压力、偏置功率等工艺参数，可以调节侧墙层33与保护层34的刻蚀效果等。本实施例中，部分刻蚀所述侧墙层的刻蚀气体为多氟氟基气体和氯基气体的混合气体，所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或几种的组合，所述多氟氟基气体为氟碳元素比大于等于2的气体，例如是SiF4、NF3、SF6、CF4、CF3I、CHF3、CH3F、CH2F2、C2F6、C2F6、C3F8、C4F8的一种或几种的组合。该步骤中，侧墙层33刻蚀较快，而保护层34刻蚀较慢，使得斜肩位置的侧墙层33能够被较好的保留下来，从而使得侧墙层33刻蚀后形成的侧墙形貌得到大大改善，其顶部的斜肩宽度均匀性大大提高，且与其底部的宽度基本一致。本步骤中，可以采用上述刻蚀工艺继续刻蚀所述垫氧化层31，直至去除垫氧化层31位于栅极结构31顶部等平面位置上的多余部分，而保留栅极结构31侧壁的部分，垫氧化层31剩余的这部分可以作为侧墙的一部分，该过程中，保护层34可以完全被去除，可以被部分保留。当保护层34为二氧化硅或者正硅酸乙酯等可以用作侧墙材料的材质时，其在栅极结构31侧壁和斜肩上剩余的部分同样也可以作为侧墙的一部分，而当保护层34为氮化钛等非侧墙材料时，可以通过进一步刻蚀来完全去除。
请参考图3D，在后续过程中，可以先通过灰化处理工艺去除刻蚀所用的图案化光刻胶等，并对器件进行清洗，以去除刻蚀残留物等。然后，以所述栅极结构31和侧墙为掩膜，向栅极结构31两侧的所述半导体衬底30进行源/漏区离子注入35，以形成源/漏区。之后可以在形成源/漏区上制作接触孔36。在这些过程中，由于侧墙的形貌较佳，其宽度均匀，所以该侧墙，一方面在后续的半导体衬底30的源/漏区离子注入过程中，能够阻挡注入的源/漏区离子向栅极结构31侧壁的渗透，改善器件阈值电压和漏电问题；另一方面，能够增大栅极结构31与半导体衬底30的源/漏区上形成的接触孔的有效距离，避免栅极结构31和所述接触孔之间的短路问题，降低器件的失效率。
此外，本发明还提供一种采用图2所示的改善栅极侧墙形貌方法的半导体器件制造方法，具体包括：
首先，提供一半导体衬底，在所述半导体衬底表面上形成栅极结构；
然后，在所述半导体衬底和栅极结构表面上依次形成用于制作侧墙的侧墙层以及用于保护侧墙的保护层，所述保护层的厚度小于所述侧墙层；
接着，以所述侧墙层为刻蚀停止层，刻蚀打通所述保护层，以保留所述栅极结构的侧壁及斜肩上的保护层；
之后，部分刻蚀所述侧墙层，以在所述栅极结构侧壁形成宽度均匀的侧墙；
然后，以所述栅极结构和侧墙为掩膜，向所述栅极结构两侧的所述半导体衬底中进行源/漏区离子注入，以形成源/漏区；
接着，在形成源/漏区上制作接触孔，以用于器件电连接和集成。
综上所述，本发明提供的改善栅极侧墙形貌的方法以及半导体器件制造方法，在形成的侧墙层表面上覆盖一层保护层，该保护层包裹住栅极和侧墙层，这样使半导体衬底表面趋于平坦；然后，采用侧墙层和保护层具有高刻蚀选择比的穿通(break through，BT)刻蚀工艺垂直刻蚀保护层，以去除保护层位于栅极结构顶部等平面上的部分，而保留位于所述栅极结构的侧壁及斜肩上的部分；之后在部分刻蚀侧墙层形成侧墙的过程中，斜肩上的保护层可以对其下的侧墙层进行保护，降低斜肩处侧墙材料的刻蚀损耗，从而可以最终获得宽度均匀性的侧墙。所述宽度均匀的侧墙可以增大后续在源/漏区上形成的接触孔与栅极结构之间的有效距离，改善源/漏区离子注入的效果，从而改善器件的阈值电压和漏电流问题，提高器件性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种改善栅极侧墙形貌的方法，其特征在于，包括：
在一半导体衬底表面上形成栅极结构；
在所述半导体衬底和栅极结构表面上依次形成用于制作侧墙的侧墙层以及用于保护侧墙的保护层，所述保护层的厚度小于所述侧墙层；
以所述侧墙层为刻蚀停止层，刻蚀打通所述保护层，以保留所述栅极结构的侧壁及斜肩上的保护层；刻蚀打通所述保护层的过程中，所述侧墙层与所述保护层的刻蚀选择比大于5；
采用侧墙层相对保护层具有高刻蚀选择比的部分刻蚀工艺，部分刻蚀所述侧墙层，以在所述栅极结构侧壁形成宽度均匀的侧墙。
2.如权利要求1所述的改善栅极侧墙形貌的方法，其特征在于，所述侧墙层通过低压化学沉积工艺或者炉管原子层沉积工艺形成。
3.如权利要求1所述的改善栅极侧墙形貌的方法，其特征在于，所述侧墙层为氮化硅层或氮氧化硅层单层结构，或者为氧化硅层、氮化硅层以及氮氧化硅层中的两种形成双层结构，或者为氧化硅层-氮化硅层-氧化硅层三层结构。
4.如权利要求1所述的改善栅极侧墙形貌的方法，其特征在于，所述侧墙层为氧化硅层-氮化硅层双层结构，所述氧化硅层的厚度为所述氮化硅层的厚度为
5.如权利要求1所述的改善栅极侧墙形貌的方法，其特征在于，所述保护层的厚度小于所述侧墙层中的氧化硅层的厚度。
6.如权利要求1或4所述的改善栅极侧墙形貌的方法，其特征在于，所述保护层为二氧化硅、正硅酸乙酯、氮化钛或氮化钽，厚度为
7.如权利要求6所述的改善栅极侧墙形貌的方法，其特征在于，所述保护层通过低压化学沉积工艺或者炉管原子层沉积工艺形成。
8.如权利要求1所述的改善栅极侧墙形貌的方法，其特征在于，采用干法刻蚀工艺刻蚀打通所述保护层以及部分刻蚀所述侧墙层，且刻蚀打通所述保护层的刻蚀气体包括多碳氟基气体，部分刻蚀所述侧墙层的刻蚀气体包括多氟氟基气体，所述多氟氟基气体的氟碳元素比大于等于2，所述多碳氟基气体中的氟碳元素比小于2。
9.如权利要求8所述的改善栅极侧墙形貌的方法，其特征在于，所述多氟氟基气体为SiF4、NF3、SF6、CF4、CF3I、CHF3、CH3F、CH2F2、C2F6、C2F6、C3F8、C4F8的一种或几种的组合；所述多碳氟基气体C5F8、C4F6、C6F6、C12F15、C15F18的一种或几种的组合。
10.如权利要求8所述的改善栅极侧墙形貌的方法，其特征在于，刻蚀打通所述保护层的工艺参数包括：刻蚀气体为多碳氟基气体和辅助气体的混合气体，所述辅助气体为O2、N2、NO、N2O、NH3CO、CO2、COS、He、H2、Ar的一种或几种的组合。
11.如权利要求8所述的改善栅极侧墙形貌的方法，其特征在于，部分刻蚀所述侧墙层的工艺参数包括：刻蚀气体为多氟氟基气体和氯基气体的混合气体，所述氯基气体包括Cl2、CH2Cl2、CH3Cl中的一种或几种的组合。
12.一种半导体器件制造方法，其特征在于，包括权利要求1至11中任一项所述的改善栅极侧墙形貌的方法。
CN201610307769.7A 2016-05-11 2016-05-11 改善栅极侧墙形貌的方法及半导体器件制造方法 Active CN105789129B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610307769.7A CN105789129B (zh) 2016-05-11 2016-05-11 改善栅极侧墙形貌的方法及半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610307769.7A CN105789129B (zh) 2016-05-11 2016-05-11 改善栅极侧墙形貌的方法及半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN105789129A CN105789129A (zh) 2016-07-20
CN105789129B true CN105789129B (zh) 2019-09-17

Family

ID=56401348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610307769.7A Active CN105789129B (zh) 2016-05-11 2016-05-11 改善栅极侧墙形貌的方法及半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN105789129B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531629B (zh) * 2016-12-23 2019-03-12 武汉新芯集成电路制造有限公司 一种侧墙回刻工艺
CN108962726B (zh) * 2017-05-17 2022-01-25 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110620084B (zh) * 2019-08-29 2022-04-08 上海华力微电子有限公司 半导体器件的形成方法
CN113327985B (zh) * 2021-05-27 2022-09-09 福建省晋华集成电路有限公司 一种半导体器件制备方法
CN118073281A (zh) * 2024-04-19 2024-05-24 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599429A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 形成侧墙方法
CN102087965A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 形成栅极结构侧墙的方法
CN103531454A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883584B2 (en) * 2012-07-03 2014-11-11 Institute of Microelectronics, Chinese Academy of Sciences Method of manufacturing semiconductor device with well etched spacer
US9614053B2 (en) * 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599429A (zh) * 2008-06-03 2009-12-09 中芯国际集成电路制造(北京)有限公司 形成侧墙方法
CN102087965A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 形成栅极结构侧墙的方法
CN103531454A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件制造方法

Also Published As

Publication number Publication date
CN105789129A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
US11355642B2 (en) Method for manufacturing semiconductor structure
CN105789129B (zh) 改善栅极侧墙形貌的方法及半导体器件制造方法
CN101606236B (zh) 非易失性电荷俘获存储器件和逻辑cmos器件的集成器件
US7981806B2 (en) Method for forming trench and method for fabricating semiconductor device using the same
KR100693962B1 (ko) 필드 산화막을 포함하는 반도체 장치의 제조 방법
US7449392B2 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
US11101178B2 (en) Semiconductor integrated circuit
KR100954107B1 (ko) 반도체 소자의 제조방법
KR20040064924A (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
CN111129142B (zh) 半导体器件及其形成方法
US20050260840A1 (en) Method of fabricating T-shaped polysilicon gate by using dual damascene process
TWI609457B (zh) 形成接觸洞的方法與具有接觸插塞的半導體結構
KR20070082921A (ko) 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
JP2008010724A (ja) 半導体装置及びその製造方法
US20080268589A1 (en) Shallow trench divot control post
JP4283017B2 (ja) 半導体装置の製造方法
US11569131B2 (en) Semiconductor device and fabrication method thereof
US7179715B2 (en) Method for controlling spacer oxide loss
JP4082280B2 (ja) 半導体装置およびその製造方法
CN109037154A (zh) 一种半导体器件的制造方法
US20060141719A1 (en) Method of fabricating semiconductor device
US7118971B2 (en) Method for fabricating trench power device
CN112563200B (zh) 半导体器件及其形成方法
CN109103252B (zh) 半导体器件及其形成方法
JP2008135765A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant