CN102034711A - 具有轻掺杂漏结构的晶体管的制造方法 - Google Patents
具有轻掺杂漏结构的晶体管的制造方法 Download PDFInfo
- Publication number
- CN102034711A CN102034711A CN2009101964855A CN200910196485A CN102034711A CN 102034711 A CN102034711 A CN 102034711A CN 2009101964855 A CN2009101964855 A CN 2009101964855A CN 200910196485 A CN200910196485 A CN 200910196485A CN 102034711 A CN102034711 A CN 102034711A
- Authority
- CN
- China
- Prior art keywords
- etching
- grid
- clearance wall
- insulating barrier
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 230000001936 parietal effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 230000001413 cellular effect Effects 0.000 claims description 2
- 230000003068 static effect Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 125000006850 spacer group Chemical group 0.000 abstract 7
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000006227 byproduct Substances 0.000 abstract 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 19
- 238000006243 chemical reaction Methods 0.000 description 9
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229920002521 macromolecule Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002000 scavenging effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910003691 SiBr Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000003670 easy-to-clean Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种具有轻掺杂漏结构的晶体管的制造方法，包括下列步骤：在衬底上形成栅极氧化层和栅极；以栅极作为掩模，进行离子注入形成轻掺杂漏区；在所述栅极氧化层和所述栅极的侧壁上以及衬底上形成间隙壁绝缘层；在所述间隙壁绝缘层上形成一间隙壁层；干法刻蚀所述间隙壁绝缘层和间隙壁层，以在栅极的侧壁形成间隙壁，所述干法刻蚀的刻蚀气体包含HBr和CF4；对晶圆表面进行清洗，去除蚀刻步骤中的残留物；以所述栅极和所述间隙壁作为掩模，进行离子注入形成源极和漏极。根据本发明，通过改变干法刻蚀的刻蚀气体组分，消除了由于等待时间过长而在氮化硅层表面生成阻碍离子注入的副产物的现象，从而提高了晶片的良品率和电学特性。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及一种改进具有轻掺杂漏结构的半导体器件刻蚀工艺的方法。
背景技术
随着半导体集成电路器件的集成度越来越高，对晶体管性能的要求也日益增高，因此对于晶体管可靠性的要求也随之提高。然而，尽管半导体芯片的尺寸在日益减小，但芯片的供电电压、工作电压并没有相应减少很多，所以相应的电场强度增加了，导致了电子的运动速率增加。当电子的能量足够高的时候，会离开硅衬底隧穿进入栅极氧化层。这种现象被称为热载流子现象。热载流子效应会增加NMOS器件的阈值电压，减小PMOS器件的阈值电压，从而导致MOS器件电学特性的退化。影响的参数包括晶体管的阈值电压VT、跨导gm、亚阈值斜率St、饱和电流Idsat等，并产生长期的可靠性问题。
在CMOS工艺中，轻掺杂漏(LDD)工艺已经成为亚微米、超深亚微米MOS器件能够有效地抑止热载流子效应的标准工艺之一。图1A-1D示出了根据现有技术中的常规工艺制造具有LDD结构的半导体器件的工艺过程。如图1A所示，在衬底上预先形成N阱100，在N阱100中形成晶体管。然后在N阱100中形成多个浅沟槽隔离区101，用于隔离之后形成的多个晶体管。接着，在N阱100和相邻的两个浅沟槽隔离区101上形成一厚度为15～200埃的栅极氧化层102，成分可以是二氧化硅，可以利用氧化工艺在氧蒸气环境中温度约在800～1000摄氏度下将硅衬底氧化形成。然后在栅极氧化层102上用CVD法沉积一层掺杂多晶硅103。然后，如图1B所示，分别刻蚀多晶硅103以及栅极氧化层102以形成栅极结构于N阱100上。接下来，以栅极103作为掩模，进行轻掺杂漏工艺以在栅极103两侧的衬底内进行离子注入形成P-LDD区104，所述轻掺杂杂质例如为硼。接着，如图1C所示，在栅极氧化层102、栅极103的侧壁上以及衬底上面以CVD方法沉积间隙壁绝缘层105，成分可以选择为SiO2。然后，在间隙壁绝缘层105上形成一层间隙壁106，成分可以选择为氮化硅。接着如图1D所示，进行干法刻蚀工艺，刻蚀间隙壁绝缘层105和间隙壁106以在栅极103的侧壁形成如图所示的间隙壁结构。接着，对晶圆表面进行清洗，以去除蚀刻工艺中的残留物。然后，以栅极103和间隙壁106作为掩模，再次实施离子注入工艺，通过P型掺杂注入形成P+型源/漏极(P+S/D)107，所述P型掺杂杂质例如为硼。这样，就完成了具有轻掺杂漏结构的MOS晶体管的制造。
在如上所述的干法刻蚀以形成间隙壁结构的工艺步骤之后，要将半导体晶片转移到下一工作机台进行接下来的清洗步骤。这一等待清洗过程的等待时间(也称为排队时间，Q-time)通常在12小时左右。然而当遇到机台发生故障进行维修或者处理的晶片批次过多时，等待清洗的时间可能会长于12个小时。在实践中已发现，如果晶片等待清洗的时间过长(例如超过12小时)，则在晶片测试阶段会发现良品率显著下降。特别是对于存储器电路，如SRAM，其内建自测试(BIST)和扫描测试(SCAN)结果均已显示出明显下降的良品率。
通过对由于等待清洗时间过长而造成良品率显著下降的晶片电学特性进行测试后发现，等待清洗时间过长会造成晶体管的静态电流Idsat值显著下降。而静态电流Idsat值的下降通常是和源漏区掺杂浓度不足有密切关系的，这说明，由于晶片等待清洗的时间过长，晶片表面可能会被某种难以被后续的清洗步骤去除的物质所阻挡，从而妨碍了在后的离子注入工艺中向衬底注入杂质而形成源漏区，导致源漏区的杂质浓度不足。
另外，对于等待时间过长的晶片表面的间隙壁绝缘层的厚度进行测量还发现，刻蚀之后的间隙壁绝缘层的厚度反而比刚刚形成间隙壁绝缘层时间隙壁绝缘层的厚度要厚大约1埃。理论上讲，如果在刻蚀和等待时间的过程中氮化硅层或其残留物没有发生任何化学反应而生成额外副产物，则在刻蚀完成后测得的间隙壁绝缘层的厚度应该不大于当初生长的厚度，或者至少应该保持一致的厚度。因此，这进一步验证了由于等待时间过长，在晶片表面一定发生了某种化学反应而生成某种副产物附着在晶片表面上。
分析如上所述的干法刻蚀以形成间隙壁结构的工艺可发现，在以CH3F/O2/He作为刻蚀气体组分的干法刻蚀工艺以去除氮化硅间隙壁层时，氮化硅和CH3F发生了化学反应生成了SiF4和副产物。副产物包括一种富含C、H和F成分的聚合物，当半导体晶片由于长时间等待而暴露在大气环境下时，这种聚合物会和大气中的水继续发生化学反应，生成的产物包括一种含C、H和F的长链高分子化合物，具有很强的粘性，会附着在氮化硅表面，且难以被后面的清洗步骤所去除，因此阻挡了部分硅表面，使得后面进行的离子注入步骤中注入的杂质离子无法完全进入半导体层，造成形成的源漏区杂质浓度不足，使得器件的电学特性受到影响，良品率下降。
由于上述的这种良品率下降主要是由于等待时间过长引起的，因此容易想到通过缩短干法刻蚀与清洗工艺之间的等待时间以克服这一缺陷。然而，由于干法刻蚀和清洗是在不同的机台上完成的，因此在有些特殊情况下，例如机台出现故障需要维修，等待时间是无法缩短的。
因此，需要一种改进的工艺，在不改变等待时间的前提下，克服由于等待时间过长而造成的阻碍离子注入从而导致晶片良品率下降的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了在不改变等待时间的前提下，克服由于等待时间过长而造成的阻碍离子注入从而导致晶片良品率下降的问题，本发明提供了一种具有轻掺杂漏结构的晶体管的制造方法，所述方法包括下列步骤：在衬底上形成栅极氧化层和栅极；以所述栅极作为掩模，进行离子注入形成轻掺杂漏区；在所述栅极氧化层和所述栅极的侧壁上以及衬底上形成间隙壁绝缘层；在所述间隙壁绝缘层上形成一间隙壁层；干法刻蚀所述间隙壁绝缘层和间隙壁层，以在栅极的侧壁形成间隙壁，所述干法刻蚀的刻蚀气体包含HBr和CF4；对晶圆表面进行清洗，去除蚀刻步骤中的残留物；以所述栅极和所述间隙壁作为掩模，进行离子注入形成源极和漏极。
根据本发明的另一方面，所述半导体器件是MOS器件。
根据本发明的另一方面，所述间隙壁绝缘层的成分为氧化硅。
根据本发明的另一方面，所述间隙壁层的成分是氮化硅。
根据本发明的另一方面，所述刻蚀气体以氧气和氦气作为载体气体。
根据本发明的另一方面，所述刻蚀气体对于述以氮化硅和所述氧化硅的蚀刻速率比为200∶1。
根据本发明的方法，通过改变干法刻蚀的刻蚀气体组分，消除了由于等待时间过长而在氮化硅层表面生成阻碍离子注入的副产物的现象，从而提高了晶片的良品率和电学特性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D示出了根据现有技术中的常规工艺制造具有LDD结构的半导体器件的工艺过程；
图2是根据本发明的干法刻蚀方法制造具有LDD结构的半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改变干法刻蚀气体的组分来克服等待时间过长造成晶片良品率下降的这一问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
由于附着在氮化硅表面且难以被后面的清洗步骤所去除的副产物是氮化硅和干法蚀刻工艺所采用的蚀刻气体发生反应而生成的，因此，根据本发明，采用了一种新的干法刻蚀气体组分来刻蚀氮化硅层形成间隙壁。这种新的蚀刻气体不会与氮化硅反应生成含碳氢氟的长链高分子化合物，而是生成类似于氧化产物形态的副产物。这种氧化产物形态的副产物不易和水发生反应，且易于被清洗，因此不会附着在晶片表面，从而保证了后续的离子注入工艺形成源漏区可以顺利进行。此外，这种新的蚀刻气体组分由于主要是用来刻蚀去除氮化硅层，因此对于氮化硅层作为间隙壁绝缘层的氧化硅层应具有较高的蚀刻选择率，从而保证在刻蚀完氮化硅层可以停止刻蚀，不会伤及氧化硅层以及与氧化硅层相邻的栅极。
根据本发明，选用了一种含溴化氢(HBr)和氟化碳(CF4)作为主要成分的刻蚀气体，同时以氧气(O2)和氦气(He)作为载体气体。HBr和CF4作为刻蚀气体所采用的优选工艺条件如下：压力在40～60mtorr(1torr≈133.32帕斯卡)，气体源功率在400～800W，偏置电压为100～200V，气体流速为HBr∶CF4＞16∶1。当然，本发明不限于上述具体的工艺条件，HBr和CF4的具体比例以及O2和He的用量可以根据需求进行适当调节。
根据本发明的蚀刻气体在刻蚀氮化硅层时会与氮化硅发生化学反应，生成的产物主要有SiBr4、NH3和SiF4，其中的产物SiBr4继续发生化学反应，生成含有硅、氧、氟和溴的复合物。刻蚀气体中的HBr有时会以聚合态的形式存在，因此通常还要用热板进行硬烘焙，例如在90℃下烘焙110秒，以消除这些聚合态，形成易于溶于清洗液的非聚合态小分子产物。
通过上述反应方程式可以看出，采用本发明的含HBr和CF4作为主要成分的刻蚀气体，在蚀刻氮化硅层后，不会生成难以溶于清洗液的高分子聚合物，而是生成易于清洗或挥发的小分子产物。实验表明，在晶体进行干法刻蚀后等待时间超过12小时的情况下，采用本发明的刻蚀气体可以将良品率由现有技术中的6-7％大幅提高到61-65％左右。
另外，根据本发明的含HBr和CF4作为主要成分的刻蚀气体，分别对于氮化硅和氧化硅具有显著不同的蚀刻速率。例如，对于氮化硅的蚀刻速率可达到32.1埃/分钟左右，而对于氧化硅的蚀刻速率接近于零。这样，氮化硅和氧化硅的蚀刻选择比则远远高于现有技术大约25∶1，甚至可以达到200∶1或更大。具有如此高的刻蚀选择比，可以充分发挥作为间隔壁绝缘层的氧化硅的刻蚀停止层的作用，不会侵蚀到栅极从而对晶体管造成影响。
根据本发明利用含HBr和CF4作为主要成分的刻蚀气体来刻蚀氮化硅层，还可以对晶体管的静态电流Idsat均匀性有一定的改善效果。一方面是因为这种刻蚀气体对氮化硅和氧化硅具有高蚀刻选择比，致使不会改变栅氧化层的厚度分布，另外一方面是由于蚀刻反应生成的副产物是氧化物，即SiBrO，使得表面易于清洗不会有残存物。实验表面，利用原有的蚀刻气体条件进行蚀刻，氧化物层会比蚀刻前的氧化物层厚大约1埃，即在表面残留了大约1埃的氧化物，且氧化物厚度的产生了新的分布，导致静态电流Idsat发生变化，而利用本发明的蚀刻气体，蚀刻后氧化物层残留的厚度小于0.5埃，并且基本符合蚀刻前生长的氧化物层的厚度分布。
图2的流程图示出了制作根据本发明实施例制作具有LDD结构的晶体管的工艺流程。在步骤201中，在衬底上预先形成的N阱中形成多个浅沟槽隔离区，用于隔离之后形成的多个晶体管。接着，在步骤202中，在N阱和相邻的两个浅沟槽隔离区上形成栅极氧化层，成分可以是二氧化硅，然后在栅极氧化层上用CVD法沉积一层掺杂多晶硅，分别刻蚀多晶硅以及栅极氧化层以形成栅极结构。接下来，在步骤203中，以栅极作为掩模，进行轻掺杂漏工艺以在栅极两侧的衬底内进行离子注入形成LDD区。接着，在步骤204中，在栅极氧化层和栅极的侧壁上以及衬底上面以CVD方法沉积间隙壁绝缘层，成分可以选择为SiO2。然后，在间隙壁绝缘层上形成一层间隙壁，成分可以选择为氮化硅。接着，在步骤205中，选用根据本发明的含HBr和CF4作为主要成分的刻蚀气体，进行干法刻蚀工艺，刻蚀间隙壁绝缘层和间隙壁层，以在栅极的侧壁形成间隙壁结构。接着，在步骤206中，对晶圆表面进行清洗，以去除蚀刻工艺中的残留物。最后，在步骤207中，以栅极和间隙壁作为掩模，再次实施离子注入工艺，注入形成源/漏极。
根据如上所述的实施例制造的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频(RF)电路或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机等各种电子产品中。
综上所述，仅是本发明较佳的实施例而已，并非对本发明做任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修饰，或修改为等同变化的等同实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种具有轻掺杂漏结构的晶体管的制造方法，所述方法包括下列步骤：
在衬底上形成栅极氧化层和栅极；
以所述栅极作为掩模，进行离子注入形成轻掺杂漏区；
在所述栅极氧化层和所述栅极的侧壁上以及衬底上形成间隙壁绝缘层；
在所述间隙壁绝缘层上形成一间隙壁层；
干法刻蚀所述间隙壁绝缘层和间隙壁层，以在栅极的侧壁形成间隙壁，所述干法刻蚀的刻蚀气体包含HBr和CF4；
对晶圆表面进行清洗，去除蚀刻步骤中的残留物；
以所述栅极和所述间隙壁作为掩模，进行离子注入形成源极和漏极。
2.如权利要求1所述的制造方法，其特征在于，所述半导体器件是MOS器件。
3.如权利要求1所述的制造方法，其特征在于，所述间隙壁绝缘层的成分为氧化硅。
4.如权利要求1或3所述的制造方法，其特征在于，所述间隙壁层的成分是氮化硅。
5.如权利要求1所述的制造方法，其特征在于，所述刻蚀气体以氧气和氦气作为载体气体。
6.如权利要求4当从属于权利要求3时所述的制造方法，其特征在于，所述刻蚀气体对于述以氮化硅和所述氧化硅的蚀刻速率比为200∶1。
7.如权利要求1所述的制造方法，其特征在于，所述干法刻蚀的工艺条件为：压力在40～60mtorr，气体源功率在400～800W，偏置电压为100～200V，气体流速为HBr∶CF4＞16∶1。
8.一种包含通过如权利要求1所述的方法制造的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM和射频电路。
9.一种包含通过如权利要求1所述的方法制造的半导体器件的电子设备，其中所述电子设备个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101964855A CN102034711A (zh) | 2009-09-25 | 2009-09-25 | 具有轻掺杂漏结构的晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101964855A CN102034711A (zh) | 2009-09-25 | 2009-09-25 | 具有轻掺杂漏结构的晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102034711A true CN102034711A (zh) | 2011-04-27 |
Family
ID=43887423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101964855A Pending CN102034711A (zh) | 2009-09-25 | 2009-09-25 | 具有轻掺杂漏结构的晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102034711A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014005371A1 (zh) * | 2012-07-03 | 2014-01-09 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| US8728948B2 (en) | 2012-07-03 | 2014-05-20 | Institute of Microelectronics, Chinese Academy of Sciences | Method of manufacturing semiconductor device |
| CN104091758A (zh) * | 2014-07-25 | 2014-10-08 | 上海华力微电子有限公司 | 一种改善通孔刻蚀后晶圆表面微环境的方法 |
| CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| CN110379772A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法 |
| US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
-
2009
- 2009-09-25 CN CN2009101964855A patent/CN102034711A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014005371A1 (zh) * | 2012-07-03 | 2014-01-09 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103531454A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| US8728948B2 (en) | 2012-07-03 | 2014-05-20 | Institute of Microelectronics, Chinese Academy of Sciences | Method of manufacturing semiconductor device |
| CN104091758A (zh) * | 2014-07-25 | 2014-10-08 | 上海华力微电子有限公司 | 一种改善通孔刻蚀后晶圆表面微环境的方法 |
| CN104091758B (zh) * | 2014-07-25 | 2017-03-15 | 上海华力微电子有限公司 | 一种改善通孔刻蚀后晶圆表面微环境的方法 |
| CN109786254A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| CN109786254B (zh) * | 2017-11-15 | 2022-03-22 | 台湾积体电路制造股份有限公司 | 后栅极工艺中的选择性高k形成 |
| US11508583B2 (en) | 2017-11-15 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective high-k formation in gate-last process |
| CN110379772A (zh) * | 2019-07-24 | 2019-10-25 | 上海华力集成电路制造有限公司 | 提高西格玛沟槽刻蚀工艺稳定性及锗硅外延层形成的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737010B2 (en) | Method of photoresist strip for plasma doping process of semiconductor manufacturing | |
| CN102034711A (zh) | 具有轻掺杂漏结构的晶体管的制造方法 | |
| US20020072177A1 (en) | Method for transistor gate dielectric layer with uniform nitrogen concentration | |
| CN100505217C (zh) | 形成半导体器件的双栅极的方法 | |
| CN101207027B (zh) | 半导体器件的栅极形成方法 | |
| US7312139B2 (en) | Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device | |
| US6764967B2 (en) | Method for forming low thermal budget sacrificial oxides | |
| CN101207026B (zh) | 半导体器件的栅极形成方法 | |
| US7306681B2 (en) | Method of cleaning a semiconductor substrate | |
| CN102386088B (zh) | 用于去除半导体器件结构上的光致抗蚀剂层的方法 | |
| KR100852894B1 (ko) | 반도체 장치의 불순물 영역 형성 방법. | |
| CN101752255A (zh) | Pmos晶体管的制造方法及栅极掺杂的方法 | |
| CN102054686B (zh) | 形成cmos器件应力膜的方法 | |
| CN113113291A (zh) | 基片清洁方法 | |
| CN102024702A (zh) | 改进半导体器件负偏压温度不稳定性的方法 | |
| US6566271B1 (en) | Method of producing a semiconductor surface covered with fluorine | |
| KR100255168B1 (ko) | 반도체소자의콘택홀세정방법 | |
| US20030109087A1 (en) | Method for manufacturing a thin film transistor of a semiconductor device | |
| CN102386078B (zh) | 用于制作多晶硅栅结构的方法 | |
| CN102543704B (zh) | 栅极氧化层的形成方法 | |
| KR100670401B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| CN104241109A (zh) | 一种制作半导体器件的方法 | |
| CN102376573B (zh) | Nmos晶体管及其形成方法 | |
| CN118280814A (zh) | Mos晶体管的制备方法及sram单元 | |
| KR20070048819A (ko) | 불순물 영역 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121219 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121219 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110427 |