CN101207027B - 半导体器件的栅极形成方法 - Google Patents

半导体器件的栅极形成方法 Download PDF

Info

Publication number
CN101207027B
CN101207027B CN2006101477992A CN200610147799A CN101207027B CN 101207027 B CN101207027 B CN 101207027B CN 2006101477992 A CN2006101477992 A CN 2006101477992A CN 200610147799 A CN200610147799 A CN 200610147799A CN 101207027 B CN101207027 B CN 101207027B
Authority
CN
China
Prior art keywords
layer
photoresist
polysilicon layer
protective layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101477992A
Other languages
English (en)
Other versions
CN101207027A (zh
Inventor
马擎天
魏莹璐
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2006101477992A priority Critical patent/CN101207027B/zh
Publication of CN101207027A publication Critical patent/CN101207027A/zh
Application granted granted Critical
Publication of CN101207027B publication Critical patent/CN101207027B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的制造方法，所述方法至少包括下列步骤：提供一半导体衬底，在所述衬底表面形成多晶硅层；在所述多晶硅层表面形成保护层；对所述多晶硅层进行预掺杂。本发明的方法，能够避免预掺杂后多晶硅层出现的凹陷。

Description

半导体器件的栅极形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种在半导体器件中形成多晶硅栅极的方法。
背景技术
互补金属氧化物半导体(Complementary Metal Oxide Semiconductor；CMOS)器件，例如金属氧化物半导体场效应晶体管(Metal OxideSemiconductor Field-Effect Transistor；MOSFET)广泛应用于超大规模集成电路(Ultra-Large Scale Integrated；ULSI)的制造中。随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更低的功耗，半导体集成电路正朝向更高集成度方向发展。半导体器件的制造技术已经进入65nm以下工艺节点，MOS晶体管的栅极变得越来越细且长度变得较以往更短，栅极最小特征尺寸已经达到45nm或更小。
在MOS晶体管，包括NMOS和PMOS晶体管的制造中，栅极的优选材料为多晶硅。多晶硅具有特殊的耐热性以及较高的刻蚀成图精确性。MOS晶体管通常是在半导体衬底表面形成栅极氧化层和多晶硅材料，通过刻蚀工艺形成栅极。图1至图6为说明现有技术中栅极形成过程的剖面示意图。如图1所示，在半导体衬底100上形成一层栅极氧化硅110，在栅极氧化层110上沉积多晶硅材料层120。然后，涂布光刻胶并对光刻胶进行图案化形成光刻胶图形130。在很多例子中，如图3所示，多晶硅材料中要执行预掺杂(Pre-Doping)，通过离子注入140植入n型杂质于NMOS晶体管的多晶硅栅极中，或植入p型杂质于PMOS晶体管的多晶硅栅极中。预掺杂能够改善阈值电压和驱动电流的特性。杂质离子注入后利用氧气灰化(ashing)去除光刻胶，并通过湿法清洗去除光刻胶残留物。
然而，由于掺杂杂质的渗透深度不一致导致杂质分布不均匀。在去除光刻胶和湿法清洗晶片表面的过程中，多晶硅120表层杂质浓度较高的一些区域易被腐蚀，从而出现如图4所示的凹坑150。如果在具有凹坑150的多晶硅120表面形成光刻胶图形131，光刻胶图形131也会高低不平，如图5所示。以光刻胶图形131为掩膜刻蚀多晶硅120形成栅极121，由于凹坑150处的多晶硅层120较薄，该处形成的栅极122较正常栅极121具有缺陷。而且凹坑150处的多晶硅极易被过度刻蚀，并刻穿栅极氧化层110，从而在衬底100有源区表面出现凹陷151，严重影响器件的电学性能。
发明内容
本发明的目的在于提供一种在半导体器件中形成多晶硅栅极的方法，能够避免破坏栅极氧化层和有源区。
为达到上述目的，本发明提供了一种半导体器件的制造方法，所述方法至少包括下列步骤：提供一半导体衬底，在所述衬底表面形成多晶硅层；
在所述多晶硅层表面形成保护层；
对所述多晶硅层进行预掺杂。
所述方法还包括在所述多晶硅层和衬底之间形成电介质层的步骤。
所述保护层为氧化硅、氮化硅、或其组合。
所述保护层的厚度为
Figure G061E7799220070115D000021
所述电介质层为高介电常数材料层。
本发明提供的另一种半导体器件的制造方法，包括：
提供一半导体衬底；在所述衬底表面形成多晶硅层；
在所述多晶硅层表面形成保护层；
对所述多晶硅层进行预掺杂；
刻蚀所述多晶硅层形成栅极。
所述保护层为氧化硅、氮化硅、或其组合。
所述保护层的厚度为
Figure G061E7799220070115D000031
所述方法还包括在衬底和多晶硅层之间形成电介质层的步骤。
所述电介质层为高介电常数材料层。
本发明还提供了一种半导体器件，包括：半导体衬底；在所述衬底表面形成的电介质层和多晶硅层；其特征在于：在所述多晶硅层表面形成保护层。所述保护层为氧化硅、氮化硅、或其组合。所述保护层的厚度为
Figure G061E7799220070115D000032
所述电介质层为高介电常数材料层。
与现有技术相比，本发明具有以下优点：
本发明的半导体器件制造方法，在衬底表面形成多晶硅层后，先不进行预掺杂，而是先在多晶硅层表面形成一层氧化硅或氮化硅或其组合作为保护层。然后再进行预掺杂。预掺杂过程中，一方面杂质离子不会与多晶硅接触，而是穿过保护层进入多晶硅栅极；另一方面灰化去除光刻胶所使用的氧气、湿法清洗光刻胶残留物的化学试剂等均不会与多晶硅直接接触。因此，保护层对多晶硅起到了保护作用，避免了预掺杂对多晶硅层造成的损伤，防止了对栅极氧化层和有源区的破坏。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1至图6为说明现有技术中栅极形成过程的剖面示意图；
图7至图13为根据本发明实施例的栅极形成过程的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明提供的半导体器件栅极的形成方法适用于线宽特征尺寸在65nm乃至45nm以下的半导体器件栅极的制造。所述半导体器件不仅是MOS晶体管，还可以是CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管。为了更好地说明本发明，在下面的实施例中以NMOS器件为例。
CMOS器件的制造工艺进入65nm工艺节点之后，CMOS器件内部的NMOS和PMOS的电学性能一致性以及器件之间的性能一致性变得非常重要。预掺杂已经被广泛用于减小NMOS和PMOS自身电学特性之间的差异。对CMOS器件中的NMOS和PMOS的栅极进行预掺杂已经成为调节器件的阈值电压和驱动电流特性，获得理想器件性能的重要手段。对于NMOS，通常采用n型杂质(例如磷)对栅极进行预掺杂；对于PMOS器件，通常采用p型杂质(例如硼)对栅极进行预掺杂。
图7至图13为根据本发明实施例的栅极形成方法的剖面示意图。首先如图7所示，在半导体衬底100表面形成电介质层110作为栅极介质层。半导体衬底100的材料可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。
本发明的栅极特征尺寸在65nm乃至45nm以下，电介质层110作为栅极电介质层，其材料优选为高介电常数(high k)材料。High k材料能够减小栅极与衬底之间的漏电流。本发明实施例中的high k材料是指介电常数在4以上的材料。可以作为形成high k栅极电介质层的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成电介质层110的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。
电介质层110的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺或低压化学气相淀积(LPCVD)等，优选为原子层沉积工艺。在这样的工艺中，衬底100和电介质层110之间会形成光滑的原子界面，可以形成理想厚度的栅极介质层。本发明方法中，电介质层110优选的厚度在
Figure G061E7799220070115D000051
之间。
然后，在电介质层110表面形成多晶硅层120。多晶硅层120的材料可以为多晶硅或非晶硅或掺杂金属(例如钛、钽、钨等)的多晶硅。形成多晶硅层120的方法包括原子层沉积(ALD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等工艺。
在接下来的工艺步骤中，如图8所示，在多晶硅层120表面淀积氧化硅、或者氮化硅、或者是氧化硅和氮化硅的组合，作为保护层125，该层的厚度为
Figure G061E7799220070115D000052
然后，如图9示，在保护层125表面涂布光刻胶并通过曝光、显影等工艺形成光刻胶图形131。光刻胶图形131的开口处界定了栅极的位置，即光刻胶图形131的开口位置的下方为栅极。在涂布光刻胶之前，优选先在保护层125表面涂布抗反射层，并通过晶片的高速旋转使其平坦化，然后再涂布光刻胶，这样会使光刻胶图形131更加清晰。
为了获得NMOS和PMOS较好的电学性能参数(例如阈值电压和驱动电流)的一致性，通常要在多晶硅材料进行n型或p型杂质的预掺杂。本发明的方法在多晶硅层120表面形成保护层125，随后形成光刻胶图形131。然后再进行预掺杂141，如图10所示。以注入磷离子为例，磷离子的注入剂量为2.0e15至4.0e15原子/立方厘米，注入能量为10～30KeV。
离子注入之后，利用氧气等离子灰化(ashing)工艺去除光刻胶图形131和抗反射层，并使用化学试剂清洗未完全去除的光刻胶残留物，如图11所示。
本发明的半导体器件制造方法在衬底表面形成多晶硅层120后，先不进行预掺杂，而是先在多晶硅层120表面形成一层氧化硅或氮化硅或其组合作为保护层125，然后再进行预掺杂141。预掺杂过程中，杂质离子不会与多晶硅层120接触，而是需要穿过保护层125。由于保护层125的隔离保护作用，离子注入后灰化去除光刻胶图形131所使用的氧气、湿法清洗光刻胶残留物所使用的化学试剂等均不会与多晶硅层120直接接触。避免了预掺杂过程对多晶硅层造成的损伤，从而避免了后续刻蚀工艺对栅极氧化层和有源区的破坏。
随后，在保护层125表面涂布光刻胶层，在涂布之前可以先形成一层抗反射层以使显影后的光刻胶图形更加清晰。通过曝光、显影、刻蚀等工艺对光刻胶、抗反射层和硬掩膜层进行图案化，形成光刻胶图形132，光刻胶图形132定义了栅极的位置和宽度，如图12所示。
在反应室中利用等离子刻蚀或反应离子刻蚀(RIE)工艺，以光刻胶图形132为掩膜刻蚀多晶硅层120和栅极氧化层110，形成栅极121，如图13所示。在这个过程中，保护层125还可以起到硬掩膜(hard mask)的作用，其对多晶硅层120的刻蚀选择比很高，而且保护层125比较致密，因此能够获得外形轮廓良好的栅极121。刻蚀工艺在等离子刻蚀反应室内进行，刻蚀的方向性可以通过控制等离子源的偏置功率和阴极(也就是衬底)偏压功率来实现。通过控制偏压功率可以控制多晶硅层120的刻蚀时间。在本实施例中，反应室内通入刻蚀剂气体流量50-400sccm，衬底温度控制在20℃和90℃之间，腔体压力为4-80mTorr，等离子源输出功率50W-2000W。刻蚀剂采用气体混合物，混合气体包括含氟气体，例如SF6、CHF3、CF4，和氯气Cl2、氧气O2、氮气N2、氦气He，还可以包括混合气体，比如氢气Ar、氖气Ne等。
然后，将刻蚀多晶硅层120后的掩膜图形132移除。掩膜图形132中的光刻胶和抗反射层可以采用氧气等离子灰化(ashing)和湿法清洗的方法去除。本发明的保护层125层可使用热磷酸去除。在本发明较佳实施例中可以不去除保护层125，而是使其直接作为侧墙(spacer)氧化层的一部分。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，例如保护层的厚度。因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (5)

1.一种半导体器件的制造方法，其特征在于，所述方法至少包括下列步骤：提供一半导体衬底，在所述衬底表面形成多晶硅层；
在所述多晶硅层表面形成避免预掺杂对多晶硅层损伤的保护层；
在所述保护层表面形成第一光刻胶图形，所述第一光刻胶图形的开口位置的下方为栅极；
穿过所述保护层对所述多晶硅层进行预掺杂；
利用氧气等离子灰化工艺去除第一光刻胶图形，并使用湿法工艺清洗未完全去除的光刻胶残留物；
在所述保护层表面形成第二光刻胶图形；
以所述第二光刻胶图形为掩膜刻蚀所述多晶硅层形成栅极；
所述保护层用于避免预掺杂的离子注入后灰化去除光刻胶图形所使用的氧气、湿法清洗光刻胶残留物所使用的化学试剂与多晶硅层直接接触，从而防止多晶硅层出现凹坑。
2.如权利要求1所述的方法，其特征在于：所述方法还包括在所述多晶硅层和衬底之间形成电介质层的步骤。
3.如权利要求1所述的方法，其特征在于：所述保护层为氧化硅、氮化硅、或其组合。
4.如权利要求3所述的方法，其特征在于：所述保护层的厚度为
Figure FDA0000134155470000011
5.如权利要求2所述的方法，其特征在于：所述电介质层为高介电常数材料层。
CN2006101477992A 2006-12-22 2006-12-22 半导体器件的栅极形成方法 Expired - Fee Related CN101207027B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101477992A CN101207027B (zh) 2006-12-22 2006-12-22 半导体器件的栅极形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101477992A CN101207027B (zh) 2006-12-22 2006-12-22 半导体器件的栅极形成方法

Publications (2)

Publication Number Publication Date
CN101207027A CN101207027A (zh) 2008-06-25
CN101207027B true CN101207027B (zh) 2012-08-22

Family

ID=39567103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101477992A Expired - Fee Related CN101207027B (zh) 2006-12-22 2006-12-22 半导体器件的栅极形成方法

Country Status (1)

Country Link
CN (1) CN101207027B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044420A (zh) * 2009-10-15 2011-05-04 上海华虹Nec电子有限公司 多晶硅离子注入工艺
CN102789983B (zh) * 2011-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
CN103972094B (zh) * 2013-01-30 2017-02-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107785246B (zh) * 2016-08-30 2022-10-14 联芯集成电路制造(厦门)有限公司 对基底进行离子注入的方法
CN110993564A (zh) * 2019-12-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法、阵列基板及显示装置
US11362117B2 (en) 2019-12-23 2022-06-14 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate, array substrate, and display device
CN111785689A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Cmos器件及其形成方法
CN113113291A (zh) * 2021-04-06 2021-07-13 武汉新芯集成电路制造有限公司 基片清洁方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524288A (zh) * 2001-07-13 2004-08-25 国际商业机器公司 通过利用原子氧氧化提高栅极活性的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524288A (zh) * 2001-07-13 2004-08-25 国际商业机器公司 通过利用原子氧氧化提高栅极活性的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平8-107153A 1996.04.23

Also Published As

Publication number Publication date
CN101207027A (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
CN101207027B (zh) 半导体器件的栅极形成方法
US6541320B2 (en) Method to controllably form notched polysilicon gate structures
CN101211125B (zh) 光刻胶的去除方法
CN101207026B (zh) 半导体器件的栅极形成方法
CN100468635C (zh) 金属氧化物半导体器件的制造方法
US20030134472A1 (en) Method of manufacturing a flash memory cell
CN100468636C (zh) 金属氧化物半导体器件栅极结构的形成方法
CN100517577C (zh) 半导体器件的栅极制造方法
CN100561671C (zh) 半导体器件栅极的制造方法
CN100561673C (zh) 金属氧化物半导体器件的制造方法
CN100483633C (zh) 半导体器件的制造方法
US20050245015A1 (en) Method for manufacturing a semiconductor device having a dual-gate structure
CN101393893B (zh) 具有不同侧壁层宽度的cmos器件及其制造方法
JP2004266249A (ja) 半導体装置の製造方法
JP4082280B2 (ja) 半導体装置およびその製造方法
CN101355029B (zh) 半导体器件的栅极形成方法
CN101393892B (zh) 半导体器件的制造方法
CN100555586C (zh) 减少在氮离子注入时产生多晶硅化金属空洞的方法
CN100517578C (zh) 半导体器件的栅极制造方法
CN100499079C (zh) Cmos器件应力膜的形成方法
CN100517575C (zh) 半导体器件栅极的制造方法
JP2008135765A (ja) 半導体装置
CN101996886A (zh) 半导体器件的制造方法
JP3880968B2 (ja) 半導体装置の製造方法
KR100571654B1 (ko) 듀얼-폴리실리콘 게이트를 가지는 반도체 소자의 게이트전극 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121108

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20191222