JP3880968B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3880968B2
JP3880968B2 JP2004028253A JP2004028253A JP3880968B2 JP 3880968 B2 JP3880968 B2 JP 3880968B2 JP 2004028253 A JP2004028253 A JP 2004028253A JP 2004028253 A JP2004028253 A JP 2004028253A JP 3880968 B2 JP3880968 B2 JP 3880968B2
Authority
JP
Japan
Prior art keywords
film
gas
etching
gate insulating
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004028253A
Other languages
English (en)
Other versions
JP2005223075A (ja
Inventor
秀樹 堂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004028253A priority Critical patent/JP3880968B2/ja
Publication of JP2005223075A publication Critical patent/JP2005223075A/ja
Application granted granted Critical
Publication of JP3880968B2 publication Critical patent/JP3880968B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、半導体装置の製造方法に関するものであり、特にシリコン膜より成るゲート電極のエッチング形成方法についての半導体装置の製造方法に関する。
近年、半導体デバイスの性能向上には目覚ましいものがあり、半導体デバイスにおいては、一層の高速化及び低消費電力化が要求されている。例えば、ゲート幅が0.13μm以下である微細な半導体デバイスでは、ゲート絶縁膜の薄膜化が加速し、CMOSトランジスタの一層の高性能化のために、ゲート電極としては、従来のn+型の同極ゲートから、PチャンネルトランジスタにはP型電極を用い且つNチャンネルトランジスタにはN型電極を用いる異極ゲート(デュアルゲート)への移行が進んでいる。
以下、シリコン膜より成るゲート電極構造を有する半導体装置の製造方法について、図8(a)〜(d)を参照しながら説明する。まず、図8(a)に示すように、例えば熱酸化法により、シリコンなどよりなる半導体基板10の上に、2nmの厚さのシリコン酸化膜よりなるゲート絶縁膜11を形成した後、例えばCVD法により、ゲート絶縁膜11の上に例えば100nmの厚さを持つポリシリコン膜12を堆積する。次に、図8(b)に示すように、ポリシリコン膜12の、Nチャンネルトランジスタ形成領域である第1の所定領域に第1のレジストパターン13を形成した後、イオン注入法により燐(P)等のIII族の不純物14を例えば1×1016/cm2のドーズ量で注入して、n型ポリシリコン膜15を形成する。
次に、図8(c)に示すように、第1のレジストパターン13をアッシング及び洗浄により除去した後、ポリシリコン膜12上のPチャンネルトランジスタ形成領域である第2の所定領域に第2のレジストパターン16を形成し、イオン注入法により、ホウ素(B)等のIII族の不純物17を例えば1×1015/cm2のドーズ量で注入して、p型ポリシリコン膜18を形成する。次に、図8(d)に示すように、CVD法により、n型ポリシリコン膜15及びp型ポリシリコン膜18の上に、例えば50nmの厚さを持つ酸化シリコン膜19を堆積し、その上に化学増幅型レジスト膜を形成した後、該化学増幅型レジスト膜に対してKrFエキシマレーザ光を露光光とするリソグラフィを行なって、第3のレジストパターン20を形成する。
次に、第1のエッチング装置を用いて、図8(e)に示すように、酸化シリコン膜19に対して第3のレジストパターン20をマスクにエッチングを行なって、パターン化された酸化シリコン膜19Aを形成した後、第3のレジストパターン20をアッシング及び洗浄により除去する。次に、第2のエッチング装置を用いて、図8(f)に示すように、n型ポリシリコン膜15及びp型ポリシリコン膜18に対して、パターン化された酸化シリコン膜19Aをマスクとして異方性エッチングを行なって、パターン化されたn型ポリシリコン膜15A及びパターン化されたp型ポリシリコン膜18Aを形成する。こうして酸化シリコン膜19A、n型ポリシリコン膜15Aよりなるn型のポリシリコンゲート電極21が形成されると共に、酸化シリコン膜19A及びp型ポリシリコン膜18Aよりなるp型のポリシリコンゲート電極22が形成される。
ところで、n型又はp型のポリシリコンゲート電極21,22を形成するための異方性エッチングは、従来、特許文献1に示されるように、形状に対する高精度の加工性と下地のゲート絶縁膜に対する高エッチング選択性を確保する目的で複数のエッチングステップにより成されている。すなわち、ゲート絶縁膜が露出する前は、Cl2+HBr+O2の混合ガスを用いて、ゲート絶縁膜に対する選択比が小さい条件でエッチングし、垂直形状を達成する。次にゲート絶縁膜が露出した後はHBr+O2の混合ガス、又はCl2+O2ガスの混合ガスを用いてゲート絶縁膜に対する選択比が大きい条件でエッチングし、エッチング残渣等を除去している。
特開2002−43284号公報
しかしながら、前述のようにして、N型又はP型のポリシリコンゲート電極21,22を形成するための異方性エッチングを行なうと、P型ポリシリコン膜18下のゲート絶縁膜11には異常はなかったが、N型ポリシリコン膜15の下に形成されているゲート絶縁膜11に局所的な破れ現象が起きるという問題が発見された。本発明者は、この原因について検討した結果、以下の原因によるものと考えた。以下に、この原因について図9(a)〜(c)を参照しながら説明する。
図9は、ポリシリコン膜からなるゲート電極部分の断面図であるが、図9(a)は、酸化シリコン膜から成るハードマスクパターン19Aを形成し、n型ポリシリコン膜15をドライエッチングする直前の状態を示している。前述のように、n型ポリシリコン膜15には、燐(P)等のV族の不純物14が1×1016/cm2のドーズ量で注入されている。一般的にポリシリコン膜12中に一様にドーピングできる不純物の量(固溶度)は温度に依存している。
n型ポリシリコン膜15の膜厚は100nmであり、燐(P)14の注入量は1×1016/cm2であるから、n型ポリシリコン膜15中のP濃度は約1×1021個/cm3になっている。また、酸化シリコン膜9の堆積にはCVD法を使用されており、酸化シリコン膜9の堆積時には700℃程度の熱が加わっている。従って、n型ポリシリコン膜15中のP濃度は、700℃附近の温度領域におけるPの固溶度(約1×1020個/cm3)より大きくなる。そしてポリシリコン膜15の結晶中に侵入できなかった過剰の燐(P)14はn型ポリシリコン膜15の粒界部分23に析出する。
図9(b)は、Cl2とHBrガスとO2ガスの混合ガスを用いてn型ポリシリコン膜15をエッチングしている途中の工程断面図を示す。このようなハロゲン系ガスによるn型ポリシリコン膜15のエッチングレートはV族の不純物濃度が大きいほど速くなることが一般的に知られている。Pが析出しているポリシリコン粒界部23のP濃度が結晶部分よりも大きいので、粒界部分23のエッチレートが結晶部分のエッチングレートより速くなり、図9(b)に示すように、ポリシリコン膜表面に露出している粒界部分23に溝24が形成されていく。そして、溝24が先にn型ポリシリコン膜15下のゲート絶縁膜11に到達し、さらにエッチングが進行して図9(c)に示すように、ゲート絶縁膜11に突き抜け破れ25が発生する。また、溝24がゲート絶縁膜11に到達しなかったとしても、エッチングの第2段階で行われる残渣除去のためのオーバーエッチングにおいて、ゲート絶縁膜11が過剰にエッチングされるので、やはり突き抜け破れ25が発生してしまう。
したがって、この発明の目的は、以上の問題に鑑み、ゲート絶縁膜の上に形成されるシリコン膜から成るゲート電極をドライエッチングにより形成する際に、ゲート絶縁膜に突き抜け等の損傷が発生しないような半導体装置の製造方法を提供することである。
前記の目的を達成するために、この発明の請求項1記載の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン膜を堆積する工程と、前記シリコン膜にV族の不純物を注入し、前記シリコン膜中のV族の不純物濃度を固溶度以上にする工程と、前記V族の不純物が注入されたシリコン膜上にマスクパターン層を形成する工程と、前記マスクパターン層をマスクとして前記V族の不純物が注入されたシリコン膜をドライエッチングする工程とを含む半導体装置の製造方法であって、前記V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくとも自然酸化膜が除去された前記シリコン膜の表面から前記ゲート絶縁膜の露出前までドライエッチングする第1ステップと、前記ゲート絶縁膜が露出した後の第2ステップとで構成され、前記第1ステップで用いるエッチングガスは、ハロゲン系ガスとNガスを含む混合ガスである。
請求項記載の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン膜を堆積する工程と、前記シリコン膜にV族の不純物を注入し、前記シリコン膜中のV族の不純物濃度を固溶度以上にする工程と、前記V族の不純物が注入されたシリコン膜上にマスクパターン層を形成する工程と、前記マスクパターン層をマスクとして前記V族の不純物が注入されたシリコン膜をドライエッチングする工程とを含む半導体装置の製造方法であって、前記V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくとも自然酸化膜が除去された前記シリコン膜の表面から前記ゲート絶縁膜の露出前までドライエッチングする第1ステップと、前記ゲート絶縁膜が露出した後の第2ステップとで構成され、前記第1ステップで用いるエッチングガスは、ハロゲン系ガスと希ガスを含む混合ガスである
請求項記載の半導体装置の製造方法は、請求項記載の半導体装置の製造方法において、前記希ガスは、Heガス、Neガス、Arガス、XeガスまたはKrガスである。
請求項記載の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン膜を堆積する工程と、前記シリコン膜にV族の不純物を注入し、前記シリコン膜中のV族の不純物濃度を固溶度以上にする工程と、前記V族の不純物が注入されたシリコン膜上にマスクパターン層を形成する工程と、前記マスクパターン層をマスクとして前記V族の不純物が注入されたシリコン膜をドライエッチングする工程とを含む半導体装置の製造方法であって、前記ドライエッチングで用いるエッチングガスは、ハロゲン系ガスとCHガスを含む混合ガスである。
請求項記載の半導体装置の製造方法は、請求項記載の半導体装置の製造方法において、前記V族の不純物が注入されたシリコン膜またはアモルファスシリコン膜をドライエッチングする工程は、少なくとも前記ゲート絶縁膜が露出する前のステップと露出した後のステップとで構成される。
この発明の請求項記載の半導体装置の製造方法によれば、V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくとも自然酸化膜が除去されたシリコン膜の表面からゲート絶縁膜の露出前までドライエッチングする第1ステップと、ゲート絶縁膜が露出した後の第2ステップとで構成され、第1ステップで用いるエッチングガスは、ハロゲン系ガスとNガスを含む混合ガスであることが好ましい。すなわち、ハロゲン系ガスにN2ガスを添加すると、シリコン膜に対するエッチング中に揮発性の低い多結晶化層が一時的に生成され、V族の不純物が析出しているシリコン膜粒界部分に形成される溝部分を一時的に被覆保護しながらエッチングされてゆく。このようにすると、シリコン膜中に存在するV族不純物の濃度がシリコン膜の固溶度以上であって、V族不純物がシリコン膜粒界部分に過剰に析出している場合においても、シリコン膜粒界部分を起点として発生するゲート絶縁膜の突き抜け等の損傷を防止することができる。
この発明の請求項記載の半導体装置の製造方法によれば、V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくとも自然酸化膜が除去されたシリコン膜の表面からゲート絶縁膜の露出前までドライエッチングする第1ステップと、ゲート絶縁膜が露出した後の第2ステップとで構成され、第1ステップで用いるエッチングガスは、ハロゲン系ガスと希ガスを含む混合ガスであることが好ましい。すなわち、希ガスの希釈効果でプラズマ中に発生するハロゲン系ガスのラジカル量が減少するため、希ガスイオンのスパッタ作用という物理的作用が支配的にエッチングが進行することで、シリコン膜のエッチングレートはシリコン膜中のV族不純物の濃度に依存しなくなる。その結果、同様にゲート絶縁膜の突き抜け等の損傷を防止することができる作用効果が得られる。
請求項では、希ガスは、Heガス、Neガス、Arガス、XeガスまたはKrガスであることが好ましい。
この発明の請求項記載の半導体装置の製造方法によれば、ドライエッチングで用いるエッチングガスは、ハロゲン系ガスとCHガスを含む混合ガスであることが好ましい。すなわち、ハロゲン系ガスにCHガスを添加すると、CHガスの分解反応によって堆積性が大きく、自らの元素から成る膜がシリコン膜表面に生成されることで、V族の不純物が析出しているシリコン膜の粒界部分に形成される溝部分を被覆しながらエッチングされてゆく。その結果、同様にゲート絶縁膜の突き抜け等の損傷を防止することができる作用効果が得られる。
請求項では、V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくともゲート絶縁膜が露出する前のステップと露出した後のステップとで構成されるので、ゲート絶縁膜が露出する前のドライエッチングにおいて、シリコン膜に対して過剰なエッチングが行われないようにすることができる。
この発明の第1の実施形態の半導体装置の製造方法を図1〜図3に基づいて説明する。図1(a)〜(d)及び図2(a)〜(c)は本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
第1の実施形態は、シリコンゲート構造体におけるシリコン膜の粒界部分に注入された不純物を析出させないようにするものである。
この場合、図1(a)に示すように、例えば熱酸化法により、シリコン等よりなる半導体基板100の上に例えば3nmの厚さを持つシリコン酸化膜よりなるゲート絶縁膜101を形成した後、例えばCVD法により、ゲート絶縁膜101の上に例えば100nmの厚さを持つシリコン膜102を堆積する。
次に、図1(b)に示すように、ポリシリコン膜102上のPチャンネルトランジスタのゲートを形成するべき第1の所定領域に第1のレジストパターン103を形成した後、イオン注入法により、ポリシリコン膜102に対して燐(P)等のV族の不純物104を例えば5×1014/cm2のドーズ量で注入してn型ポリシリコン膜105を形成する。
次に、図1(c)に示すように、第1のレジストパターン103をアッシング及び洗浄により除去した後、ポリシリコン膜102上の、Nチャンネルトランジスタのゲートを形成すべき第2の所定領域に第2のレジストパターン106を形成し、ポリシリコン膜102に対して、ホウ素(B)等のIII族の不純物107を例えば1×1015/cm2のドーズ量で注入して、p型ポリシリコン膜108を形成する。
次に、図1(d)に示すように、CVD法により、n型ポリシリコン膜105及びp型ポリシリコン膜108の上に、例えば50nmの厚さを持つ酸化シリコン膜109を順次堆積する。
次に、図2(a)に示すように、酸化シリコン膜109の上に化学増幅型レジスト膜を形成した後、該化学増幅型レジスト膜に対してKrFエキシマレーザ光を露光光とするリソグラフィを行なって、第3のレジストパターン110を形成する。
次に、図3に示す後述の誘導結合型プラズマエッチング装置を用いて、図2(b)に示すように、酸化シリコン膜109に対して第3のレジストパターン110をマスクにエッチングを行なって、ハードマスク(マスクパターン層)となるパターン化された酸化シリコン膜109Aを形成した後、第3のレジストパターン110をアッシング及び洗浄により除去する。尚、ハードマスクとしては、酸化シリコン膜109Aに代えて、窒化シリコン膜又は酸窒化シリコン膜を用いてもよい。
次に、図2(c)に示すように、n型ポリシリシリコン膜105及びp型ポリシリコン膜108を、パターン化された酸化シリコン膜109Aをマスクとして異方性エッチングし、パターン化されたn型ポリシリコン膜105A及びパターン化されたp型ポリシリコン膜108Aを形成する。こうしてパターン化された、n型ポリシリコン膜105Aよりなるn型のポリシリコンゲート電極111が形成されると共に、パターン化された、p型ポリシリコン膜108Aよりなるp型のポリシリコンゲート電極112が形成される。
図2(c)の工程におけるエッチングでは、図3に示す誘導結合型プラズマエッチング装置を用いることができる。酸化シリコン膜109、n型ポリシリシリコン膜105、p型ポリシリコン膜108のエッチングに用いられる誘導結合型プラズマエッチング装置について説明しておく。
図3に示すように、接地されていると共に内壁がセラミック、アルミナ又は石英等の絶縁物で覆われたチャンバ1の上には、第1の高周波電源2から第1の高周波電力が印加される誘導コイル(上部電極)3が設けられており、該誘導コイル3に第1の高周波電力が印加されると、チャンバ1の内部に誘導結合プラズマが発生する。一方,チャンバ1の底部には、第2の高周波電源4から第2の高周波電力が印加される試料台(下部電極)5が設けられており、第2の高周波電力により試料台5に向かうイオンのエネルギーが制御される。尚、図示は省略しているが、試料台5の内部には、冷媒等によって試料台5の温度を−30℃〜+30℃程度の範囲で制御する温度制御装置が設けられている。
チャンバ1には、エッチングガスがマスフローコントローラ(図示は省略している)を介して導入口(図示は省略している)から導かれると共に、チャンバ1の圧力はターボポンプ(図示は省略している)により0.1Pa〜10Pa程度の範囲に制御される。
また、図2(c)において、V族の不純物が注入されたシリコン膜105をドライエッチングする工程は、少なくともゲート絶縁膜101が露出する前のステップと露出した後のステップで構成される。以下、第1の実施形態におけるゲート電極を形成する際のエッチング条件を具体的に説明する。
(1)n型ポリシリコン膜105およびp型ポリシリコン膜108表面に形成された自然酸化膜を除去する条件
圧力:0.4Pa
第1の高周波電力:400W(13.56MHz)
第2の高周波電力:60W(13.56MHz)
Cl2ガスの流量:100ml/min
試料台の温度:20℃
尚、エッチング時間は、自然酸化膜のエッチングレートを測定し、自然酸化膜を除去するのに必要な時間を設定する。
(2)n型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜が露出するまでエッチングする条件
圧力:0.4Pa
第1の高周波電力:400W(13.56MHz)
第2の高周波電力:25W(13.56MHz)
Cl2ガス流量:20ml/min
HBrガス流量:100ml/min
試料台の温度:20℃
尚、エッチング時間はエッチング中のSiClx又はSiBrxの発光を計測することにより、自動終点判定で決定する。
(3)n型ポリシリシリコン膜105及びp型ポリシリコン膜108をゲート酸化膜が露出した後にオーバーエッチングする条件
圧力:2.0Pa
第1の高周波電力:400W(13.56MHz)
第2の高周波電力:50W(13.56MHz)
HBrガス流量:100ml/min
2ガス流量:5ml/min
試料台の温度:20℃
尚、エッチング時間は、n型ポリシリコン膜105およびp型ポリシリコン膜108のエッチングレートを測定し、残渣除去に最適な時間を設定する。
本発明の第1の実施の形態においては、n型ポリシリシリコン膜105とするために比較的低い量でイオン注入し、燐104の濃度が5×1019個/cm3としたこと、すなわちn型ポリシリシリコン膜105を構成する結晶中に溶け込むことができる限界値である固溶度の1×1020個/cm3よりも小さい濃度になるようにしたことが特徴である。こうすることによって燐はほとんどすべてシリコン結晶中に拡散した状態で存在し、粒界部分に燐は析出しない。従って、n型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜が露出する前のエッチングにおいて、n型ポリシリシリコン膜105の粒界部分のエッチングが異常に速くなり溝が形成されることがなくなるため、溝部分を起点としてその下のゲート絶縁膜101の突き抜けを防止しつつポリシリコンゲート電極を形成することができる。
この発明の第2の実施形態の半導体装置の製造方法を図4に基づいて説明する。なお、第1の実施形態と共通する構成は図1〜図3を参照する。
第2の実施形態による製造方法は、図2(c)において、V族の不純物が注入されたシリコン膜105をドライエッチングする工程は、少なくともゲート絶縁膜101が露出する前のステップと露出した後のステップで構成され、ゲート絶縁膜101が露出する前のステップは、シリコン膜105の局所的な過剰エッチングを抑制しながら行われる。この場合、ハロゲン系ガスとN2ガスを含む混合ガスを用いてn型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前までドライエッチングすることに特徴を有している。N型、P型ポリシリコンゲート電極を形成する工程フローは図1、図2と基本的には同じである。n型ポリシリコン膜105およびp型ポリシリコン膜108上に形成された自然酸化膜の除去とゲート絶縁膜101が露出した後のオーバーエッチング条件については第1の実施形態と同様である。
従って、以下においては、n型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前の条件についてのみ説明する。
そのエッチング条件は、
圧力:0.4Pa
第1の高周波電力:400W(13.56MHz)
第2の高周波電力:25W(13.56MHz)
Cl2ガス流量:20ml/min
HBrガス流量:100ml/min
2ガス流量:10ml/min
試料台の温度:20℃
尚、エッチング時間はエッチング中のSiClx又はSiBrxの発光を計測することにより、自動終点判定で決定し、N2ガスの全エッチングガスに対する体積割合(流量比)が5%以上とする。
図4は、本実施の形態によるエッチング方法でn型ポリシリコン膜15を、酸化シリコン膜から成るハードマスクパターン19Aをマスクにしてドライエッチングしている途中の状態を示す断面図である。ここで、n型ポリシリコン膜15中に存在する燐の濃度は、従来と同様ポリシリコン膜の固溶度以上であり、燐がシリコン膜粒界部分に析出している。ゲート酸化膜11が露出する前のエッチングでハロゲン系ガス(例えばCl2)に窒素を混合したガスを用いた場合、エッチング中に、(式1)の反応を経て、n型ポリシリコン膜15の表面部に、SiNxよりなる揮発性の低い多結晶化層26が生じる。
Si+N2+Cl→SiNx+SiCly……………………(式1)
シリコン膜に対するハロゲン系ガスによるエッチングでは、シリコン膜粒界部分に析出した燐の影響でシリコン膜粒界部分のエッチングレートが速くなり、シリコン粒界部分に溝が形成される。しかしながら、ハロゲン系ガスにN2ガスを添加すると、図4に示すように、シリコン膜に対するエッチング中に揮発性の低い多結晶化層26が一時的に生成され、シリコン膜粒界部分にエッチングの初期に形成された溝部分を一時的に被覆保護しながら、多結晶化層26とシリコン膜がエッチングされていくので、溝の増大が抑制される。このため、溝直下にあるゲート絶縁膜11に突き抜け破れ等の損傷が発生しない用にすることができる。
このようにN2ガス添加による効果は大きいが、N2ガスの流量比が20%を超えると、エッチング中に生成されるSiNx等が過剰になるので、多量のパーティクルが発生する恐れがある。従って、パーティクルを発生させることなく、ゲート絶縁膜の突き抜け等の損傷を防止するためには、N2ガスの全エッチングガスに対する体積割合は5〜20%であることが好ましい。また、第2の実施形態においては、ハロゲン系ガスとして、Cl2ガス、HBrがスを用いたが、その他のハロゲン系ガスを用いても同様の効果が得られることは言うまでもない。
この発明の第3の実施形態の半導体装置の製造方法について説明する。なお、第1の実施形態と共通する構成は図1〜図3を参照する。
第3の実施形態による製造方法は、図2(c)において、第2の実施形態と同様にゲート絶縁膜101が露出する前のステップは、シリコン膜105の局所的な過剰エッチングを抑制しながら行われる。この場合、ハロゲン系ガスとフロロカーボンガスを含む混合ガスを用いてn型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前までドライエッチングすることに特徴を有している。N型、P型ポリシリコンゲート電極を形成する工程フローは図1、図2と基本的には同じである。またn型ポリシリコン膜105およびp型ポリシリコン膜108上に形成された自然酸化膜の除去とゲート絶縁膜101が露出した後のオーバーエッチング条件については第1の実施形態と同様である。
従って、以下においては、n型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前の条件についてのみ説明する。ここではフロロカーボンガスとしてCF4ガスを用いる。
エッチング条件は
圧力:0.4Pa
第1の高周波電力:400W(13.56MHz)
第2の高周波電力:25W(13.56MHz)
Cl2ガス流量:20ml/min
HBrガス流量:100ml/min
CF4ガス流量:5ml/min
試料台の温度:20℃
尚、エッチング時間はエッチング中のSiClx又はSiBrxの発光を計測することにより、自動終点判定で決定する。
n型ポリシリコン膜中に存在する燐の濃度が、従来と同様ポリシリコン膜の固溶度以上であり、燐がシリコン膜粒界部分に析出している場合について、本発明のようにゲート酸化膜が露出する前のポリシリコン膜エッチングでハロゲン系ガスにフロロカーボンガスを添加すると、フロロカーボンガスの分解反応によって堆積性が大きく、自らの元素から成るフロロカーボン膜がN型ポリシリコン膜表面に生成される。このフロロカーボン膜が、燐が析出しているシリコン膜粒界部分にエッチング初期に形成された溝部分を被覆しながら、このフロロカーボン膜とポリシリコン膜とがエッチングされてゆくので、溝の増大が抑制される。このように、シリコン膜粒界部分を起点としてその下のゲート絶縁膜の発生する突き抜け破れ等の損傷を防止することができる。
本エッチング条件では、CF4ガスの全エッチングガスに対する体積割合(流量比)を3%以上とすればn型ポリシリコン膜の粒界部分の溝形成を低減できる効果が顕著に発揮される。しかしながら、CF4ガスの体積割合が20%以上になると、CF4ガスが分解して生成されるFラジカルによるポリシリコン膜の過剰エッチングが生じてしまい、ポリシリコンゲートパターンにサイドエッチ等の加工不良が発生してしまう。従って、サイドエッチ等の加工不良を発生させること無く、ゲート絶縁膜101の突き抜け破壊等の損傷を防止するためには、CF4ガスの全エッチングガスに対する体積割合は3〜20%であることが好ましい。
尚、第3の実施形態においては、ハロゲン系ガスとして、Cl2ガス、HBrがスを用いたが、その他のハロゲン系ガスを用いても同様の効果が得られることは言うまでもない。また、第3の実施形態においては、フロロカーボンガスとしてCF4ガスを用いたが、これに代えて、CHF3ガス、C48ガス、C26ガス又はCH22ガスを用いても同様の効果が得られる。
この発明の第4の実施形態の半導体装置の製造方法を図5に基づいて説明する。なお、第1の実施形態と共通する構成は図1〜図3を参照する。
第4の実施形態は、図2(c)において、第2の実施形態と同様にゲート絶縁膜101が露出する前のステップは、シリコン膜105の局所的な過剰エッチングを抑制しながら行われる。この場合、ハロゲン系ガスとArなどの希ガスを含む混合ガスを用いてn型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前までドライエッチングすることに特徴を有している。N型、P型ポリシリコンゲート電極を形成する工程フローは図1、図2と基本的には同じである。n型ポリシリコン膜105およびp型ポリシリコン膜108上に形成された自然酸化膜の除去とゲート絶縁膜101が露出した後のオーバーエッチング条件については第1の実施形態と同様である。
従って、以下においては、n型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前の条件についてのみ説明する。尚、ここでは、希ガスとしてArガスを用いる。
エッチング条件は、
圧力:0.4Pa
第1の高周波電力:400W(13.56MHz)
第2の高周波電力:35W(13.56MHz)
Cl2ガス流量:5ml/min
HBrガス流量:50ml/min
Arガス流量:60ml/min
試料台の温度:20℃
尚、エッチング時間はエッチング中のSiClx又はSiBrxの発光を計測することにより、自動終点判定で決定する。
図5は、ハロゲン系ガス(ここではCl2ガス)とArガスとの混合ガスの総流量が100ml/minで一定の場合において、Arガスの流量比及びポリシリコン膜への不純物の注入量を変化させたときにポリシリコン膜のエッチングレートがどのように変化するかを表すグラフである。図5の横軸はポリシリコン膜への不純物注入量を示し、縦軸はポリシリコン膜のエッチングレートを示している。また、パラメータとしてArガスの流量比を示している。
図5より、Arガスの流量比が増大するのに従って、ポリシリコン膜のエッチングレートがn型不純物の注入量に依存しなくなることが分かる。この現象は以下のように説明できる。すなわち、シリコン膜に対してハロゲン系ガスを用いるエッチングを行なうと、プラズマ中で発生するハロゲン系ガスのラジカルとシリコン膜との化学的な反応が支配的にエッチングが進行する。また、ハロゲン系ガスのラジカルとシリコン膜との化学的反応が支配的なエッチングでは、シリコン膜中のV族不純物の濃度が大きい(n型の傾向が大きい)ほど、シリコン膜のエッチングレートが速くなる。この現象がハロゲン系ガスを用いたゲート酸化膜が露出する前のエッチングにおいて、シリコン膜粒界部分に溝を形成する。
これに対して、シリコン膜に対してハロゲン系ガスとArのような希ガスとの混合ガスを用いるエッチングを行なうと、希ガスの希釈効果でプラズマ中に発生するハロゲン系ガスのラジカルの量が減少するため、希ガスイオンのスパッタ作用という物理的作用が支配的にエッチングが進行する。希ガスイオンのスパッタ作用という物理的作用が支配的なエッチングでは、シリコン膜のエッチングレートはシリコン膜中のV族不純物の濃度に依存しなくなる。
以上の実験結果に基づき、n型ポリシリコン膜中に存在する燐の濃度が、従来と同様ポリシリコン膜の固溶度以上であり、燐がシリコン膜粒界部分に析出している場合について、前記のn型及びp型のポリシリコン膜105,108をゲート酸化膜が露出するまでのエッチングを行なったところ、Arガスの流量比が20%以上になると、n型ポリシリコン膜105の粒界部分の溝形成を有効に低減できるので、ゲート絶縁膜の突き抜け破れ等の損傷が発生しなかった。このようにゲート酸化膜が露出する前のエッチングにハロゲン系ガスと希ガスとの混合ガスを用いると、シリコン膜粒界部分に溝が形成されなくなるので、シリコン膜粒界部分を起点として発生するゲート絶縁膜の突き抜け破れ等の損傷を防止することができる。
尚、第4の実施形態においては、ハロゲン系ガスとして、Cl2ガス、HBrガスを用いたが、その他のハロゲン系ガスを用いても同様の効果が得られる。また、第4の実施形態においては、希ガスとしては、Arガスを用いたが、これに代えて、Heガス、Neガス、Xeガス又はKrガスを用いても同様の効果が得られる。
この発明の第5の実施形態の半導体装置の製造方法について説明する。なお、第1の実施形態と共通する構成は図1〜図3を参照する。
第5の実施形態は、図2(c)において、第2の実施形態と同様にゲート絶縁膜101が露出する前のステップは、シリコン膜105の局所的な過剰エッチングを抑制しながら行われる。この場合、半導体基板を冷却しながら、n型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前までドライエッチングすることに特徴を有している。N型、P型ポリシリコンゲート電極を形成する工程フローは図1、図2と基本的には同じである。n型ポリシリコン膜105およびp型ポリシリコン膜108上に形成された自然酸化膜の除去とゲート絶縁膜101が露出した後のオーバーエッチング条件については第1の実施形態と同様である。
従って、以下においては、n型ポリシリコン膜105およびp型ポリシリコン膜108をゲート絶縁膜101が露出する前の条件についてのみ説明する。
エッチング条件は、
圧力:0.4Pa
第1の高周波電力:400W(13.56MHz)
第2の高周波電力:25W(13.56MHz)
Cl2ガス流量:20ml/min
HBrがス流量:100ml/min
試料台の温度:−5℃
尚、エッチング時間はエッチング中のSiClx又はSiBrxの発光を計測することにより、自動終点判定で決定する。
この条件のように、n型ポリシリコン膜中に存在する燐の濃度が、従来と同様ポリシリコン膜の固溶度以上であり、燐がシリコン膜粒界部分に析出している場合について、試料台の温度を低温化することにより、エッチング中に生成されるSiClxやSiBrxのような反応生成物の堆積性が増大し、反応生成物がn型ポリシリコン膜105の粒界部分に形成される溝部分を被覆しながらエッチングされていくので、n型ポリシリコン膜105の粒界部分に形成される溝増大を抑制することができる。試料台の温度を室温以下、特に0℃以下にすると、n型ポリシリコン膜105の粒界部分の溝形成を低減できるので、ゲート絶縁膜の突き抜け等の損傷が発生しない。
この発明の第6の実施形態の半導体装置の製造方法を図6および図7に基づいて説明する。図6(a)〜(d)及び図7(a)〜(c)は本発明の第6の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
本発明の第6の実施形態は、シリコンゲート電極材料をアモルファスシリコン膜とし、アモルファスシリコン膜へV族不純物注入してからシリコンゲート構造のパターン形成するためのドライエッチングまでの間に加わる熱の温度を規定するものである。
まず、図6(a)に示すように、例えば熱酸化法により、シリコン等よりなる半導体基板200の上に例えば3nmの厚さを持つシリコン酸化膜よりなるゲート絶縁膜201を形成した後、例えばCVD法により、ゲート絶縁膜201の上に例えば100nmの厚さを持つアモルファスシリコン膜202を堆積する。
次に、図6(b)に示すように、アモルファスシリコン膜202上のPチャンネルトランジスタが形成される第1の所定領域に第1のレジストパターン203を形成した後、イオン注入法により、アモルファスシリコン膜202に燐(P)等のV族の不純物204を例えば5×1016/cm2のドーズ量で注入して、n型アモルファスシリコン膜205を形成する。このとき、n型アモルファスシリコン膜205中の不純物濃度は限界値(固溶度)である1×1020個/cm3よりも大きくなっている。
次に、図6(c)に示すように、第1のレジストパターン203をアッシング及び洗浄により除去した後、アモルファスシリコン膜202上のNチャンネルトランジスタを形成する第2の所定領域に第2のレジストパターン206を形成し、アモルファスシリコン膜202にホウ素(B)等のIII族の不純物207を例えば3×1015/cm2のドーズ量で注入して、p型アモルファスシリコン膜208を形成する。
次に、図6(d)に示すように、プラズマCVD法により、n型アモルファスシリコン膜205及びp型アモルファスシリコン膜208の上に、例えば50nmの厚さを持つ酸化シリコン膜209を堆積する。このとき酸化シリコン膜209はプラズマCVD法により堆積されるため、酸化シリコン膜209を堆積する際に半導体基板200に加わる熱の温度は、n型及びp型のアモルファスシリコン膜205,208が多結晶化する温度である550℃よりも低い。次に、図7(a)に示すように、酸化シリコン膜209の上に化学増幅型レジスト膜を形成した後、該化学増幅型レジスト膜に対してKrFエキシマレーザ光を露光光とするリソグラフィを行なって、第3のレジストパターン210を形成する。
次に、図3に示した誘導結合型プラズマエッチング装置を用いて、図7(b)に示すように、酸化シリコン膜209に対して第3のレジストパターン210をマスクにエッチングを行なって、ハードマスク(マスクパターン層)となるパターン化された酸化シリコン膜209Aを形成した後、第3のレジストパターン210をアッシング及び洗浄により除去する。尚、ハードマスクとしては、パターン化された酸化シリコン膜209Aに代えて、パターン化された窒化シリコン膜又は酸窒化シリコン膜を用いてもよい。
次に、図3に示す同じ誘導結合型プラズマエッチング装置を用いて、図7(c)に示すように、n型アモルファスシリコン膜205及びp型アモルファスシリコン膜208に対して、パターン化された酸化シリコン膜209Aを用いて異方性エッチングを行なって、パターン化されたn型アモルファスシリコン膜205A及びパターン化されたp型アモルファスシリコン膜208Aを形成する。
第6の実施形態によると、n型アモルファスシリコン膜205、p型アモルファスシリコン膜208を形成する工程とハードマスクとなるパターン化された酸化シリコン膜209Aを形成する工程、n型アモルファスシリコン膜205A及びp型アモルファスシリコン膜208Aを形成する工程は、いずれも、550℃よりも低い温度で行なわれるため、n型アモルファスシリコン膜205Aは多結晶化せず粒界の成長が抑制され、燐(P)の析出も抑制される。このため、ゲート絶縁膜が露出する前のn型及びp型のアモルファスシリコン膜205,208をエッチングするステップにおいて、n型アモルファスシリコン膜205の特定部位に溝が形成されないので、溝を起点とするゲート絶縁膜201の突き抜け破れを発生させることなく、ポリシリコンゲート電極を形成することができる。
ところで、本発明の各実施形態においては、図3に示すICP(InductiveCoupledPlasma)方式のドライエッチング装置を用いたが、これに代えて、例えばRIE(ReactiveIonEtching)方式、ECR(ElectronCyclotronResonance)方式等のプラズマ源を搭載するドライエッチング装置を用いても同様の効果が得られる。
本発明に係る半導体装置の製造方法は、n型シリコン膜およびp型シリコン膜をゲート絶縁膜が露出する前までドライエッチングする工程において、n型シリコン膜に対する局所的な過剰エッチングを抑制しながら行なわれるため、n型シリコン膜の下にあるゲート絶縁膜の突き抜け等の損傷を防止することができる効果を有し、一層の高速化及び低消費電力化が要求される半導体デバイスとして有用である。
本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 エッチング装置の概略断面図 本発明の第2の実施形態においてシリコン膜粒界部分を起点として発生するゲート絶縁膜の突抜け等の損傷を防止できる現象を説明する断面図である。 本発明の第4の実施形態においてArガスの流量比及びポリシリコン膜への不純物の注入量と、ポリシリコン膜のエッチングレートとの関係を示す図である。 本発明の第6の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 本発明の第6の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 従来の半導体装置の製造方法の各工程を示す断面図である。 従来のゲート絶縁膜に突き抜け破れが発生する現象を説明する断面図である。
符号の説明
1 チャンバ
2 第1の高周波電源
3 誘導コイル
4 第2の高周波電源
5 試料台
10 半導体基板
11 ゲート絶縁膜
12 ポリシリコン膜
13 第1のレジストパターン
14 V族の不純物
15 n型ポリシリコン膜
15A パターン化されたポリシリコン膜
16 第2のレジストパターン
17 III族の不純物
18 p型ポリシリコン膜
18A パターン化されたポリシリコン膜
19 酸化シリコン膜
19A パターン化された酸化シリコン膜
20 第3のレジストパターン
21 n型ポリシリコンゲート電極
22 p型ポリシリコンゲート電極
23 ポリシリコン粒界部分
24 n型ポリシリコン膜に形成される溝
25 ゲート絶縁膜の突き抜け
26 反応性生物から形成される多結晶層
100 半導体基板
101 ゲート絶縁膜
102 ポリシリコン膜
103 第1のレジストパターン
104 V族の不純物
105 n型ポリシリコン膜
105A パターン化されたポリシリコン膜
106 第2のレジストパターン
107 III族の不純物
108 p型ポリシリコン膜
108A パターン化されたポリシリコン膜
109 酸化シリコン膜
109A パターン化された酸化シリコン膜
110 第3のレジストパターン
113 n型ポリシリコンゲート電極
114 p型ポリシリコンゲート電極
200 半導体基板
201 ゲート絶縁膜
202 アモルファスシリコン膜
203 第1のレジストパターン
204 V族の不純物
205 n型アモルファスシリコン膜
205A パターン化されたn型アモルファスシリコン膜
206 第2のレジストパターン
207 III族の不純物
208 p型アモルファスシリコン膜
208A パターン化されたp型アモルファスシリコン膜
209 酸化シリコン膜
209A パターン化された酸化シリコン膜
210 第3のレジストパターン

Claims (5)

  1. 半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン膜を堆積する工程と、前記シリコン膜にV族の不純物を注入し、前記シリコン膜中のV族の不純物濃度を固溶度以上にする工程と、前記V族の不純物が注入されたシリコン膜上にマスクパターン層を形成する工程と、前記マスクパターン層をマスクとして前記V族の不純物が注入されたシリコン膜をドライエッチングする工程とを含む半導体装置の製造方法であって、前記V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくとも自然酸化膜が除去された前記シリコン膜の表面から前記ゲート絶縁膜の露出前までドライエッチングする第1ステップと、前記ゲート絶縁膜が露出した後の第2ステップとで構成され、前記第1ステップで用いるエッチングガスは、ハロゲン系ガスとNガスを含む混合ガスであることを特徴とする半導体装置の製造方法。
  2. 半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン膜を堆積する工程と、前記シリコン膜にV族の不純物を注入し、前記シリコン膜中のV族の不純物濃度を固溶度以上にする工程と、前記V族の不純物が注入されたシリコン膜上にマスクパターン層を形成する工程と、前記マスクパターン層をマスクとして前記V族の不純物が注入されたシリコン膜をドライエッチングする工程とを含む半導体装置の製造方法であって、前記V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくとも自然酸化膜が除去された前記シリコン膜の表面から前記ゲート絶縁膜の露出前までドライエッチングする第1ステップと、前記ゲート絶縁膜が露出した後の第2ステップとで構成され、前記第1ステップで用いるエッチングガスは、ハロゲン系ガスと希ガスを含む混合ガスであることを特徴とする半導体装置の製造方法。
  3. 前記希ガスは、Heガス、Neガス、Arガス、XeガスまたはKrガスである請求項記載の半導体装置の製造方法。
  4. 半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコン膜を堆積する工程と、前記シリコン膜にV族の不純物を注入し、前記シリコン膜中のV族の不純物濃度を固溶度以上にする工程と、前記V族の不純物が注入されたシリコン膜上にマスクパターン層を形成する工程と、前記マスクパターン層をマスクとして前記V族の不純物が注入されたシリコン膜をドライエッチングする工程とを含む半導体装置の製造方法であって、前記ドライエッチングで用いるエッチングガスは、ハロゲン系ガスとCHガスを含む混合ガスであることを特徴とする半導体装置の製造方法。
  5. 前記V族の不純物が注入されたシリコン膜をドライエッチングする工程は、少なくとも前記ゲート絶縁膜が露出する前のステップと露出した後のステップとで構成される請求項記載の半導体装置の製造方法。
JP2004028253A 2004-02-04 2004-02-04 半導体装置の製造方法 Expired - Fee Related JP3880968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004028253A JP3880968B2 (ja) 2004-02-04 2004-02-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028253A JP3880968B2 (ja) 2004-02-04 2004-02-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005223075A JP2005223075A (ja) 2005-08-18
JP3880968B2 true JP3880968B2 (ja) 2007-02-14

Family

ID=34998481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028253A Expired - Fee Related JP3880968B2 (ja) 2004-02-04 2004-02-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3880968B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119696B2 (ja) * 2007-03-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5042162B2 (ja) * 2008-08-12 2012-10-03 株式会社日立ハイテクノロジーズ 半導体加工方法

Also Published As

Publication number Publication date
JP2005223075A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100957820B1 (ko) 핀형 전계 효과 트랜지스터의 제조 방법
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
JPH08306672A (ja) 垂直側壁を形成する方法
JPH0621018A (ja) ドライエッチング方法
US9947768B2 (en) Method for forming spacers for a transistor gate
JP3165047B2 (ja) ポリサイド膜のドライエッチング方法
US9780000B2 (en) Method for forming spacers for a transitor gate
KR100255404B1 (ko) 드라이에칭방법
US6955964B2 (en) Formation of a double gate structure
JP2004031546A (ja) 半導体装置の製造方法
US6855639B1 (en) Precise patterning of high-K films
CN101207027A (zh) 半导体器件的栅极形成方法
US6255179B1 (en) Plasma etch pre-silicide clean
KR100489599B1 (ko) 반도체 장치의 제조 방법
JP2687787B2 (ja) ドライエッチング方法
JP3880968B2 (ja) 半導体装置の製造方法
JP2004266249A (ja) 半導体装置の製造方法
JP3208596B2 (ja) ドライエッチング方法
JP4740599B2 (ja) 半導体装置の製造方法
JP2002217414A (ja) 半導体装置およびその製造方法
US20050245015A1 (en) Method for manufacturing a semiconductor device having a dual-gate structure
JP3348542B2 (ja) シリコン系材料層のパターニング方法
JP2007036018A (ja) 半導体装置の製造方法
JP3371180B2 (ja) 配線形成方法
WO2001084628A1 (en) Method of forming spacers in cmos devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060405

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060704

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees