CN1524288A - 通过利用原子氧氧化提高栅极活性的方法 - Google Patents
通过利用原子氧氧化提高栅极活性的方法 Download PDFInfo
- Publication number
- CN1524288A CN1524288A CNA028136950A CN02813695A CN1524288A CN 1524288 A CN1524288 A CN 1524288A CN A028136950 A CNA028136950 A CN A028136950A CN 02813695 A CN02813695 A CN 02813695A CN 1524288 A CN1524288 A CN 1524288A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- polycrystal material
- semiconductor polycrystal
- gate dielectric
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000003647 oxidation Effects 0.000 title claims abstract description 54
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 54
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 230000004913 activation Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 45
- 229910052760 oxygen Inorganic materials 0.000 claims description 31
- 239000001301 oxygen Substances 0.000 claims description 30
- 239000000203 mixture Substances 0.000 claims description 29
- 239000002019 doping agent Substances 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 229910003811 SiGeC Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910003465 moissanite Inorganic materials 0.000 claims description 4
- 150000003254 radicals Chemical class 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 230000005855 radiation Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 2
- -1 oxygen free radical Chemical class 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 206010000234 Abortion spontaneous Diseases 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 208000015994 miscarriage Diseases 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 208000000995 spontaneous abortion Diseases 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种基于Si的MIS晶体管的制造方法，通过降低侧壁氧化工艺的热预算，防止了栅极导体的多晶晶粒显著变大。晶体管结构包括由栅极介质层(12)覆盖的硅衬底(10)，在栅极介质层(12)上形成有多晶硅栅极(14)，对该晶体管结构进行氧化工艺过程以形成侧壁(16)。通过利用原子氧作为氧化环境，与现有技术的侧壁氧化工艺得到的通常的热预算相比，本发明的侧壁氧化工艺的热预算降低了一个或两个数量级。本发明也提供了具有晶粒尺寸为约0.1，优选0.05μm或更小的栅极导体的基于Si的MIS晶体管。
Description
技术领域
本发明涉及半导体器件的制造，更具体地涉及制造包括如多晶硅、SiGe或SiGeC等至少一种含Si半导体多晶栅极导体的基于Si的金属绝缘体半导体(MIS)晶体管的制造方法，其中栅极导体具有约0.1μm或更小的晶粒尺寸。
背景技术
现代的包含多晶硅栅极导体的基于Si的金属绝缘体半导体(MIS)场效应晶体管(FET)通常使用所谓的栅极角的侧壁或角部氧化制造。侧壁氧化工艺通常用在如互补金属氧化物半导体(CMOS)逻辑、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、嵌入式DRAM、闪速存储器等的常规工艺流程中，及其它类似的工艺流程。
如本领域中的技术人员所公知的，栅极角部的侧壁氧化使栅极角部的栅极绝缘体增厚。厚的角部绝缘体防止了在器件角部的电击穿。通过氧化期间使角部有效地变圆，角部绝缘体同样减小了电场。较高的角电场会产生大的热载流子效应，导致晶体管的可靠性变差。此外，角部氧化期间生长的平面氧化物用做用于随后离子注入步骤的屏蔽(screen)氧化物，由此简化了工艺一体化的流程。侧壁氧化物(或角部)氧化的所有这些有利之处在本领域中是公知的；因此这里不再对此进行详细的说明。
正如本领域中的技术人员所公知的，包括具有小晶粒尺寸(在约0.05μm或更小数量级)的多晶硅栅极导体的半导体器件优于其中多晶硅栅极导体具有大晶粒尺寸的器件。这是由于含有小晶粒尺寸的多晶硅栅极的器件具有以下与其相关的有利之处：
1由于晶界的密度较高，因此掺杂剂从注入的区域扩散到多晶硅/栅极介质界面将较快；掺杂剂的浓度在界面处较高，并且这将提高栅极活性。
2对于小的栅极(小于0.05-0.1μm)将存在至少一个垂直的晶界路径。采用大晶粒，存在栅极的顶部和底部之间没有晶界路径的可能性。这可以防止掺杂剂达到底部界面并且会在小器件中产生严重的多晶耗尽问题。
3掺杂剂要在晶粒内扩散较短的距离以完全掺杂晶粒的内部。由于掺杂剂仅活跃在晶粒内，因此这提高了多晶栅极导体中的活性。
为获得以上提到的这些有利之处，晶粒尺寸应保持尽可能小，直到掺杂剂注入到栅极内。然而，在目前的技术中，通常在将掺杂剂注入到栅极内之前进行侧壁氧化。侧壁氧化经常具有与其相关的高热预算(budget)。由于高的热预算，在侧壁氧化工艺期间晶粒尺寸显著增加。
为了防止发生以上问题，需要降低侧壁氧化的热预算。到目前为止，本发明人没有发现任何现有技术的工艺充分地解决了以上提到的问题。因此，不断需要开发一种包括具有小晶粒尺寸的多晶硅或其它的含Si半导体多晶栅极导体的基于Si的MIS晶体管的新的和改进的制造方法，该方法显著地降低了侧壁氧化工艺的热预算。
发明内容
本发明的一个目的涉及一种用于制造包括具有小晶粒尺寸的含Si半导体多晶栅极导体的基于Si的MIS晶体管的方法。这里使用的术语“小晶粒尺寸”表示尺寸约0.1的晶粒，优选0.05μm或更小的晶粒。术语“含Si半导体多晶栅极导体”包括多晶硅、SiGe、SiGeC、Si/SiGe以及其它类似材料。
本发明的另一目的是提供一种基于Si的MIS晶体管的制造方法，其中侧壁氧化工艺的热预算显著降低，以保持栅极导体内的小晶粒尺寸。
本发明的另一目的是提供一种基于Si的MIS晶体管的制造方法，使通常在现有技术的基于Si的MIS晶体管中观察到的多晶耗尽效应最小。
本发明的再一目的是提供一种基于Si的MIS晶体管的制造方法，通过利用现有的技术容易实施的工艺降低了侧壁氧化工艺的热预算，防止了栅极导体的晶粒变大。
在本发明中，通过在侧壁栅极氧化步骤期间利用原子氧作为氧化环境，可以实现这些和其它目的及优点。与现有技术的侧壁氧化得到的通常的热预算相比，侧壁氧化期间使用原子氧意外地将氧化工艺的热预算降低了一个或两个数量级。降低了侧壁氧化工艺的热预算从而形成了包括晶粒尺寸约0.1，优选0.05μm或更小的含Si半导体多晶栅极导体的基于Si的MIS晶体管。
具体地，本发明的方法包括以下步骤：
(a)在栅极介质的表面上形成包括具有小于约0.1μm晶粒的构图的含Si半导体多晶区的结构，所述栅极介质形成在含Si衬底的表面上；
(b)对所述结构进行侧壁氧化工艺，其中使用原子氧以氧化所述含Si半导体多晶区的一部分；
(c)将掺杂剂离子注入到所述含Si衬底和所述含Si半导体多晶区内；以及
(d)激活所述掺杂剂离子。
本发明的另一方案涉及通过以上提到的方法形成的基于Si的MIS晶体管。具体地，本发明的基于Si的MIS晶体管包括：
含Si衬底；
形成在所述含Si衬底表面上的栅极介质；
形成在所述栅极介质表面上的掺杂的含Si半导体多晶材料的构图区，其中掺杂的含Si半导体多晶材料的所述区具有约0.1μm或更小的晶粒尺寸；
至少形成在掺杂的含Si半导体多晶材料的所述构图区的侧壁上的热氧化物层；以及
形成在含Si半导体多晶材料的所述构图区周围的所述含Si衬底中的扩散区，其中所述扩散区借助沟道区相互电接触。
附图说明
图1A-1D示出了为了制造具有小晶粒尺寸的掺杂的含Si半导体多晶栅极导体的晶体管在本发明中使用的工艺步骤的图示(剖面图)。
具体实施方式
现在参考本发明附图更详细地介绍本发明，本发明通过降低了侧壁氧化工艺的热预算提供了一种防止含Si栅极导体的多晶晶粒变大的方法。应该注意在附图中类似和/或对应的元素由类似的参考数字表示。
首先参考示出了在本发明中可以采用的初始结构的图1A。具体地，图1A所示的初始结构包括含Si衬底10、栅极介质12以及含Si半导体多晶材料14的构图区。虽然图中仅示出了含Si半导体多晶材料的一个构图区，当栅极介质上存在多于一个含Si半导体多晶材料的构图区时，同样可以适用本发明。构图的含Si半导体晶体材料的该区具有小晶粒尺寸(约0.1，优选0.05μm或更小的数量级)。
图1A中所示的晶体管结构包括本领域中公知的材料，并且使用本领域中同样公知的常规工艺步骤制造结构。例如，含Si衬底10包括任何含Si半导体材料，该含Si半导体材料包括但不限于：Si、SiGe、SiGeC、SiC和其它类似的含Si半导体。在本发明中也可以使用如Si/Si、Si/SiGe以及绝缘体上硅(SOI)等的层状半导体作为含Si衬底10。含Si衬底10可以是未掺杂的，或者备选地衬底可以掺杂有n或p型掺杂剂离子。
衬底可以含有多种隔离区，例如在它的表面中形成的浅沟槽隔离(STI)或硅的局部氧化(LOCOS)隔离区。此外，衬底可以包括阱区、埋置的扩散区以及其它类似的区域。为清楚起见，本发明的附图没有具体地示出存在任何以上提到的区域；然而，参考数字10意味着包含这些区域。在本发明中使用的一种非常优选的含Si衬底为由Si组成的衬底。
然后利用常规的淀积工艺在衬底10的表面上形成栅极介质(或栅极绝缘体12)，常规的淀积工艺例如有化学气相淀积(CVD)、等离子体辅助的CVD、蒸发、溅射、原子层化学气相淀积(ALCVD)、分子束外延(MBE)和化学溶液淀积。备选地，可以通过热氧化、氮化或氮氧化工艺形成栅极介质。
栅极介质12由介质材料组成，介质材料包括但不限于氧化物、氮化物、氮氧化物以及它们的混合物或多层。在本发明中作为栅极介质12使用的非常优选的介质材料为SiO2。应该注意在本发明中使用的介质可以具有比SiO2更高或更低的介电常数k。
栅极介质12的物理厚度可以改变，但通常栅极介质的厚度从约0.4到约20nm，更优选从约0.5到约10nm的厚度。
在衬底表面上形成栅极介质之后，通过首先将含Si半导体多晶材料层施加到栅极介质上此后借助常规的光刻和蚀刻构图含Si半导体多晶材料层形成含Si半导体多晶材料的构图区(图1A中标注为14)。应该注意构图区14作为在本发明中形成的所得晶体管的栅极导体。
具体地，首先利用常规的淀积工艺在栅极介质12的表面上形成含Si半导体多晶材料层，常规的淀积工艺例如为CVD、等离子体辅助的CVD、溅射、蒸发和化学溶液淀积。备选地，可以通过外延生长工艺形成含Si半导体多晶材料层。应该注意含Si半导体多晶材料层具有小晶粒尺寸(约0.1μm或更小)。
根据形成含Si半导体多晶材料层使用的工艺可以改变本发明中使用的含Si半导体多晶材料层的物理厚度。然而，通常在本发明中使用的含Si半导体多晶材料层具有从约10到约300nm的厚度，更优选从约20到约200nm的厚度。
在本发明中可以使用的合适的含Si半导体多晶材料层包括但不限于多晶硅、SiGe、SiC、SiGeC、Si/SiGe以及包括含Si半导体并具有多晶晶粒的其它类似材料。在这些材料之中，优选使用多晶硅作为含Si半导体多晶材料。
可选地，在构图之前可以在含Si半导体多晶材料层上形成图中未示出的介质帽盖。当采用这种实施例时，介质帽盖包括使用本领域中公知的常规工艺施加的任何常规的硬掩模材料，例如氧化物、氮化物、氮氧化物及其它们的组合或多层。例如，可以利用常规的淀积工艺施加介质帽盖，常规的淀积工艺例如有CVD、等离子体辅助的CVD、蒸发和化学溶液淀积及其它类似的淀积工艺。备选地，常规的热生长工艺可以用于形成介质帽盖。需要再次强调的是介质帽盖可选，并且在本发明中可以不采用。
在介质帽盖存在于栅极导体上的应用中，随后光致抗蚀剂层(未示出)形成在介质帽盖上，并对该结构进行常规的光刻，包括将光致抗蚀剂层暴露到辐射图形、利用合适的显影液显影图形以及借助如反应离子蚀刻的常规干蚀刻工艺将图形转移到下面的介质帽盖。构图的介质帽盖用于定义所得结构的栅极区的沟道长度。
应该注意当栅极导体上不存在介质帽盖时，如图所示，使用常规的光刻在含Si半导体多晶材料层上形成构图的抗蚀剂(未示出)，常规的光刻包括将光致抗蚀剂施加到含Si半导体多晶材料层、将光致抗蚀剂暴露到辐射图形以及显影图形。
形成构图的抗蚀剂之后，除去没有被构图的抗蚀剂保护的含Si半导体多晶材料层的露出部分，停止在栅极介质12上，以提供图1A中所示的结构。根据本发明的该步骤，利用与介质相比高度选择性地除去含Si半导体多晶材料层的各向异性蚀刻工艺除去含Si半导体多晶材料层的露出部分。在本发明中形成图1A所示结构可以采用的一种各向异性蚀刻工艺为反应离子蚀刻(RIE)工艺，其中含卤素的等离子体用做蚀刻气体。应该指出在本发明的该蚀刻步骤期间，可以除去环绕构图的多晶硅14的一些或所有栅极介质12。
应该注意图1A所示的结构为具有含Si半导体多晶材料14的构图区组成的栅极区的晶体管结构。晶体管还包括栅极介质12和衬底10。应该注意当采用介质帽盖时，除去构图的介质帽盖将出现在含Si半导体多晶材料的构图区上之外，该结构类似于图1A中所示的结构。
根据本发明的下一步骤，对图1A所示的结构进行侧壁氧化工艺，侧壁氧化工艺能够在衬底10(或其余的栅极介质12)上和/或构图的含Si半导体多晶区14的露出壁上形成热氧化层16。含有形成在含Si半导体多晶区14的侧壁和顶面上的热氧化层16的所得结构例如显示在图1B中。
根据进行的确切的侧壁氧化工艺可以改变形成氧化层16时使用的条件。然而通常，在干O2中约800℃到约1100℃的温度下进行约10秒到约2小时时间周期的侧壁氧化。应该注意由于常规的侧壁氧化工艺的高热预算，多晶硅晶粒尺寸显著增加。
不管使用哪种条件，本发明的侧壁氧化步骤在包括原子氧的氧化环境中进行。原子氧自由基可以在低温下高速率地氧化硅表面。因此，基本上抑制了多晶硅晶粒的生长。
通过利用自由基增强的快速热氧化(FRE RTO)工艺、通过使用在含氧气体中间接(remote)形成的气体放电(等离子体)工艺、或者通过分解如臭氧的不稳定的含氧气体可以形成原子氧。
在优选的实施例中，使用FRE RTO工艺形成侧壁氧化物。在工艺中，将氢和氧引入到工艺室内并保持在约6666帕(50乇)和约13.3帕(0.1乇)之间的低压力。氧和氢在室的容积内和硅衬底的表面反应，产生快速氧化硅的活性非常高的氧自由基。由于低室压力，原子氧的体积复合(volume recombination)很低，导致原子氧聚集。在本领域中FRE RTO工艺也称为原位流产生(ISSG)工艺。FRE RTO工艺的优选条件为约1333帕(10乇)的室压力，从约500℃到约900℃的衬底温度以及从约33％H2到约67％O2的处理气体成份。
在另一优选实施例中，使用等离子体辅助的氧化以形成侧壁氧化物。在工艺中，使用间接气体放电使含氧分子分裂。在低压下，在放电区中产生的原子氧可以传送到处理区，几乎没有损失。这同样是由于在低压下原子氧的很低的体积复合。因此，在约6666帕(50乇)以下的低室压力下进行工艺过程。放电区的优选压力范围为从约1毫乇到约0.133帕(10乇)。为了在放电和处理区之间形成气体流，放电区的压力通常高于处理区的压力。在极端的情况中，处理区可以是环境压力低于约0.666帕(0.5毫乇)的MBE型反应器。可以在从约室温(例如，25℃)到约1100℃的衬底温度进行工艺过程。
通过本发明的侧壁氧化步骤形成的热氧化层的物理厚度可以根据使用的精确条件改变。然而，通常热氧化层16具有从约1的约20nm的厚度，更优选从约2到约10nm的厚度。
要强调的是本发明的侧壁氧化工艺(包括原子氧作为氧化环境)显著降低了工艺的热预算，由此防止了在栅极导体中形成大的晶粒尺寸。而且，氧化之后的栅极导体区的多晶晶粒尺寸基本上与氧化前的相同。由此，以上提到的本发明的侧壁氧化工艺表现出比不使用原子氧作为氧化物种的常规侧壁氧化工艺好。
栅极侧壁氧化工艺之后，通过本领域中公知的常规离子注入工艺掺杂剂离子18注入到衬底10以及构图含Si半导体多晶材料14内。该注入步骤期间使用的掺杂剂离子可以是n型或p型，这取决于要形成的需要的器件。注入工艺期间的结构例如显示在图1C中。应该注意可以根据要注入的离子的类型改变用于该注入的离子剂量和能量。
离子注入之后，对图1C所示的结构进行激活退火步骤，在现在掺杂的构图的含Si半导体多晶区下面形成扩散区20(即，源/漏区)。在附图中标注为22的晶体管的沟道区提供了扩散区之间的电连接。
虽然参考优选实施例具体示出和介绍了本发明，但本领域中的技术人员应该理解可以不脱离本发明的精神和范围对以上进行形式和细节的其它变化。因此本发明不限于这里介绍的示出的确切形式和细节，而是在附带的权利要求的范围内。
Claims (21)
1.一种基于Si的金属绝缘体半导体(MIS)晶体管的制造方法，包括以下步骤：
(a)在栅介质的表面上形成包括具有小于约0.1μm晶粒的构图的含Si半导体多晶区的结构，所述栅极介质形成在含Si衬底的表面上；
(b)对所述结构进行侧壁氧化工艺，其中使用原子氧以氧化所述含Si半导体多晶区的一部分；
(c)将掺杂剂离子注入到所述含Si衬底和所述含Si半导体多晶区内；以及
(d)激活所述掺杂剂离子。
2.根据权利要求1的方法，其中步骤(a)包括以下步骤：在所述含Si衬底上形成所述栅极介质；在所述栅极介质上形成含Si半导体多晶材料层；向含Si半导体多晶材料的所述层施加抗蚀剂；将所述抗蚀剂暴露到辐射的图形；在所述抗蚀剂中显影图形；以及借助蚀刻步骤将所述图形转移到所述含Si半导体多晶材料。
3.根据权利要求2的方法，其中通过淀积工艺或通过热生长工艺形成所述栅极介质。
4.根据权利要求2的方法，其中通过淀积工艺或通过外延生长工艺形成含Si半导体多晶材料的所述层。
5.根据权利要求1的方法，其中通过自由基增强的快速热氧化工艺、通过氧等离子体或通过分解不稳定的含氧气体形成所述原子氧。
6.根据权利要求1的方法，其中进行步骤(b)以基本上抑制多晶晶粒生长。
7.根据权利要求5的方法，其中在约13.3到约6666帕(0.1到约50乇)的压力下在氧气和氢气中进行所述自由基增强的快速热氧化工艺。
8.根据权利要求7的方法，其中在约1333帕(10乇)的压力下在约67％的氧气和约33％的氢气中在约500°到约900°的衬底温度下进行所述自由基增强的快速热氧化工艺。
9.根据权利要求5的方法，其中所述氧等离子体由含氧气体中的间接气体放电形成。
10.根据权利要求9的方法，其中在约6666帕(50乇)的压力下形成所述氧等离子体。
11.根据权利要求9的方法，其中在从约室温到约1100℃的衬底温度形成所述氧等离子体。
12.根据权利要求1的方法，其中所述含Si半导体多晶材料包括多晶硅、SiGe、SiC、SiGeC或Si/SiGe。
13.根据权利要求12的方法，其中所述含Si半导体多晶材料为多晶硅。
14.一种基于Si的MIS晶体管，包括：
含Si衬底；
形成在所述含Si衬底表面上的栅极介质；
形成在所述栅极介质表面上的掺杂的含Si半导体多晶材料的构图区，其中掺杂的含Si半导体多晶材料的所述区具有约0.1μm或更小的晶粒尺寸；
至少形成在掺杂的含Si半导体多晶材料的所述构图区的侧壁上的热氧化物层；以及
形成在含Si半导体多晶材料的所述构图区周围的所述含Si衬底中的扩散区，其中所述扩散区借助沟道区相互电接触。
15.根据权利要求14的基于Si的MIS晶体管，其中所述含Si衬底包括选自Si、SiGe、SiGeC、Si/Si、Si/SiGe以及绝缘体上硅中的一种含Si半导体材料。
16.根据权利要求14的基于Si的MIS晶体管，其中所述栅极介质为氧化物、氮化物、氮氧化物、或它们的混合物和多层。
17.根据权利要求14的基于Si的MIS晶体管，其中所述热氧化物具有约1到约20nm的厚度。
18.根据权利要求17的基于Si的MIS晶体管，其中所述热氧化物具有约2到约10nm的厚度。
19.根据权利要求14的基于Si的MIS晶体管，其中所述热氧化物由原子氧组成。
20.根据权利要求14的基于Si的MIS晶体管，其中所述含Si半导体多晶材料包括多晶硅、SiGe、SiC、SiGeC或Si/SiGe。
21.根据权利要求20的基于Si的MIS晶体管，其中所述含Si半导体多晶材料为多晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/905,233 | 2001-07-13 | ||
| US09/905,233 US6566210B2 (en) | 2001-07-13 | 2001-07-13 | Method of improving gate activation by employing atomic oxygen enhanced oxidation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1524288A true CN1524288A (zh) | 2004-08-25 |
| CN1256758C CN1256758C (zh) | 2006-05-17 |
Family
ID=25420467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028136950A Expired - Fee Related CN1256758C (zh) | 2001-07-13 | 2002-07-11 | 基于硅的金属绝缘体半导体晶体管及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6566210B2 (zh) |
| JP (1) | JP2004535077A (zh) |
| KR (1) | KR100550196B1 (zh) |
| CN (1) | CN1256758C (zh) |
| TW (1) | TW550752B (zh) |
| WO (1) | WO2003007359A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207026B (zh) * | 2006-12-22 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| CN101207027B (zh) * | 2006-12-22 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| CN111316407A (zh) * | 2017-12-29 | 2020-06-19 | 德州仪器公司 | Cmos晶体管中的多晶硅栅极形成 |
| CN117334568A (zh) * | 2023-09-14 | 2024-01-02 | 中晶新源(上海)半导体有限公司 | 一种功率器件的形成方法及功率器件 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972223B2 (en) * | 2001-03-15 | 2005-12-06 | Micron Technology, Inc. | Use of atomic oxygen process for improved barrier layer |
| US6861326B2 (en) * | 2001-11-21 | 2005-03-01 | Micron Technology, Inc. | Methods of forming semiconductor circuitry |
| US6982196B2 (en) | 2003-11-04 | 2006-01-03 | International Business Machines Corporation | Oxidation method for altering a film structure and CMOS transistor structure formed therewith |
| US7183166B2 (en) * | 2003-11-25 | 2007-02-27 | Macronix International Co., Ltd. | Method for forming oxide on ONO structure |
| US7910429B2 (en) * | 2004-04-07 | 2011-03-22 | Promos Technologies, Inc. | Method of forming ONO-type sidewall with reduced bird's beak |
| KR100583609B1 (ko) * | 2004-07-05 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 |
| DE102004054818B4 (de) * | 2004-11-12 | 2009-02-26 | Qimonda Ag | Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen |
| KR100632638B1 (ko) * | 2005-03-09 | 2006-10-12 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| US7572741B2 (en) | 2005-09-16 | 2009-08-11 | Cree, Inc. | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen |
| KR100810071B1 (ko) * | 2006-09-29 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101140694B1 (ko) * | 2006-09-29 | 2012-05-03 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 산화 처리 방법 및 플라즈마 처리 장치 |
| JP2009026777A (ja) * | 2007-07-17 | 2009-02-05 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8247877B2 (en) * | 2009-08-31 | 2012-08-21 | International Business Machines Corporation | Structure with reduced fringe capacitance |
| JP2013145800A (ja) * | 2012-01-13 | 2013-07-25 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその製造方法 |
| US8741704B2 (en) | 2012-03-08 | 2014-06-03 | International Business Machines Corporation | Metal oxide semiconductor (MOS) device with locally thickened gate oxide |
| US9209344B2 (en) * | 2012-10-08 | 2015-12-08 | United Microelectronics Corp. | Method for forming doping region and method for forming MOS |
| CN103646863A (zh) * | 2013-12-02 | 2014-03-19 | 上海华力微电子有限公司 | 一种制作多晶硅栅的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
| JPS6348865A (ja) * | 1986-08-19 | 1988-03-01 | Toshiba Corp | 半導体装置 |
| JPH04287929A (ja) * | 1991-02-07 | 1992-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6780718B2 (en) * | 1993-11-30 | 2004-08-24 | Stmicroelectronics, Inc. | Transistor structure and method for making same |
| US5612249A (en) * | 1996-05-14 | 1997-03-18 | Advanced Micro Devices, Inc. | Post-gate LOCOS |
| FR2765394B1 (fr) * | 1997-06-25 | 1999-09-24 | France Telecom | Procede d'obtention d'un transistor a grille en silicium-germanium |
| JPH1126762A (ja) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH1154630A (ja) * | 1997-08-07 | 1999-02-26 | Sony Corp | 半導体装置およびその製造方法 |
| JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| US6219299B1 (en) * | 2000-05-31 | 2001-04-17 | Micron Technology, Inc. | Programmable memory decode circuits with transistors with vertical gates |
-
2001
- 2001-07-13 US US09/905,233 patent/US6566210B2/en not_active Expired - Fee Related
-
2002
- 2002-07-11 KR KR1020037016106A patent/KR100550196B1/ko not_active IP Right Cessation
- 2002-07-11 CN CNB028136950A patent/CN1256758C/zh not_active Expired - Fee Related
- 2002-07-11 WO PCT/EP2002/008471 patent/WO2003007359A1/en active Application Filing
- 2002-07-11 JP JP2003513028A patent/JP2004535077A/ja active Pending
- 2002-07-12 TW TW091115526A patent/TW550752B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207026B (zh) * | 2006-12-22 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| CN101207027B (zh) * | 2006-12-22 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| CN111316407A (zh) * | 2017-12-29 | 2020-06-19 | 德州仪器公司 | Cmos晶体管中的多晶硅栅极形成 |
| CN111316407B (zh) * | 2017-12-29 | 2024-07-12 | 德州仪器公司 | Cmos晶体管中的多晶硅栅极形成 |
| CN117334568A (zh) * | 2023-09-14 | 2024-01-02 | 中晶新源(上海)半导体有限公司 | 一种功率器件的形成方法及功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040012909A (ko) | 2004-02-11 |
| TW550752B (en) | 2003-09-01 |
| WO2003007359A1 (en) | 2003-01-23 |
| US6566210B2 (en) | 2003-05-20 |
| US20030010972A1 (en) | 2003-01-16 |
| JP2004535077A (ja) | 2004-11-18 |
| CN1256758C (zh) | 2006-05-17 |
| KR100550196B1 (ko) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1256758C (zh) | 基于硅的金属绝缘体半导体晶体管及其制造方法 | |
| JP4212435B2 (ja) | 半導体装置およびその製造方法 | |
| KR101166437B1 (ko) | 반도체 전계효과 트랜지스터와 그 제조 | |
| US7906441B2 (en) | System and method for mitigating oxide growth in a gate dielectric | |
| US6444592B1 (en) | Interfacial oxidation process for high-k gate dielectric process integration | |
| US9373695B2 (en) | Method for improving selectivity of epi process | |
| CN101436612B (zh) | 场效应晶体管及形成场效应晶体管的方法 | |
| EP1433196B1 (en) | Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| US6503826B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6440807B1 (en) | Surface engineering to prevent EPI growth on gate poly during selective EPI processing | |
| US20050258491A1 (en) | Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides | |
| US20050221564A1 (en) | System and method for mitigating oxide growth in a gate dielectric | |
| KR20040105194A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100320796B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
| CN1284214C (zh) | Mos晶体管栅角的增强氧化方法 | |
| US20070057333A1 (en) | MOS transistor and method of manufacturing the same | |
| JP2005064317A (ja) | 半導体装置 | |
| US6143618A (en) | Procedure for elimating flourine degradation of WSix /oxide/polysilicon capacitors | |
| KR20220168966A (ko) | 반도체 디바이스 및 제조 방법 | |
| US20110306171A1 (en) | Methods of fabricating semiconductor devices with differentially nitrided gate insulators | |
| KR100315043B1 (ko) | 알루미늄산화막 재질의 게이트 절연막을 갖는 반도체소자의 제조방법 | |
| US20050189598A1 (en) | Logic embedded-memory integrated circuits | |
| KR102391512B1 (ko) | 반도체 소자 | |
| JP2004265973A (ja) | 半導体装置の製造方法 | |
| KR20050010673A (ko) | 게이트 전극 상의 하드마스크로부터 기인되는 소자의열화를 방지할 수 있는 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060517 Termination date: 20110711 |