TW550752B - Method of improving gate activation by employing atomic oxygen enhanced oxidation - Google Patents
Method of improving gate activation by employing atomic oxygen enhanced oxidation Download PDFInfo
- Publication number
- TW550752B TW550752B TW091115526A TW91115526A TW550752B TW 550752 B TW550752 B TW 550752B TW 091115526 A TW091115526 A TW 091115526A TW 91115526 A TW91115526 A TW 91115526A TW 550752 B TW550752 B TW 550752B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon
- item
- patent application
- scope
- semiconductor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 230000003647 oxidation Effects 0.000 title claims abstract description 34
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 230000004913 activation Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000002210 silicon-based material Substances 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000004575 stone Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910003811 SiGeC Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000004936 stimulating effect Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 239000013590 bulk material Substances 0.000 claims 1
- 238000001354 calcination Methods 0.000 claims 1
- 239000012159 carrier gas Substances 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000005533 tritiation Methods 0.000 claims 1
- 238000013022 venting Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 24
- 230000008569 process Effects 0.000 abstract description 16
- 235000013339 cereals Nutrition 0.000 description 23
- 238000012545 processing Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052722 tritium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000224 chemical solution deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009920 chelation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- DJQJFMSHHYAZJD-UHFFFAOYSA-N lidofenin Chemical compound CC1=CC=CC(C)=C1NC(=O)CN(CC(O)=O)CC(O)=O DJQJFMSHHYAZJD-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 239000003642 reactive oxygen metabolite Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
550752 A7 B7 五、發明説明（1 ) 發明領域 本發明係關於半導體裝置的製造，更明確地說係關於一 種製造Si基礎金屬-絕緣體-半導體（MIS)電晶體的方法，其 包括至少一含Si半導體多晶矽閘極導體，例如多晶矽， SiGe，或SiGeC，其中該閘極導體的晶粒尺寸約為0.1 μιη或 更小。 發明背景 現代的含有多晶矽閘極導體的Si基礎金屬-絕緣體-半導體 (MIS)場效電晶體（FETs)通常都係對該閘極隅角進行所謂的 侧壁或隅角氧化作用製造而成。側壁氧化作用過程係慣用 的製程流程中經常會使用的方、式，如互補金屬氧化半導體 (CMOS)邏輯，靜態隨機存取記憶體（SRAM)，動態隨機存 取記憶體（DRAM)，内建式DRAM，快閃記憶體及其它類似 的處理流程。 如熟習本技藝的人士所熟習的部分，閘極隅角側壁氧化 會增加閘極隅角處的閘極絕緣體厚度。隅角絕緣體越厚越 能避免在該裝置隅角發生電性崩潰。隅角絕緣體亦可藉由 氧化作用期間有效地修整該隅角而降低電場大小。隅角電 場越高，熱載子效應便越高，便可能造成越差的電晶體可 靠度。此外，可利用隅角氧化作用期間所成長的乎面氧化 物當作後續離子植入步驟時的屏障氧化物，因而簡化處理 整合流程。側壁（隅角）氧化作用的所有優點已經為本技藝所 熟知，所以此處將不需要對相關的部分進行詳細討論。 亦如同熟習本技藝的人士所熟知的部分，包含、晶粒尺 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 550752 五、發明説明（2 A7 B7
寸（0.05 μιη或更小）的多晶矽閘極導體的半導體裝置最好係 月匕夠位於大晶粒尺寸的多晶碎閘極導體的裝置上方。这係 因為包含小晶粒尺寸的多晶矽裝置具有下面相關的優點： (1) 摻雜物從植入區擴散至多晶矽/閘極介電質介面的速 度會比較快，因為晶粒邊界的密度比較高，所以在介面處 的摻雜物濃度會比較高並且可以改良閘激化。 (2) 小型閘極（小於0.05-0· 1 μιη)至少會有一垂直晶粒邊界 路徑。如果是大晶粒的話，在該閘極的頂端與底部之間便 可能會沒有晶粒邊界路徑。這會阻止摻雜物抵達底部介面 並且在小型裝置中造成嚴重的聚合空乏的問題。 (3) 摻雜物必須在該晶粒内擴散更短的距離以摻雜該晶 粒整個内部。因為摻雜物僅在該晶粒内部才會活動，所以 可以提高該多晶矽閘極導體中的激化。 為獲得上述的全部好處，在摻雜物植入該閘極之前晶粒 的尺寸應該越小越好。不過，在目前的技術中，側壁氧化 通# ‘在推雜物植入該閘極之前進行。側壁氧化通常具有 非常高的相關熱預算。由於熱預算很高，所以晶粒尺寸會 在側壁氧化期間急速地長大。 為避免產生上面的問題，必須降低側壁氧化的熱預算。 目前，本案發明人發現先前技藝並無法充分解決上述的問 題。所以’仍然需要一種新穎的以及改良的方法用以製備 Si基礎MIS電晶體，其包含小晶粒尺寸的多晶矽或其它含矽 半導體多晶矽閘極導體，其中該方法可大幅地降低侧壁氧 化作用過程的熱預算。 -5- 本纸張尺度適用中國國家標準(CNS)A4規格(210X297公釐)
裝 訂 •線 3 五、發明説明（ 發明概要 本發明的其中一 jjs Ρ ΛΑ r 、 員目的係提供一種用以製備Si基礎MIS電 晶體的方法，盆和冬丨曰 … ” 小ΘΒ粒尺寸的含矽半導體多晶矽閘極 導體。此處所謂的「丨 ° 、小日日粒尺寸」代表的係約為〇. 1 μιη， 較佳的係0.05 _，或更小。專有名詞「含石夕半導體多晶石夕 閘極導體」則包括多晶發，⑽，训心㈣心及其它 類似的材料。 、本4月的另J員目的則係提供-種製備Si基礎MIS電晶體 勺方法〃中可大幅地降低側壁氧化作用過程的熱預算以 保持該閘極導體内的小晶粒尺寸。 ”、 卿本發明尚有一項目的係提供一種用以製備Si基礎MIS電晶 體的方法，其可將於先前技藝中&基礎MIS電晶體所觀察到 的聚合空乏效應降至最低程度。 本^明尚有一項目的係提供一種用以製備Si基礎MIS電晶 拉的方法其可利用一種以現有技術便可輕易實現的方法 降低側壁氧化作料程的熱預算以防止該閘極導體的晶粒 變得越來越大。 本發明的所有目的及優點都係在側壁閑極氡化作用步驟 期間以原：氧氣作為氧化環境以達成。在側壁氧化期間使 用原子氧氣可使得氧化過程的熱預算比先前技藝_側壁氣 化作用的熱預算降低—個或兩個等級。降低側壁氡化作用 過程的熱預算便可形成—種包含切半導體多晶咬問極導 體的Sl基礎mb電晶體，其晶粒尺寸約為〇丨_较佳的係 0.05 μπι，或更小。 97公釐） 550752 五、發明説明（ 更明確地說，本發明的方法包括下面的步驟·· ⑷形成一種包含經過圖樣處理的含矽半導體多晶矽區域 的結'，在閘極介電質表面中的晶粒小於οι _，該閘極 介電質係形成於含矽基板的表面上； _該、結構進行側壁氧i匕處理，其中會使用到原子氧氣 用以氧化該含矽半導體多晶矽區域的一部份； ()將n物離子植人該含⑦基板及該切半導體多晶石夕 區域；及 ⑷激化該摻雜物離子。 發明的另一項觀點係關於以上述的方法構成。基礎祕 電晶體。更明確地說’本發明的Si基礎mis電晶體包括·· 一含矽基板； ’ 形成°亥含石夕基板表面上的閘極介電質； 一形成於該閘極介電質表面上由摻雜後含石夕半導體多曰 石夕材料所構成經過圖樣處理的區域，其t該摻雜後含^ 晶石夕材料所構成的區域中的晶粒約為〇1㈣或更小. -：成於由該摻雜後含石夕半導體多晶石夕 圖樣處理的區域中的至少側壁之上的熱氧化層；及 :=!半導體多晶犧所構成經過圖樣處理的 &域附近的戎含石夕基板中的擴散區 通道區彼此產生電性接觸。 “月。。匕处過 圖式簡單說明 石夕3二所日了 Γ(剖面圖)本發明用於製造具有摻雜後含 夕夕曰曰石夕開極導體的電晶體處理步驟，其晶粒尺寸 ^張尺度適种國S家標準 裝 訂 55〇752 五、發明說—) --- 4目當小。 發明詳細說明 現在將參考本發明隨附的圖^詳細地說明本發明，其藉 由降低側壁乳化過程的熱預算提供一種防止含石夕問極導體 的多晶碎晶粒變得越來越大的方法。應該注意的係，在隨 一寸的圖式中相同及’或對應的元件將會以相同的參考符號表 〇 百先芬考圖1A，所示的係本發明所使用的初始結構。更 明確地說，在圖1A所示的初始結構中包括含石夕基板，問 極介電質12，及含石夕半導體多晶石夕材料所構成經過圖樣處 里的區域1 4。雖然在該圖中僅顯示出一個含石夕半導體多晶 3材料所構成經過圖樣處理的區域，不過當在該閘極介= 質上出現一個以上的含石夕半導體多晶石夕材料所構成經過圖 樣處理的區域時，本發明仍然可以良好地運作。該含矽半 導體結晶材料所構成經過圖樣處理的區域的晶粒非常小⑼ 為〇·1 μιη，較佳的係〇 05 μιη，或更小）。 圖1Α所示的電晶體結構包括本技藝中所熟知慣用材料， 而該結構則係利用亦為本技藝所熟知的慣用處理步驟製造 而成。舉例來說，含矽基板10可包括任何的含矽半導 料，其包括但不限於：Sl，SiGe，SlGeC，SlC，及其它類 似的含矽半導體。在本發明中，亦可能使用層狀的半導體 ，如Si/Si，S"SiGe及絕緣體上矽（S0Is)之類，當作含矽美 板10。含矽基板10可能未摻雜，或者該基板可能會摻雜心 型或P-型摻雜物離子。 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 550752 A7 B7 五、發明説明（6 該基板可能含有各種隔離區，如淺溝槽隔離（STI)或形成 於其表面中的矽局部氧化（L〇C〇S)隔離區。此外，該基板 可此包括井區，埋擴散區及其它類似的區域。為清楚起見 ，在本發明的圖式中並不會顯示上述任何的區域，反而係 以餐考符號1 〇涵盍所有區缚。本發明中所使用的其中一種 較佳的含矽基板係由矽所構成的基板。 接著，會使用慣用的沉積方法，如化學氣相沉積（cvd) ，電漿輔助CVD，蒸發，噴濺，原子層化學氣相沉積 (ALCVD)，刀子束磊晶（MBE)及化學溶液沉積之類，在基板 ίο的表面上形成閘極介電質（或閘極絕緣體）12。或者，可能 利用熱氧化作用，氮化作用或氧氣化作用方法形成該問極 介電質。 閘極介電質12係由介電質材料所構成的，其包括但不限 於：氧化物，氮化物，氮氧化物及其混合物或多層。本發 明中用以當作閘極介電質12的其中一種較佳的介;質材^ 係Si〇2。凊注意，本發明中所使用的介電質可能具有比 Si〇2更高，或更低的介電常數，k。 閉極介電質丨2的實體厚度可能會改變’不過原則上該閘 極介電質的厚度從約〇4 nm至約2〇 nm，較佳的係該厚度二 約0.5 nm至約1〇 nm。 又 在邊基板的表面上形成該閘極介電質之後，便合先在飞 ㈣介電質上塗敷—層切的半導體多晶石夕材料、後= 用知用的微影蝕刻及蝕刻方法對該含矽的半導體多曰矽| 料層進行圖樣處理，以便形成含石夕半導體多二== 本紙張尺度適斤® A4規格(21〇Χ297ϋΓ 550752 A7 B7 五、發明説明（ 成經過圖樣處理的區域（圖1A中的符號i4Λ过立 J 。月压思，該圖 樣處理的區域14係當作利用本發明所構成的電晶體的閘極 導體。 甲。 更明確地說，會使用慣用的沉積方法，如Cvd ’電漿輔 助CVD，噴濺，蒸發，及化學溶液沉積之類，先在問極介 電質12的表面上形成一含矽半導體多晶矽材料層。或者， 亦可能藉由蠢晶成長方法形成該含石夕半導體多晶石夕材料層 。請注意，該含料導體多晶麥材料層的晶粒非常小（约: 〇 . 1 μπι或更小）。 在本毛明中’ $含碎半導體多晶發材料層的實體厚产会 隨著所採用的方法而改變。不過，—般來說，本μ = 使用的切半導體多晶碎材料層的厚度會從約1() nm至約 3 00 nm，較佳的係該厚度從約2〇㈣至約2〇〇咖。 .適合本發明使用的切半導體多”材料包括但不限於 •多晶石夕，SiGe，SiC，SiGer , f/oi.广 丄… MGeC，Sl/SlGe，及其它包括含矽 丰守體亚具有多晶矽晶粒的類似材料。在該些材料中，較 佳的係使用多晶石夕當作該含石夕半導體多晶石夕材料。 視情況’可能會在進行圖樣處理之前先在該含石夕半導體 多晶石夕材料層上形成一介電質遮蓋，圖中未顯示。當使用 實施例時’該介電質遮蓋可包括以本技藝中所熟 用方法，行塗敷的任何慣用的硬遮罩材料，如氧化 人雷：化：’乳鼠化物及其混合物或多層。舉例來說，該 d貝遮盍可犯使用’丨貝用的沉積方法，如CVD，電漿輔助 ㈣，蒸發，化學溶液沉積及其它類似的沉積方法 本紙張尺度咖7^轉準(CNS) A4規格g x 297公釐） -10 8 五、發明説明（ 進仃塗敷。或者，可能會利用慣 介電質庐芸。…战長方法形成該 ”电貝L必須再次強調的係 要的結構，目此本發明未必會使用。亚非係必 當在該閘極導體上存在有 介電質遮蓋上形成一^寸，接著便會在該 取·層先阻X未顯示）’然後對一 用的微影蝕刻處理，其處理牛4…了心.。構進仃十貝 照射圖樣下，使用適+的:…“將。亥光阻層曝露於- ==的乾式鞋刻方法’如反應離子㈣，將該圖樣轉移 」的介電質遮蓋。經過圖樣處理的介電質遮蓋可用以 疋義最終結構之閘極區的通道長度。 I注意’當在該閘極導體上沒有介電質遮蓋存在時，如 圖式所不的情形，便會利用慣用的微影敍刻在該含石夕半導 體多晶石夕材料層上形成—經過圖樣處理的光阻（未顯示）1 微影㈣包括下面的步驟：在該含石夕半導體多晶石夕材制 上塗敷-先阻，將該光阻曝露於—照射圖樣下，對 進行顯影。 在形成經過®樣處料綠後，該切半導體多晶石夕材 料層的曝露部分’即未受到該經過圖樣處理的光阻保護的 部分，會被移除至閘極介電質12為止，因而產生如圖丨八所 示的結構。根據本發明的步驟，該含石夕半導體多晶石夕材料 層的曝露部分係利用非等向的蝕刻方法進行移除，與介電 質相較’言亥方法在移除含石夕半導體多晶石夕材料的選擇性相 當南。其中一種可運用於本發明中用以形成圖1A所示結構 的非等向蝕刻方法係反應離子蝕刻（RIE)方法，其令會使用 -11 - 550752
五、發明説明（9 ) 含l素電漿當作蝕刻氣體。庫兮 刻步驟期間，可能會 〜思的係’在本發明的餘 、 曰移除在该圖樣處理的多晶矽14附近的 部份或全部的閘極介電質12。 、 的 請注意，圖1續示的結構中係—種具有閘極區的電晶體 結構，δ亥閘極區係由含石夕半 ' 樣處理的區域14所形成的多晶石夕材料所構成經過圖 斤形成的。垓電晶體結構液包括閘極 質二2及基板10。請注意’當使用介電質遮蓋時，除了在： 二广導體多晶侧所構成經過圖樣處理的區域上： 存在一經過圖樣處理的介電質遮笔 一 圖1Α所示的部分相同。 * “的結構都與 根據本發明的下個步驟 嗖於彻丨后辛〜卜㈠ 便會將圖1Α所示的結構曝 5 W，該方法能夠在基板_上以或剩餘 的閉極介電質12)及/或在經過圖樣處理的含石夕半導體多曰石夕 區域14的曝露壁上弗Α勒# 夕日日夕 成熱减物層16。舉例來說，圖18所 不的仏取.终的結構，其包含形成於含 域Η的側壁及上表面中的熱氧化物層16。 用：成氧化物層16的條件可能會隨著真正 : 化作用方法而改變。—般來說，側壁氧化 ooc^noo^ J時應5亥》主意的係，由於业刑r批〆 預管很… 型的側壁氧化作用方法的熱 、“门斤以夕晶石夕晶粒尺寸會急速地長大。 不論所採用的條件A h , ^ ==氣的氧化環境中進行。原子氧氣基能夠於低 矽的表面乳化。因此，便可實質地抑制多晶 10X297 公釐） 度適用中國 -12- 550752
石夕晶粒的成長。 利用自由基加強式快速熱氧化作用（FRE RTO)的方法，利 用於载氧氣體的遠端放氣（電漿），或利用分解不穩定的栽氧 氣體，如臭氧，都有可能構成原子氧氣。 在較佳的具體實施例中，會使用Fre RT〇形成該側壁氧 化物。在此方法中，會將氫氣及氧氣導入一處理反應室中 ，並且保持在約50 Τοιτ至約〇.1 Torr的低壓環境中。氧氣及 氫氣會在該反應室體積中進行反應，並且在該反應室中及 該矽基板表面產生高反應性的氧基，以便快速地對矽進行 氧化。由於該反應室的壓力相當低，所以原子氧氣體積重 組的速度非常慢，使得原子氧氣的累積亦非常慢。在本技 藝中，FRE RTO方法亦稱為原處蒸氣產生（In-Situ ^咖 Generation，ISSG)方法。FRE RTO方法的較佳條件為，反應 室壓力約10 Ton* ’基板溫度從約500t至約9〇〇。〇，而處理 氣體的成份則係約33%的H2及約67%的〇2。 在另一種較佳的具體實施例中，則係使用電漿輔助氧化 方式形成該侧壁氧化物。在該方法中，會採用遠端放氣斷 裂載氧分子。在低壓時，放氣區所產生的原子氧氣幾乎可 以全部輸送至該處理區而不會有任何損失。其亦係因為低 壓時原子氧氣重新組合的體積非常小。因此，此方法必須 在低於約50 Ton*的反應室壓力下進行。放氣區較佳的壓力 範圍係從約1 mT〇rr至約10 Τ〇ΓΓ。為能夠在放氣區及處理區 之間建立一道氣流，放氣區的氣壓通常會高於處理區的氣 壓。最極端的情形係，該處理區可能係一 ΜΒΕ_反應器，而
550752
/、W >足生刀只丨低於約0 5 mTorr。坊士、各 。 ° ml〇rr孩方法可能會在室溫（例如 25 C)至約11 〇〇t的溫度下在該基板處進行。 藉由本發明側壁氧化作用步驟所構成的熱氧化物層的實 體厚度會隨著所採用的實際條件而改變。不過，—般來說 ’熱氧化物層16的厚度會從約i nm至約2〇咖，較佳的係該 厚度從約2 nm至約1〇 nm。 ，必須強調的係’本發明的側壁氧化方法(其利用原子氧氣 當作氡化環境）可明顯地降低過程中的熱預算以防止在該閉 極導體中形成大尺寸的晶粒。此外’氧化之後該閘極導體 區域中的多晶矽晶粒尺寸幾乎與氧化之前的尺寸相同。因 此，上述本發明的側壁氧化作用方法可以改良不使用原子 氧氣當作氧化晶種的慣用側壁氧化作用方法中的缺點。 在進行閘極側壁氧化方法之後，便會藉由本技藝中熟知 的慣用離子植入方法將摻雜離子18植入基板1〇及經過圖樣 處理的含矽半導體多晶矽區域14。隨著欲形成的裝置而定 ，在此植入步驟期間所採用的摻雜物離子可能係心型或严型 。舉例來說，圖1C所示的便係在此植入方法期間的結構。 請注意，此植入的離子劑量及能量可能會隨著欲植入的離 子種類而改變。 離子植入之後，便會對圖1 c所示的結構進行激化退火步 騾，其可在JL在進行摻雜的經過圖樣處理後的含石夕半導體 多晶砍區域酌下方形成擴散區2〇(即源極/汲極區）。該圖式 中的電晶體述道區’符號為22，可在擴散區之間提供電性 連接。
裝 訂
-14 -
550752 A7 B7 五 、發明説明（12 ) 雖然已經參考較佳的具體實施例對本發明進行圖形表示 及說明，不過熟習本技藝的人士將會瞭解在不脫離本發明 的精神與範圍下有可能對前述及其它部分進行形式及細部 的改變。所以，本發明並不受限於前面已經說明及闡述的 真實形式及細部結構，而f涵蓋於隨附申請專利範圍的範 圍中。 •15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
Claims (1)
- 550752種構成WSi為主之金屬-絕緣體_半導體（MIS)電晶體的 方法，其包括的步驟如下： U)形成一種包含一經過圖樣處理的含矽半導體多晶 夕區域的結構，其在一閘極介電質一表面中的晶粒小 :〇·，1μιη，該閘極介電質係形成於-含矽基板的一表面 紅對該結構進行一側壁氧化處理，其中會使用到原子 氧氣用二乂氧化該含石夕半導體多晶石夕區域的一部份； (0將摻雜物離子植入該含矽基板及該含矽半導體多晶 矽區域；及 (d)激化該摻雜物離子。 2 . 4 驟 在 在 阻 影 如申請專利範圍第旧之方法，其令步驟⑷包括的步 如下.在該含矽基板該表面上形成該閘極介電質. 訂 該問極介電質上形成一含矽半導體多晶石夕材料声. 1石夕半導體多晶梦材料層上塗敷—光阻；將該光 -η。於，照射圖樣下；對該光阻中的該圖樣進行領 ’及利用-敍刻步驟將該圖樣轉移至該 體 晶矽材料中。 t命肢 如申請專利範圍第2項之方法，並 ” 、〒5亥閘極介電質係利用 一>儿積方法或利用一熱成長方法所構成的。 如申請專利範圍第2項之方法，其中該切半導體多 材料層係利用一沉積方法或利用一 曰曰 的。 磊日日成長方法所構成 如中請專利範圍第！項之方法，兑 、甲该原卞虱氣係利用自 -16 本纸張尺度適用中國國家標準(CNS) Μ規格(21〇Χ297公董 07 5I 甘 強式〖夬速.熱氧化方法，利用一氧電漿，或利用分 6 =不t定的载氧氣體所構成的。 申明專利範圍第1項之方法，其中執行步驟（b)可實質 7地抑制乡晶石夕晶粒的成長。 i =明專利範圍第5項之方法，其中該自由基加強式快速 …、氡化方法係在約〇.1Τ3ΓΓ至約5〇T〇rr的一壓力下於氧氣 及氫氣中進行。 8· ^請專利範圍第7項之方法，其中該自由基加強式快速 熱氡化方法係在一基板溫度從約5〇〇t：至約9〇〇。〇下，約 1〇Τ〇ΓΓ的一壓力下，於約67%的氧氣及約33%的氫氣中進 行。 9. ^申請專利範圍第5項之方法，其中該氧電聚係從一載氧 氣體進行遠端放氣所構成的。 10. 如申請專利範圍第9項之方法，其中該氧電裝係在低於約 50 T0rr的一壓力下所構成的。 11. 如申請專利範圍第9項之方法，其中該氧電裝係在一基板 溫度從約室溫至約110CTC下所構成的。 】2.如申請專利範圍第丨項之方法，其中該含石夕半導體多晶矽 材料包括多晶矽，SiGe，SiC , SiGeC或U/SiOe。 13. 如申請專利範圍第12項之方法’其中該含碎半導體多晶 石夕材料係多晶碎。 14. 一種以Si為主之MIS電晶體，其包括： 一含矽基板； 一形成該含石夕基板一表面上的閘極介雷質· -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公董) 550752 A8 B8 C8 — —一· _____ D8 申請專利範圍 /成於。亥閘·極’丨電質一表面上由摻雜後含矽半導體 多晶石夕材料所構成經過圖樣處理的區域，其中該摻雜後 夕夕BB碎材料所構成的區域中的晶粒約為^或更 小； 一形成於由該摻雜後含矽半導體多晶矽材料所構成該 經過圖樣處理的區域中的至少侧壁之上的熱氧化層；及 形成於含矽半導體多晶矽材料所構成該經過圖樣處理 的區域附近的該含矽基板中的擴散區，其中該擴散區會 透過一通道區彼此產生電性接觸。 曰 15. 如申請專利範圍第14項之以&為主之mis電晶體，其中 該含矽基板包括由下列各物組成之群中選出的一含矽半 f 體材料：Sr，SiGe，SiG'eC，Si/Si，Si/SiGe 及絕緣體 上矽。 16. 如申請專利範圍第14項之以以為主之MIS電晶體，其中 該閘極介電質係一氧化物，一氮化物，氧氮化物，或其 混合物及多層。 17·如申請專利範圍第14項之以Si為主之MIS電晶體，其中 4熱氧化物的厚度從約1 π m至約2 0 n m。 1 8·如申請專利範圍第π項之以si為主之MIS電晶體，其中 該熱氧化物的厚度從約2nm至約l〇nm。 1 9.如申請專利範圍第η項之以Si為主之MIS電晶體，其中 該熱氧化物係由原子氧氣所構成的。 2 0.如申請專利範圍第14項之以Si為主之MIS電晶體，其中 該含石夕半導體多晶矽材料包括多晶矽，SiGe，SiC， -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 8 8 8 8 A B c D 550752 六、申請專利範圍 SiGeC 或 Si/SiGe。. 2 1.如申請專利範圍第20項之以Si為主之MIS電晶體，其中 該含矽半導體多晶矽材料係多晶矽。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/905,233 US6566210B2 (en) | 2001-07-13 | 2001-07-13 | Method of improving gate activation by employing atomic oxygen enhanced oxidation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW550752B true TW550752B (en) | 2003-09-01 |
Family
ID=25420467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091115526A TW550752B (en) | 2001-07-13 | 2002-07-12 | Method of improving gate activation by employing atomic oxygen enhanced oxidation |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6566210B2 (zh) |
| JP (1) | JP2004535077A (zh) |
| KR (1) | KR100550196B1 (zh) |
| CN (1) | CN1256758C (zh) |
| TW (1) | TW550752B (zh) |
| WO (1) | WO2003007359A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI459468B (zh) * | 2006-09-29 | 2014-11-01 | Tokyo Electron Ltd | Plasma oxidation treatment method |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972223B2 (en) * | 2001-03-15 | 2005-12-06 | Micron Technology, Inc. | Use of atomic oxygen process for improved barrier layer |
| US6861326B2 (en) * | 2001-11-21 | 2005-03-01 | Micron Technology, Inc. | Methods of forming semiconductor circuitry |
| US6982196B2 (en) * | 2003-11-04 | 2006-01-03 | International Business Machines Corporation | Oxidation method for altering a film structure and CMOS transistor structure formed therewith |
| US7183166B2 (en) * | 2003-11-25 | 2007-02-27 | Macronix International Co., Ltd. | Method for forming oxide on ONO structure |
| US7910429B2 (en) * | 2004-04-07 | 2011-03-22 | Promos Technologies, Inc. | Method of forming ONO-type sidewall with reduced bird's beak |
| KR100583609B1 (ko) | 2004-07-05 | 2006-05-26 | 삼성전자주식회사 | 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 |
| DE102004054818B4 (de) * | 2004-11-12 | 2009-02-26 | Qimonda Ag | Verfahren zum reversiblen Oxidationsschutz von Mikro-Bauelementen |
| KR100632638B1 (ko) * | 2005-03-09 | 2006-10-12 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| US7572741B2 (en) * | 2005-09-16 | 2009-08-11 | Cree, Inc. | Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen |
| KR100810071B1 (ko) * | 2006-09-29 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN101207026B (zh) * | 2006-12-22 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| CN101207027B (zh) * | 2006-12-22 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极形成方法 |
| JP2009026777A (ja) * | 2007-07-17 | 2009-02-05 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8247877B2 (en) * | 2009-08-31 | 2012-08-21 | International Business Machines Corporation | Structure with reduced fringe capacitance |
| JP2013145800A (ja) * | 2012-01-13 | 2013-07-25 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその製造方法 |
| US8741704B2 (en) | 2012-03-08 | 2014-06-03 | International Business Machines Corporation | Metal oxide semiconductor (MOS) device with locally thickened gate oxide |
| US9209344B2 (en) * | 2012-10-08 | 2015-12-08 | United Microelectronics Corp. | Method for forming doping region and method for forming MOS |
| CN103646863A (zh) * | 2013-12-02 | 2014-03-19 | 上海华力微电子有限公司 | 一种制作多晶硅栅的方法 |
| US10651039B2 (en) * | 2017-12-29 | 2020-05-12 | Texas Instruments Incorporated | Polysilicon gate formation in CMOS transistors |
| CN117334568A (zh) * | 2023-09-14 | 2024-01-02 | 中晶新源(上海)半导体有限公司 | 一种功率器件的形成方法及功率器件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814291A (en) * | 1986-02-25 | 1989-03-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making devices having thin dielectric layers |
| JPS6348865A (ja) * | 1986-08-19 | 1988-03-01 | Toshiba Corp | 半導体装置 |
| JPH04287929A (ja) * | 1991-02-07 | 1992-10-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6780718B2 (en) * | 1993-11-30 | 2004-08-24 | Stmicroelectronics, Inc. | Transistor structure and method for making same |
| US5612249A (en) * | 1996-05-14 | 1997-03-18 | Advanced Micro Devices, Inc. | Post-gate LOCOS |
| FR2765394B1 (fr) * | 1997-06-25 | 1999-09-24 | France Telecom | Procede d'obtention d'un transistor a grille en silicium-germanium |
| JPH1126762A (ja) * | 1997-07-08 | 1999-01-29 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH1154630A (ja) * | 1997-08-07 | 1999-02-26 | Sony Corp | 半導体装置およびその製造方法 |
| JP3875455B2 (ja) * | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
| US6219299B1 (en) * | 2000-05-31 | 2001-04-17 | Micron Technology, Inc. | Programmable memory decode circuits with transistors with vertical gates |
-
2001
- 2001-07-13 US US09/905,233 patent/US6566210B2/en not_active Expired - Fee Related
-
2002
- 2002-07-11 WO PCT/EP2002/008471 patent/WO2003007359A1/en active Application Filing
- 2002-07-11 JP JP2003513028A patent/JP2004535077A/ja active Pending
- 2002-07-11 CN CNB028136950A patent/CN1256758C/zh not_active Expired - Fee Related
- 2002-07-11 KR KR1020037016106A patent/KR100550196B1/ko not_active IP Right Cessation
- 2002-07-12 TW TW091115526A patent/TW550752B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI459468B (zh) * | 2006-09-29 | 2014-11-01 | Tokyo Electron Ltd | Plasma oxidation treatment method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1256758C (zh) | 2006-05-17 |
| CN1524288A (zh) | 2004-08-25 |
| US20030010972A1 (en) | 2003-01-16 |
| WO2003007359A1 (en) | 2003-01-23 |
| KR100550196B1 (ko) | 2006-02-08 |
| KR20040012909A (ko) | 2004-02-11 |
| JP2004535077A (ja) | 2004-11-18 |
| US6566210B2 (en) | 2003-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW550752B (en) | Method of improving gate activation by employing atomic oxygen enhanced oxidation | |
| TW504841B (en) | Manufacture method of memory cell of flash memory | |
| EP1433196B1 (en) | Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| TW550811B (en) | CMOS vertical replacement gate (VRG) transistors | |
| TW536726B (en) | Semiconductor device and method for manufacturing the same | |
| TW536744B (en) | Method for improved plasma nitridation of ultra thin gate dielectrics | |
| TW521425B (en) | Semiconductor device and method of manufacturing the same | |
| US7227230B2 (en) | Low-K gate spacers by fluorine implantation | |
| TWI252527B (en) | High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics | |
| US20040029321A1 (en) | Method for forming gate insulating layer having multiple dielectric constants and multiple equivalent oxide thicknesses | |
| US7776761B2 (en) | Method of fabricating semiconductor device having multiple gate insulating layer | |
| US7851383B2 (en) | Method and system for forming a controllable gate oxide | |
| TW200406024A (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US6514843B2 (en) | Method of enhanced oxidation of MOS transistor gate corners | |
| US6649543B1 (en) | Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW557538B (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| TW200807548A (en) | Method for removing nanoclusters from selected regions | |
| TWI496221B (zh) | 半導體結構與鍺結構 | |
| JP4005055B2 (ja) | 半導体装置およびその製造方法 | |
| TW200908156A (en) | Method of manufacturing semiconductor device | |
| JP2005064032A (ja) | 半導体装置及びその製造方法 | |
| US5946588A (en) | Low temperature sub-atmospheric ozone oxidation process for making thin gate oxides | |
| US5132757A (en) | LDD field effect transistor having a large reproducible saturation current | |
| TWI243414B (en) | Method of forming gate electrode in flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |