TWI459468B - Plasma oxidation treatment method - Google Patents

Plasma oxidation treatment method Download PDF

Info

Publication number
TWI459468B
TWI459468B TW096136365A TW96136365A TWI459468B TW I459468 B TWI459468 B TW I459468B TW 096136365 A TW096136365 A TW 096136365A TW 96136365 A TW96136365 A TW 96136365A TW I459468 B TWI459468 B TW I459468B
Authority
TW
Taiwan
Prior art keywords
plasma
gas
processing
oxide film
oxidation treatment
Prior art date
Application number
TW096136365A
Other languages
English (en)
Other versions
TW200834731A (en
Inventor
Takashi Kobayashi
Junichi Kitagawa
Yoshiro Kabe
Toshihiko Shiozawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200834731A publication Critical patent/TW200834731A/zh
Application granted granted Critical
Publication of TWI459468B publication Critical patent/TWI459468B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)

Description

電漿氧化處理方法
本發明係關於電漿氧化處理方法，具體而言，例如，係與可應用在於各種半導體裝置之製造過程形成做為絕緣膜之矽氧化膜時等之電漿氧化處理方法相關。
各種半導體裝置之製造過程時，例如，形成SiO2 等之矽氧化膜做為電晶體之閘極絕緣膜。形成此種矽氧化膜之方法，大致可分成利用氧化爐或RTP(Rapid Thermal Process)裝置之熱氧化處理、及利用電漿處理裝置之電漿氧化處理。例如，熱氧化處理之一之利用氧化爐之濕式氧化處理時，係藉由利用將矽基板加熱至800℃以上之溫度使氧及氫進行燃燒進而生成水蒸氣(H2 O)之WVG(Water Vapor Generator)裝置，而曝露於H2 O氧化環境，氧化矽表面而形成矽氧化膜。
另一方面，電漿氧化處理，例如，係藉由利用以輻射線開槽天線將微波導入處理室內而生成電漿之電漿處理裝置來實施電漿氧化處理，而形成矽氧化膜之方法(例如，日本特開2001－160555號公報)。
熱氧化處理，可以考慮可形成良質矽氧化膜之方法。相對於此，電漿氧化處理時，形成之矽氧化膜之膜質會出現誤差，而有例如矽氧化膜中之Si及O之量偏離化學計量比率、或存在眾多膜中之Si懸鍵所造成之Si－O結合之缺陷等之熱氧化處理時所不會發生之問題。
此外，電漿氧化處理時，形成於被處理體表面之線&間隔等之圖案有疏密時，於圖案為疏之部位及密之部位，會發生矽氧化膜之形成速度差，而無法以均一膜厚形成矽氧化膜。矽氧化膜之膜厚依部位而不同時，係導致將其當做絕緣膜使用之半導體裝置之信賴性降低的一要因。
本發明之目的係在提供，可對半導體裝置賦予優良電氣特性，具有Si－O結合之缺陷較少之良質膜質，且膜厚對於凹凸形狀之圖案之疏密之依賴性較少，可以均一膜厚形成矽氧化膜之電漿氧化處理方法。
依據本發明之第1觀點，係提供含有：將表面由矽所構成且表面具有凹凸形狀之圖案之被處理體搬入電漿處理裝置之處理室內，在前述處理室內，以處理氣體中之氧比例為20%以上、且400Pa以上及1333Pa以下之處理壓力之條件，形成電漿，藉由前述電漿，氧化前述被處理體之表面之矽而形成矽氧化膜之電漿氧化處理方法。
上述第1觀點時，前述處理壓力以400Pa以上、667Pa以下為佳。此外，前述處理氣體中之氧比例以25~100%為佳。此外，前述處理氣體以含有0.1~10%之比例之氫為佳。
此外，形成矽氧化膜時之被處理體之溫度應為200~800℃。
此外，前述電漿以利用具有複數開槽之平面天線將前述處理氣體導入前述處理室內之微波所激發而形成之微波激發電漿為佳。
此外，前述被處理體之前述凹凸形狀之圖案，其凹凸應由疏之領域及密之領域所形成。
依據本發明之第2觀點，係提供記憶著在電腦上執行，用以控制具有處理容器之電漿處理裝置之程式之記憶媒體，前述程式在執行時，使電腦控制前述電漿處理裝置，以執行電漿氧化處理方法，該電漿氧化處理方法含有：將表面由矽所構成之且表面具有凹凸形狀之圖案之被處理體搬入前述處理室內；在前述處理室內，以處理氣體中之氧比例為20%以上、且400Pa以上、1333Pa以下之處理壓力之條件，形成電漿；藉由前述電漿，氧化前述被處理體之表面之矽而形成矽氧化膜。
依據本發明之第3觀點，係提供一種電漿處理裝置，該電漿處理裝置具備：用以收容被處理體之處理室；用以對前述處理室內供應含有氧之處理氣體之處理氣體供應機構；用以對前述處理室內實施真空排氣之排氣機構；於前述處理室，生成前述處理氣體之電漿之電漿生成機構；以及以於在前述處理室內，以處理氣體中之氧比例為20%以上、且400Pa以上及1333Pa以下之處理壓力之條件，形成電漿，藉由前述電漿，氧化表面由矽所構成且表面具有凹凸形狀之圖案之被處理體之表面而形成矽氧化膜之方式進行控制之控制部。
依據本發明，可以形成優良膜質之矽氧化膜。因此，藉由將利用本發明之方法所得到之矽氧化膜當做半導體裝置之絕緣膜使用，可以得到良好電氣特性。
此外，本發明之矽氧化膜之形成方法時，不受形成於被處理體表面之凹凸形狀圖案之疏密之影響，可以均一膜厚形成矽氧化膜。因此，可以提高將其當做絕緣膜使用之半導體裝置之信賴性。
以下，參照圖式，針對本發明之良好形態進行說明。
第1圖係適合本發明之矽氧化膜之形成方法之實施之電漿處理裝置之一例之概念剖面圖。該電漿處理裝置，係由利用具有複數開槽之平面天線，尤其是，利用RLSA(Radial Line Slot Antenna；輻射線開槽天線)將微波導入處理室內並發生電漿，而得到高密度且低電子溫度之微波電漿之RLSA微波電漿處理裝置所構成，例如，適合應用於以電晶體之閘極絕緣膜為首之各種半導體裝置之絕緣膜之形成。
該電漿處理裝置100係具有氣密構成之進行接地之略呈圓筒狀之腔室1。於腔室1之底壁1a之大致中央部，形成圓形之開口部10，底壁1a連通著該開口部10，且配設著朝下方向突出之排氣室11。
於腔室1內，配設著以水平支持被處理基板之半導體晶圓(以下，稱為「晶圓」)W為目的之AIN等之由陶瓷所構成之基座2。該基座2，係獲得從排氣室11之底部中央朝上方延伸之圓筒狀AIN等之陶瓷所構成之支撐構件3之支撐。基座2之外緣部，配設著以導引晶圓W為目的之導環4。此外，於基座2，埋設著電阻加熱型之加熱器5，該加熱器5藉由加熱器電源6之供電而對基座2進行加熱，並利用該熱實施被處理體之晶圓W之加熱。此時，例如，可以於室溫至800℃為止之範圍實施處理溫度之控制。此外，於腔室1之內周，配設著由石英所構成之圓筒狀襯裏7。此外，於基座2之外周側，配設著環狀之以對腔室1內實施均一排氣為目的之具有多數排氣孔8a之石英製阻流板8，該阻流板8係獲得複數支柱9之支撐。
於基座2，以可相對基座2之表面進行突出縮回之方式配設著以支撐著晶圓W進行昇降為目的之晶圓支撐銷(未圖示)。
於腔室1之側壁，配設著形成環狀之氣體導入構件15，均等地形成氣體放射孔。該氣體導入構件15連結著氣體供應系16。氣體導入構件亦可配置成淋洒器狀。該氣體供應系16具有，例如，Ar氣體供應源17、O2 氣體供應源18、H2 氣體供應源19，該等氣體分別介由氣體管線20到達氣體導入構件15，從氣體導入構件15之氣體放射孔被均一地導入至腔室1內。於各氣體管線20，配設著質流控制器21及位於其前後之開關閾22。此外，亦可以例如Kr、He、Ne、Xe等之其他稀有氣體取代Ar氣體，此外，如後面所述，亦可以不含有稀有氣體。
於上述排氣室11之側面，連結著排氣管23，該排氣管23連結著含有高速真空泵之排氣裝置24。其次，藉由驅動該排氣裝置24，將腔室1內之氣體均一地排出至排氣室11之空間11a內，並介由排氣管23進行排氣。藉此，可以使腔室1內高速減壓至既定之真空度，例如，0.133Pa為止。
於腔室1之側壁，配設著：以於與鄰接於電漿處理裝置100之搬送室(未圖示)之間實施晶圓W之搬出入為目的之搬出入口25；及用以實施該搬出入口25之開關之閘閾26。
腔室1之上部為開口部，配設著沿著該開口部之周緣部之環狀之支撐部27。該支撐部27係由電介質所構成，例如，由石英及Al2 O3 等之陶瓷所構成，介由密封構件29以氣密方式配設可透射微波之微波透射板28。因此，腔室1內保持為氣密。
於微波透射板28之上方，以與基座2相對之方式，配設著圓板狀之平面天線板31。該平面天線板31係卡止於腔室1之側壁上端。平面天線板31，例如，對應8英吋尺寸之晶圓W時，係直徑由為300~400mm、厚度為1~數mm(例如，1mm)之導電性材料所構成之圓板。具體而言，例如，係由表面為銀或金電鍍之銅板或鋁板所構成，以既定之圖案形成貫通之多數之微波放射孔32(開槽)而構成。亦可以為鎳板或不鏽鋼板。
微波放射孔32，如第2圖所示，以成為長方形者做為一對，典型上，將成對之微波放射孔32彼此配置成「T」字形，將該等複數之對，配置成同心圓狀。微波放射孔32之長度及配列間隔，對應微波之波長(λ g)而決定，例如，以使微波放射孔32之間隔成為λ g/4、λ g/2、或λ g之方式來配置。此外，第2圖時，以同心圓狀形成之鄰接微波放射孔32彼此之間隔以△r表示。此外，微波放射孔32亦可以為圓形狀、圓弧狀等之其他形狀。此外，微波放射孔32之配置形態並無特別限制，除了同心圓狀以外，例如，尚可以配置成螺旋狀或放射狀。
於該平面天線板31之上面，配設著具有大於真空之介電常數之電介質材料，例如，配設著由石英所構成之慢波材33。慢波材3亦可以由聚四氟乙烯、聚醯亞胺等之樹脂所構成。該慢波材33，因為於真空中時，微波之波長較長，具有使微波之波長變成較短而調整電漿之機能。此外，亦可以分別以密合或隔離之方式配置於平面天線板31及微波透射板28之間、或慢波材33及平面天線板31之間。
於腔室1之上面，以覆蓋於該等平面天線板31及慢波材33之方式，例如，配設著由鋁、不鏽鋼、或銅等之金屬材所構成之屏蔽蓋體34。屏蔽蓋體34發揮部份導波路之機能，以放射狀均一地傳播微波。腔室1之上面及屏蔽蓋體34，藉由密封構件35進行密封。於屏蔽蓋體34，形成著冷卻水流路34a，藉由冷卻水流過該處，可對屏蔽蓋體34、慢波材33、平面天線板31、微波透射板28進行冷卻。此外，屏蔽蓋體34進行接地。
於屏蔽蓋體34之上壁之中央，形成著開口部36，該開口部連結著導波管37。於該導波管37之端部，介由匹配電路38連結著微波發生裝置39。藉此，微波發生裝置39所發生之例如頻率2.45GHz之微波介由導波管37而傳播至上述平面天線板31。此外，微波之頻率亦可以使用8.35GHz、1.98GHz等。
導波管37，具有：從上述屏蔽蓋體34之開口部36朝上方延伸而出之剖面圓形狀之同軸導波管37a；及於該同軸導波管37a之上端部，介由模式轉換器40連結而於水平方向延伸之矩形導波管37b。矩形導波管37b及同軸導波管37a間之模式轉換器40，具有將在矩形導波管37b內以TE模式傳播之微波轉轉成TEM模式之機能。於同軸導波管37a之中心，延伸存在著內導體41，該內導體41之下端部係連結而固定於平面天線板31之中心。藉此，微波可以介由同軸導波管37a之內導體41而均一且有效率地傳播至平面天線板31。
電漿處理裝置100之各構成部，係連結於具備CPU之處理控制器50並受其控制之構成。處理控制器50，連結著工程管理者以管理電漿處理裝置100為目的而用以執行指令之輸入操作等之鍵盤、及用以顯示電漿處理裝置100之運轉狀況之由顯示器等所構成之使用者介面51。
此外，處理控制器50，連結著以實現電漿處理裝置100所執行之各種處理之處理控制器50之控制為目的之控制程式(軟體)、及用以儲存記錄著處理條件資料等之配方之記憶部52。
其次，必要時，可以從使用者介面51之指示等從記憶部52呼叫任意配方令處理控制器50執行，而在處理控制器50之控制下，使電漿處理裝置100執行期望之處理。此外，前述控制程式或處理條件資料等之配方，亦可以利用電腦可讀取之記憶媒體，例如，儲存於CD－ROM、硬碟、軟碟、快閃記憶體等之狀態者，或者，從其他裝置，介由例如專用迴線隨時進行傳送之線上方式。
此種構成之電漿處理裝置100，於800℃以下、最好為500℃以下之低溫下，亦可利用無損壞電漿處理形成良質膜，且實現優良之電漿均一性及處理均一性。
該電漿處理裝置100，如前面所述，亦適合使用於形成做為電晶體之閘極絕緣膜使用之矽氧化膜時、或半導體裝置之製造過程應用元件分離技術之淺溝隔離區(Shallow Trench Isolation；STI)之於溝槽內形成氧化膜時等。
針對利用電漿處理裝置100之溝槽之氧化處理進行說明。首先，打開閘閾26從搬出入口25將形成著溝槽之晶圓W搬入腔室1內並載置於基座2上。
其次，從氣體供應系16之Ar氣體供應源17及O2 氣體供應源18，以既定之流量介由氣體導入構件15將Ar氣體及O2 氣體導入腔室1內，並維持於既定之處理壓力。此時之條件，只要處理氣體中之氧比例為20%以上即可，例如，25~100%為佳，50~100%更好，75~100%最佳。如此，藉由調整處理氣體中之氧比例，可以控制電漿中之氧離子或氧自由基之量。因此，即使矽表面存在例如凹凸、溝等之圖案時，亦可藉由調整氧氣體之分壓，來調節刑達凹部深處之氧離子或氧自由基之量，故可以均一膜厚形成矽氧化膜。
處理氣體之流量，可以從Ar氣體：0~3000mL/min、O2 氣體：10~500mL/min之範圍進行選擇，使相對於全氣體流量之氧比例成為上述值。
此外，除了來自Ar氣體供應源17及O2 氣體供應源18之Ar氣體及O2 氣體以外，亦可以既定比率從H2 氣體供應源19導入H2 氣體。藉由供應H2 氣體，可以提高電漿氧化處理之氧化率。因為供應H2 氣體可以生成OH自由基，而其可以提高氧化率。此時，H2 氣體之比例，以相對於處理氣體全體之量為0.1~10%為佳，0.1~5%更佳，0.1~2%最佳。
此外，腔室內處理壓力，以400Pa以上，例如，400Pa以上、1333Pa以下為佳，400Pa以上、667Pa以下更佳。
此外，處理溫度可以從200~800℃之範圍選擇，以400~500℃為佳。
其次，經由匹配電路38將來自微波發生裝置39之微波導引至導波管37。微波，依序通過矩形導波管37b、模式轉換器40、及同軸導波管37a供應給平面天線板31，並從平面天線板31經由微波透射板28放射至腔室1內之晶圓W之上方空間。微波，於矩形導波管37b內，係以TE模式傳播，該TE模式之微波經模式轉換器40轉換成TEM模式，於同軸導波管37a內被朝向平面天線板31傳播。此時，微波發生裝置39之功率密度以0.41~4.19W/cm2 、功率以0.5~5kW為佳。
利用從平面天線板31經由微波透射板28放射至腔室1之微波，於腔室1內形成電磁場，使Ar氣體、O2 氣體等電漿化，利用該電漿使從形成於晶圓W之凹部內露出之矽表面氧化。該微波電漿，藉由從平面天線板31之多數微波放射孔32放射微波，成為大致1×1010 ~5×1012 /cm3 或其以上之高密度之電漿，其電子溫度為0.5~2eV程度，電漿密度之均一性為±5%以下。因此，可以實施低溫且短時間之氧化處理而形成較薄且均一之酸化膜，而且，可得到電漿對氧化膜所造成之損壞較小而形成良質矽氧化膜之優點。
如此，藉由在400Pa以上、1333Pa以下之處理壓力、處理氣體中之氧比例為20%以上之條件下，實施電漿氧化處理，可不受形成於被處理體表面之凹凸形狀圖案之疏密之影響，而形成優良膜質之矽氧化膜。因此，可以對將此方法所得到之矽氧化膜當做絕緣膜使用之半導體裝置賦予良好電氣特性。
其次，針對以用以確認本發明之效果之試驗結果進行說明。
第3圖係針對以下述條件A~條件D，於矽表面形成6nm膜厚之矽氧化膜後，將其浸漬於稀氟酸(HF：H2 O＝1：100)溶液10秒鐘，來實施濕式蝕刻處理時之矽氧化膜之膜厚之減少量(△Tox )之測定結果。此處，條件A、條件B係比較之方法，條件C係本發明之方法。此外，條件D係熱氧化方法(參考)。
<條件A>...低氧．低壓力電漿氧化處理Ar流量：500mL/min(sccm)O2 流量：5mL/min(sccm)H2 流量：0mL/min(sccm)O2 氣體比率：約1%處理壓力：133.3Pa(1Torr)微波功率：2750W微波功率密度：2.3W/cm2 處理溫度：400℃處理時間：360秒
<條件B>...低氧．低壓力．H2 添加電漿氧化處理Ar流量：500mL/min(sccm)O2 流量：5mL/min(sccm)H2 流量：5mL/min(sccm)O2 氣體比率：約1%處理壓力：133.3Pa(1Torr)微波功率：2750W微波功率密度：2.3W/cm2 處理溫度：400℃處理時間：55秒
<條件C>...高氧．高壓力．H2 添加電漿氧化處理Ar流量：120mL/min(sccm)O2 流量：37mL/min(sccm)H2 流量：3mL/min(sccm)O2 氣體比率：約23%處理壓力：666.5Pa(5Torr)微波功率：2750W微波功率密度：2.3W/cm2 處理溫度：400℃處理時間：444秒
<條件D>...WVG熱氧化處理溫度：950℃
如第3圖所示，高氧．高壓力．H2 添加之條件C之形成矽氧化膜之本發明方法時，與比較方法之低氧．低壓力之條件A、及低氧．低壓力．H2 添加之條件B相比，稀氟酸之蝕刻量較小，係稍差於條件D之熱氧化處理而具有良好緻密之矽氧化膜之膜質。
此外，於下述之條件下，改變O2 氣體比率及處理壓力來對矽表面實施電漿氧化處理，形成8nm之膜厚之矽氧化膜。其後，浸漬於稀氟酸(HF：H2 O＝1：100)10秒鐘來實施濕式蝕刻處理，於濕式蝕刻之前後，測定矽氧化膜之膜厚之減少量(△Tox ；蝕刻量)。結果如表1所示。此外，第4A圖係與利用O2 氣體比率(氧濃度)及△Tox 所換算之蝕刻率之關係，第4B圖係與利用△Tox 將處理壓力及結果所換算成之蝕刻率之關係。
<條件E>Ar流量：990、750、或500mL/min(sccm)O2 流量：10、250、或500mL/min(sccm)H2 流量：0mL/min(sccm)O2 氣體比率：約1%、約25%、約50%處理壓力：13.3(0.1Torr)、133.3(1Torr)、或666.5Pa(5Torr)微波功率：4000W微波功率密度：3.35W/cm2 處理溫度：800℃處理時間：30~500秒
由表1、第4A圖及第4B圖可確認，愈是高氧濃度(25%、50%)、高壓(666.5Pa)所形成之矽氧化膜，蝕刻量愈小，矽氧化膜之緻密性愈高。
此外，針對上述條件E之電漿氧化處理所形成之矽氧化膜，利用ESR(電子自旋共振)分析裝置測定膜中之Si－O結合之缺陷量E’。結果如表2所示。此外，第5A圖係利用O2 氣體比率(氧濃度)及矽氧化膜之ESR分析之與E’之關係，第5B圖係利用處理壓力及矽氧化膜之ESR分析之與E’之關係。
由表2、第5A圖及第5B圖可確認，處理壓力較高(666.5Pa)時，Si－O結合之缺陷量E’為檢測限度之約5×1016 [spins/cm3 ]以下，膜中之缺陷較少而為良好之膜質。
其次，第6圖係針對利用前述條件A~條件D之氧化處理所形成之矽氧化膜，以XPS分析裝置(X－Ray Photoelectron Spectroscopy Analysis)計測膜中之「氧/矽比率(O/Si比率)」之結果。此外，第6圖之縱軸係以利用條件D之WVG熱氧化處理所形成之矽氧化膜之O/Si比率為基準之規格化值。
由第6圖可知，以高氧．高壓力．H2 添加之條件C來形成矽氧化膜之本發明方法時，與比較方法之低氧．低壓力之條件A及低氧．低壓力．H2 添加之條件B相比，O/Si比率較接近條件D之熱氧化處理，矽氧化膜之膜質良好。此外，處理氣體中添加H2 時，亦可以得到相同之結果。
其次，第7圖係針對利用前述條件A~條件D之氧化處理所形成之矽氧化膜，所實施之絕緣膜信賴性評估試驗(TZDB試驗)之結果。此外，TZDB測定對象之矽氧化膜之膜厚(Tox )為6nm、面積(S)為5mm2 、測定部位(N)為112點。
由第7圖可知，高氧．高壓力．H2 添加之條件C下，形成矽氧化膜之本發明之方法時，其結果，產率[合格基準C＋(15≦Ebd)]遠高於比較方法之低氧．低壓力之條件A及低氧．低壓力．H2 添加之條件B，而接近於條件D之熱氧化處理。由該結果，可確認高氧．高壓力．H2 添加之條件C所形成之矽氧化膜具有優良之絕緣耐性。此外，於處理氣體中添加H2 時，亦可得到相同之結果。
其次，針對將本發明之矽氧化膜之形成方法應用於形成具有疏密圖案之矽表面之氧化膜形成之例進行說明。第8圖係藉由條件A~條件C之電漿氧化處理，於具有圖案110之矽基板101之表面形成氧化膜111後之晶圓W之重要部位之剖面構造之概念。
該試驗時，係以前述條件A~條件C實施電漿氧化處理。以各條件形成矽氧化膜後，分別測定到圖案為疏之部分之頂部膜厚為a、側部膜厚為b、以及底部膜厚為c，且圖案為密之部分之側部膜厚為b’、及底部膜厚為c’。其結果如表3所示。
表3之疏密比係用以表示密部膜厚及疏部膜厚之比者，愈接近100%表示疏密之膜厚差愈小。如表3所示，以約23%之高氧濃度、666.5Pa之高壓力條件實施電漿氧化處理之條件C(本發明方法)時，與Ar及O2 之氣體系之約1%之低氧濃度、133.3Pa之低壓力條件實施電漿氧化處理之條件A、與以Ar、O2 及H2 之氣體系之約1%之低氧濃度、133,3Pa之低壓力條件實施電漿氧化處理之條件B相比，確認可形成晶圓W之表面之圖案構造之疏密所造成之膜厚差較少之矽氧化膜。具體而言，表示可改善圖案為疏之部分(疏部)之氧化膜111之膜厚(第8圖之符號b、c)及圖案為密之部分(密部)之氧化膜111之膜厚(第8圖之符號b’、c’)之膜厚差。此外，圖案之凹部之深度及開口寬度之比(縱橫比)為2。
依據表3之結果，壓力及疏密比之關係如第9圖所示，氧比例及疏密比之關係如第10圖所示。由該等圖確認到，壓力為400Pa以上、氧比例為20%以上時，疏密比為90%以上，密部及疏部之膜厚差較小。
此外，本發明並未受限於上述實施形態，可以實施各種變形。例如，第1圖時，係以RLSA方式之電漿處理裝置100為例，然而，亦可以為例如遠隔電漿方式、ICP電漿方式、ECR電漿方式、表面反射波電漿方式、磁控電漿方式等之電漿處理裝置。
此外，本發明可適用於如第8圖所例示之需要沿著凹凸形狀之圖案形成高品質氧化膜之操作，例如，STI之溝槽內部之氧化膜形成及電晶體之聚矽閘極電極側壁之氧化膜形成等。此外，利用形成凹凸之部位使取向不同之矽表面，例如，翼構造及溝閘極構造之3次元電晶體之製造過程，形成矽氧化膜當做閘極絕緣膜等時，亦可適用本發明。此外，亦可適用於電晶體之閘極絕緣膜之形成、快閃記憶體等之隧道氧化膜之形成等。此外，凹凸並未限制為溝槽，例如，亦可以為坑洞。
此外，上述實施形態時，係針對形成矽氧化膜做為絕緣膜之方法進行說明，然而，亦可進一步對本發明方法所形成之矽氧化膜實施氮化處理來形成矽酸氮化膜(SiON膜)。此時，不論氮化處理之方法為何，以利用含有例如Ar氣體及N2 氣體之混合氣體來實施電漿氮化處理為佳。
本發明適合各種半導體裝置之製造之形成矽氧化膜時等。
1．．．腔室
1a．．．底壁
2．．．基座
3．．．支撐構件
4．．．導環
5．．．加熱器
6．．．加熱器電源
7．．．襯裏
8．．．阻流板
8a．．．排氣孔
9．．．支柱
10．．．開口部
11．．．排氣室
11a．．．空間
15．．．氣體導入構件
16．．．氣體供應系
17．．．Ar氣體供應源
18．．．O2 氣體供應源
19．．．氣體供應源
20．．．氣體管線
21．．．質流控制器
22．．．開關閾
23．．．排氣管
24．．．排氣裝置
25．．．搬出入口
26．．．閘閾
27．．．支撐部
28．．．微波透射板
29．．．密封構件
31．．．平面天線板
32．．．微波放射孔
33．．．慢波材
34．．．屏蔽蓋體
34a．．．冷卻水流路
35．．．密封構件
36．．．開口部
37．．．導波管
37a．．．同軸導波管
37b．．．矩形導波管
38．．．匹配電路
39．．．微波發生裝置
40．．．模式轉換器
41．．．內導體
50．．．處理控制器
51．．．使用者介面
52．．．記憶部
100．．．電漿處理裝置
101．．．矽基板
110．．．圖案
111．．．氧化膜
第1圖係適合本發明方法之實施之電漿處理裝置之一例之概略剖面圖。
第2圖係平面天線板之構造圖。
第3圖係利用濕式蝕刻之蝕刻量之比較結果之圖表。
第4A圖係電漿氧化處理時之氧濃度及矽氧化膜之蝕刻率之關係圖表。
第4B圖係電漿氧化處理時之壓力及矽氧化膜之蝕刻率之關係圖表。
第5A圖係電漿氧化處理時之氧濃度及矽氧化膜之ESR分析之E’之關係圖表。
第5B圖係電漿氧化處理時之壓力及矽氧化膜之ESR分析之E’之關係圖表。
第6圖係XPS分析之膜中之O/Si比率之比較結果圖表。
第7圖係TZDB試驗之結果圖表。
第8圖係形成有疏密之圖案之晶圓表面附近之縱剖面概念圖。
第9圖係壓力及疏密比之關係圖表。
第10圖係電漿中之氧比例及疏密比之關係圖表。
1．．．腔室
1a．．．底壁
2．．．基座
3．．．支撐構件
4．．．導環
5．．．加熱器
6．．．加熱器電源
7．．．襯裏
8．．．阻流板
8a．．．排氣孔
9．．．支柱
10．．．開口部
11．．．排氣室
11a．．．空間
15．．．氣體導入構件
16．．．氣體供應系
17．．．Ar氣體供應源
18．．．O2 氣體供應源
19．．．氣體供應源
20．．．氣體管線
21．．．質流控制器
22．．．開關閾
23．．．排氣管
24．．．排氣裝置
25．．．搬出入口
26．．．閘閾
27．．．支撐部
28．．．微波透射板
29．．．密封構件
31．．．平面天線板
32．．．微波放射孔
33．．．慢波材
34．．．屏蔽蓋體
34a．．．冷卻水流路
35．．．密封構件
36．．．開口部
37．．．導波管
37a．．．同軸導波管
37b．．．矩形導波管
38．．．匹配電路
39．．．微波發生裝置
40．．．模式轉換器
41．．．內導體
50．．．處理控制器
51．．．使用者介面
52．．．記憶部
100．．．電漿處理裝置

Claims (5)

  1. 一種電漿氧化處理方法，其特徵為：含有將表面由矽所構成且表面具有凹凸形狀之圖案之被處理體搬入電漿處理裝置之處理室內的步驟；和在前述處理室內，以處理氣體中之氧比例為20%以上、且400Pa以上及1333Pa以下之處理壓力之條件，形成電漿的步驟；和藉由前述電漿，氧化前述被處理體之表面之矽而形成矽氧化膜的步驟，前述處理壓力係400Pa以上、667Pa以下，形成矽氧化膜時之被處理體之溫度係200~800℃，使用含Ar的氣體，以作為前述處理氣體，前述被處理體之前述凹凸形狀之圖案形成有其凹凸為疏之領域和密之領域。
  2. 如申請專利範圍第1項所記載之電漿氧化處理方法，其中前述處理氣體中之氧比例係25~100%。
  3. 如申請專利範圍第1項所記載之電漿氧化處理方法，其中前述處理氣體含有0.1~10%比例之氫。
  4. 如申請專利範圍第1項所記載之電漿氧化處理方法，其中前述電漿係利用具有複數開槽之平面天線將前述處理氣體導入前述處理室內之微波所激發而形成之微波激發電 漿。
  5. 一種電漿處理裝置，其特徵為：具備處理室，用以收容在表面形成矽之凹凸圖案之被處理體；和處理氣體供應機構，用以對前述處理室內供應含有氧之處理氣體；和載置台，載置上述被處理體，具有加熱該被處理體之加熱器；電漿生成機構，在上述處理室內生成上述處理氣體之電漿；和排氣機構，用以對前述處理室內實施真空排氣；又具備有控制部，用以控制成藉由上述處理氣體供應機構對前述處理室內，供應處理氣體中之氧比例為20%以上、100%以下的處理氣體，並藉由上述加熱器將被處理體邊加熱至200~800℃，邊藉由上述排氣機構將上述處理室內之壓力設定成400Pa以上1333Pa以下，藉由上述電漿生成機構在上述處理室內生成上述處理氣體之電漿，而藉由該電漿，氧化上述被處理體之表面之凹凸之圖案的矽而形成矽氧化膜，使用含Ar的氣體，以作為前述處理氣體，前述被處理體之前述凹凸形狀之圖案形成有其凹凸為疏之領域和密之領域。
TW096136365A 2006-09-29 2007-09-28 Plasma oxidation treatment method TWI459468B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267741 2006-09-29

Publications (2)

Publication Number Publication Date
TW200834731A TW200834731A (en) 2008-08-16
TWI459468B true TWI459468B (zh) 2014-11-01

Family

ID=39268460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136365A TWI459468B (zh) 2006-09-29 2007-09-28 Plasma oxidation treatment method

Country Status (6)

Country Link
US (1) US8043979B2 (zh)
JP (1) JP5291467B2 (zh)
KR (1) KR101140694B1 (zh)
CN (1) CN101523574B (zh)
TW (1) TWI459468B (zh)
WO (1) WO2008041599A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI441239B (zh) * 2006-12-12 2014-06-11 Asml Netherlands Bv 製造微影元件的方法、微影單元及電腦程式產品
CN103730373B (zh) 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
US11791155B2 (en) 2020-08-27 2023-10-17 Applied Materials, Inc. Diffusion barriers for germanium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330935A (en) * 1990-10-24 1994-07-19 International Business Machines Corporation Low temperature plasma oxidation process
TW550752B (en) * 2001-07-13 2003-09-01 Ibm Method of improving gate activation by employing atomic oxygen enhanced oxidation
US20050233599A1 (en) * 2001-01-22 2005-10-20 Tokyo Electron Limited Method for producing material of electronic device
US20060099799A1 (en) * 2004-11-09 2006-05-11 Tokyo Electron Limited Plasma processing method and film forming method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145131A (ja) * 1997-03-18 1999-05-28 Toshiba Corp 半導体装置の製造方法及び半導体製造装置、及び半導体装置
JP2002280369A (ja) 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
JP4246161B2 (ja) 2005-01-17 2009-04-02 富士通株式会社 タンパク質検出デバイスおよびタンパク質の定量分析方法
WO2006082730A1 (ja) * 2005-02-01 2006-08-10 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330935A (en) * 1990-10-24 1994-07-19 International Business Machines Corporation Low temperature plasma oxidation process
US5412246A (en) * 1990-10-24 1995-05-02 International Business Machines Corporation Low temperature plasma oxidation process
US20050233599A1 (en) * 2001-01-22 2005-10-20 Tokyo Electron Limited Method for producing material of electronic device
TW550752B (en) * 2001-07-13 2003-09-01 Ibm Method of improving gate activation by employing atomic oxygen enhanced oxidation
US20060099799A1 (en) * 2004-11-09 2006-05-11 Tokyo Electron Limited Plasma processing method and film forming method

Also Published As

Publication number Publication date
US20100105216A1 (en) 2010-04-29
JP5291467B2 (ja) 2013-09-18
CN101523574B (zh) 2012-05-02
US8043979B2 (en) 2011-10-25
TW200834731A (en) 2008-08-16
KR20090086059A (ko) 2009-08-10
CN101523574A (zh) 2009-09-02
JPWO2008041599A1 (ja) 2010-02-04
KR101140694B1 (ko) 2012-05-03
WO2008041599A1 (fr) 2008-04-10

Similar Documents

Publication Publication Date Title
JP4435666B2 (ja) プラズマ処理方法、成膜方法
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
TWI735592B (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
JP5138261B2 (ja) シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JPWO2008026531A1 (ja) プラズマ酸化処理方法
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
JP2009054818A (ja) プラズマ処理装置、プラズマ処理方法および終点検出方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
TWI482220B (zh) Method and device for forming silicon oxide film
TWI459468B (zh) Plasma oxidation treatment method